JPS5825769A - 画像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はアナログ入力画像信号をディザ法を用いて２値
化信号に変換する画像信号処理装置に関するものである
。

たとえばファクシミリ等の画像の伝送記録装置において
、その出力、形式が白か黒の２値記録形式のものでは、
文字伝送には適するが、中間調を含む写真の伝送には適
さない。この欠点を補うために１画素にして４〜３２個
程度を１組として、２値化のスレッシビルドレベルを周
期的に可変して２値化することにより、前記の画素の組
ととに集合する黒点の面積として中間調を表現する方法
、すなわち、組織的ディザ法が従来用いられて来九。こ
の方法による階調表現は原理的には無限であるが、階調
を細かくすると、それだけの階調を表現するための１組
の画素の数が増え、従ってディザマトリクスが大きくな
って疑似網点の目が荒くなり、見ずらくなるという欠点
を有している。また写真と文字を同時に含む原稿の伝送
では、組織的ディザを用いると、写真の階調は正しく伝
送されるが、文字の部分は見ずらくな夛、また逆に、ス
レッショルドレベルを固定にして２値化すると、文字は
正しく伝送されるが、写真の部分はつぶれてしまうとい
う相反する欠点を有する。

第１図に従来例による組織的ディザ回路を示す、簡単の
ために、４階調を得る方法について説明しである。ｌは
ビデオ信号入力端子で、アナログ信号が入力されるもの
とする。２はＡ−Ｄコンバーターで入力されたビデオ信
号を量子化する。３はそのデジタルビデオ信号線である
。

量子化のビット数には、必要とする濃度の階調をＮ階調
とすれば ２１≧Ｎ を満足する整数で与えられる。たとえば、１６階調の濃
度を表現するのに必要な量子化ビット数は４ビツトであ
る。図を見やすくするために、たとえば４本の信号線で
あっても、同一機能の信号線は（−セーー）の記号を用
いて１本で書いである。（以下同様、ただし信号線の数
は４本とは限らない。）４はマグニチュードコンパレー
ターで、比較信号線（以下、ディザ信号線と呼ぶ）の信
号とバイナリ−で大小比較を行ない、その結果をビデオ
信号出力端子５に出力する。ビデオ信号出力５ヰ０か１
の２値信号である。ディザ信号６は、プリセットスイッ
チ７゜８．９およびｌＯで設定するディザモーターを選
択して読み出すととにより構成する。１１はその丸めの
選択用のデータセレクタであシ、その出力信号が、すな
わちディザ信号６である。

プリセットスイッチ７、　８．　９および１０を切換え
る順序は水平アドレス制御１１１１６および垂直アドレ
ス制御＠１７によって行なう。１２はビデオ転送りロッ
ク信号、１３は水平カウンター、１４は水平同期信号、
１５は垂直カウンターである。ディザマトリクスは正方
形が望ましいので、水平アドレス制御線１６のビット数
ｙと垂直アドレス制御線１７のビット数Ｘは等しくする
。図示の実施例では共１１ｃ　ｘ　＝　ｙ　＝　１にす
ることによシ、 ２Ｘ２＝４ の正方格子ディザマトリクスを構成することができる。

第２図は、プリセットスイッチ７、　８．　９および１
０を用いるかわりに１読み出し専用メモリー（ＲＯＭ）
内にディザパターンを書き込んでおいて組織的ディザを
行なう第２の従来実施ガである。第１図と同ｉの機能要
素には同一の番号を付与しである。１８はディザマトリ
クス用ＲＯＭで、メモリー容量はたとえば図示の実施例
でＩｆｉ４バイト必要である。ＲＯＭ１８の出力線すな
わちディザ信号線６０ビツト数２は、Ａ−Ｄコンバータ
２の出力３０ビツト数ｎと等しいかもしくはそれより少
なく設定することができる。水平アドレス制御線１６０
ビツト数ｙと垂直アドレス制御４１１７のビット数Ｘの
合計ｉｊ：Ａ−Ｄコンバーター２の出力３０ビツト数ｎ
と等しいか、もしくは、それより多くも少なくも設定す
ることができる。ただし最小コストで最大の階調が表現
できるのは、ｎ＝Ｚ＝（ｘ＋ｙ）の時である・ 本発明は上述の欠点に鑑み、領域毎に異なるディザパタ
ーンで処理する画像処理装置の提供を目的としている。

又、本発明は画像と文字をディザマトリクスを用いて合
成できる画像処理装置の提供を目的としている。

以下本発明の実施例を図面を参照して詳細に説明する。

第３図は、基本的なディザ切賃回路図である。

第１図および第２図と同一の構成要素に社、同一の番号
を付与しである。たとえば２×２のディザマトリクスを
２種類用意して切換使用する場合には、前記第２図で説
明し九ディザマトリクス用ＲＯＭ１８のメモリー容量を
２倍にしたＲＯＭ１８’を設け、アドレス線を１本増加
し、それをディザ切換制御線１９として用いる。ディザ
切換制御線１９はＲＯＭ１８’のアドレスのＭＳＢ　（
ＭＯ８Ｔ　８ＩＧＮＩＦＩＯＡＮＴ　ＢＩＴ）に設定す
るとプログラムが容易である。従ってディザ切換制御線
１９を＠Ｈ”（ハイレベル）または′″Ｌ”（ロクレベ
ル）に設定することにょ夛、２種類のディザマトリクス
を瞬時に切換えることができる。すなわち原稿の読取操
作中に前記ディザ切換制御線１９を所定の領域で所定の
値に切換えることにより、１枚の原稿中で２種類のディ
ザパターンを用いることができる。

つまり、写真と文字等の線画を含む原稿において、写真
の領域と線画の領域とでディザパターンを切換えること
ができる。

そのためＫは、さらに１領域を任意に設定する回路と、
どの領域にどんなディザパターンを割転付けるのかを指
定する回路が必要になる。

以下第４図を用いてさらに詳細に説明する。

第４図は、合成ディザ回路のブロックダイヤグラムであ
る。第１図、ｔＩＥ２図および！３図と共通の機能要素
には同一の番号を付与しである。

２０はシーケンスコントローラでたとえばマイクロコン
ビエータを用いる。マイクロコンピュータ−はアドレス
バス及びデーターバスが外部へ供給される型式のものを
用いる。２１けそのアドレスバス、２２はデータバスで
ある。また２３＃ｉメモリーのリードライト制御線、２
４はラッチ機能付き出力ボートを介したダイレクトメモ
リアクセス（ＤＭＡ）制御線である。

シーケンスコントローラ２０からの各制御線２１〜２４
は全てランダムアクセスメモリ（ＲＡＭ）２８．２９及
び３０を制御するためのものである。

’　　　　　　　　　　ＲＡＭ２８．２９及び３０はそ
れぞれの機能から２８は水平座標メモリ、２９は垂直座
標メモリ、３０はディザ選択メモリと呼ぶことにする。

各メモリー２８．２９゜及び３０の入力データ線は、デ
ーターバス２２に接続されており、出力データ線３４．
４４及び１９とは独立している。各メモリ２８．２９及
び３０は、アドレスデコーダ３１からのメモリ選択制御
＋＠３２によってそれぞれ独立に選択制御されてライト
イネーブルとなる一方、ＤＭＡ制御線２４がＤＭＡモー
ドの時には、メモリー２８．２９及び３０は図示しない
共通の制御４１によって全て同時に選択制御されてリー
ドイネーブルとなる。２５，２６．及び２７はデータセ
レクタで、ＤＭＡ制御＠２４がＤＭＡモードでない時は
、アドレスバス２１に接続される様になっている。３７
，４２．及び４７はそれぞれデータセレクタ２５，２６
．及び２７の出力線であυ、それぞれの機能から、３７
はディザｉトリクス水平アドレス制御線、４２はディザ
選択メモリアドレス制御線、４７はディザマトリクス垂
直アドレス制御線と名付ける。各制御線３７．４２及び
４７は図示の実施例では、全て２　Ｂｉｔの制御線であ
り、アドレスバス２１のＬ８Ｂ側から順に割り付けであ
る。

一方７）”レスデコーダ３１ｑ、アドレスバス２１のＭ
ＳＢ＠をデコードする。この様な構成にすることＫより
、Ｒ，ＡＭ２８．２９及び３０はシーケンスコントロー
ラ２０内のマイクロ；ンピュータのメモリアドレス空間
の一部に割り付けられ、シーケンスコントローラ２０内
部ｆ）メモリと区別することなくアクセスできる。メモ
Ｉ）２Ｂ、２９．及び３０に書き込む内容について以下
説明する。第５図にディザ合成フォーマットを示す。Ａ
、−Ａ、は領域を示し、Ｙは水平座標、Ｘは垂直座標、
ｌｉ４　、　Ｍｌ　、鳩は各々領域ム。

Ａｓ−Ａ４にかけるディザマトリクスで、外枠Ｅは原稿
サイズとアドレス的に同一とする。領域んには鳩のディ
ザを掛けるが、小枠で囲んだ部分領域人１１人、にはそ
れぞれＭｌおよび鳩のディザを掛けるととｋする。領域
んの水平座標なＹｆｌ。

Ｙｌまた垂直座標をＸｌ）−Ｘｉで定める。領域Ａ、の
水平座標をＹ、、Ｙ、また垂直座標をＸｓ　−Ｘｓで定
める。

原稿に写真が２枚含まれる場合には、座標為〜Ｘ、、Ｙ
、〜Ｙ、を指定し、Ｍｌと鳩忙中間調の表現に適するデ
ィザを割シ付け、鳩に文字表現に適するディザを割り付
ける０例えば第６図に示す如きディザマトリクスをメモ
リ１８′内に書き込んでおく。縞は１６６階調再現し、
鳩は４階調を再現し、鳩は白黒２値を再現する。尚、ブ
ロック６０内数字は１６進表示のスレッショルドレベル
を示す。

第４図において、水平座標メモリ２８には水平座標Ｙ、
、Ｙ、、右及びＹ、を書き込み、垂直座標メモリ２９に
は、為、Ｘ飄、ｘ、及びＸｓを書く。また、ディザ選択
メモＩＪ　３　Ｑ　Ｋは、ディザ番号域。

Ｍｈ及びＭ、を書き込む。

第４図において、ＤＭＡモードの時は、ディザマトリク
ス水平アドレス制御線３７は水平アドレス制御線１６に
接続される。３３は水平座’ＩＩコアパレータで、水平
座標メモＩＪｌｆｌ−７’−タ＠３４と水平アドレス制
御線１６とを比較している。３５はその水平座標コン７
（レータ−出力線である。水平座標コンパレーター３３
は水平−標データーＹｎが４個ある時は４回路必要にな
るが、時分割方式により１回路で済ましている。３６は
そのためのアドレサプルラッチであり、ディザマトリク
ス水平アドレス制御線３７によってアドレスし、ビデオ
転送りロック信号１２でラッチする。３８はアドレサプ
ルラッチ３６の出力で、その機能から、ディザ領域水平
選択線と名付ける。ディザマトリクス水平アドレス制御
線３７は、図示の実施例においては、２本であるから、
アドレサプルラッチ３６においてバイナリ−デコードす
れば４線をデコードできる。すなわちディザ領域水平選
択線３８は４線であり、それぞれ水平座標データＹ、、
Ｙ、。

Ｙｔ″及びＹ、に対応する。ディザ領域水平選択線３８
は、第５図の領域Ａ１及び領域Ａ、の水平方向の領域指
定しかできないので、上述の方法と同じやシ方で垂直方
向についても領域指定し、その出力として、ディザ領域
垂直選択線３９を得るから、３８と３９の論理積を取る
ことによって、水平、垂直両方向の領域指定が完成する
。４０は、その丸めのアンドゲート回路、４１は水平、
垂直両方向の領域指定された、ディザ領域選択線である
。データセレクタ２６はＤＭＡモードの時は、このディ
ザ領域選択線４１をセレクトしており、その出力線４２
は、その機能上からディザ選択メモリアドレス制御線と
名付ける。

ディザ選択メモリアドレス制御線４２は、図示の実施例
においては２本で、あらかじめ書き込んであるディザ番
号Ｍａ　−Ｍ＊またはＭ、を選択し、ディザ切換制御線
１９に出力する。ディザマトリクス用ＲＯＭ１８の動作
は、第３図で説明した通シである。垂直方向の領域指定
は、水平方向と原理的にまったく同じである。４３が垂
直Ｉｎコンパレータ、４４が垂直座標メモリ出力データ
線、４５が垂直座標コンノくレータ出力線、４６がアド
レサプルラッチ、４７がディザマトリクス垂直アドレス
制御線である。

ディザマトリクスの大きさに゛ついてはその一辺が１画
素（７）　２ｆｌＣｎ＝１．２．３ｔ　４−）　（Ｄ場
合にクスを領域指定できる装置が必要となる。

第７図及び第８図に領域を指定するＸＹ座標入力装置の
例を示す。

第７図において１４５はキー人力によるＸＹ座標入力装
置で、１４６はそのテンキースイッチ、１４７はＸ、Ｙ
、Ｍ、＝、及びイクスキュートキ＋、１４８はファンク
ションキー、１４９は発光表示器である。この装置で、
たとえばＸｏの座標を１３２　ｔｍにしたい時は、 ｒＸＪｒ［Ｊｒ＝ＪｒｌＪｒ３Ｊｒ２ＪｒＥＸＯＵＴＥ
ｊと押すことにより、発光表示器１４９に図示の様に表
示されると共に、シーケンスコントローラー２０を介し
て為メモリー４０　ｔｃ　１３２　ｍに相当する数値が
入力される。他の座標の入力も同様に行なわれる。なお
、イクスキュートキーは仮に登録し表示器に表示した値
を正式に登録するためのものである。

第８図のＸＹ座標入力装置は、座標を数値で入力せず、
ディジタイザ１５０上の座標指定領域１５２をスタイラ
スペン１５３で接触する事によって入力する。従って、
原稿を座標指定領域１５２上に置いた状態で、スタイラ
スペン１５３で指定できる。指定した領域はＯＲＴディ
スプレイ１５４上にＸｓ　、　Ｘｔ等のキャラクタとと
もにグラフで表示される。スタイラスペン１５３で指定
された座標はデジタル値としてシーケンスコントローラ
２０に入力される。

なおスレッショルドレベルがディザマトリクスの全ての
セルで一定の状態、即ち第６図の鳩の如きマトリクスも
組織的ディザマトリクスの一例と考えられる。

さらに、ディザマトリクス用ＲＯＭ１８’には、ディザ
パターンを書き込んだ例を示したが、量子化されたデジ
タルビデオ信号３の最小値と等しいかまたはそれよりも
さらに小さいディザデータを書くか、あるいは、逆に、
量子化されたデジタルビデオ信号３の最大値と等しいか
、またはそれよりもさらに大きいディザデータを書き込
む、それＫよって入力ビデオ信号１の大きさいかんにか
かわらず、ビデオ信号出力５を常に黒または常に白にで
きることを利用して、いわゆるキャラクタジェネレータ
のごとく、メモリー１８’内圧英数字等の特定のキャラ
クタ−を書いておき、それらをビデオ信号として出力す
ることもできる。さらにまた水平座標メモリ２８、垂直
座標メモリ２９、及びディザ選択メモリー３０との組合
せで、原稿にページ、日付は等の簡単な文章を読み取り
操作とリアルタイムで書き込むことが可能である。この
方式における文字出力の特徴は次の通りである。九とえ
ば文字出力の例を第９図に示す。

第９図は、ディザマトリクスの特殊な応用として、例え
ば数字の「２」を出力したものである。この丸めのディ
ザマトリクスを第１０図に示す。階調は一例として１６
階調を得る場合を示す。数字は４ピツトバイナリの値を
ヘキサコードで悪化レベルを表示したものである。第１
０図で「０」の所はビデオ信号レベルのいかん妃かかわ
らず黒くなるので、第８図の「２」があられれ、またｒ
ＦＪＯ所はビデオ信号のいかんにかかわらず白くなるの
で「２」の文字の同辺を白く縁取ることが可能である。

一方「７」の所は、ビデオ信号が、正しく２値化されて
表示されるので、斜線の部分は画像信号が失なわれるこ
とはない。すなわち画像と文字パターンの合成を見九目
にきわめて自然に行なう事が可能である。

この場合の具体的実施を第１１図に示す。第４図と同一
の構成要素には同一の誉号を付しである。Ｒ，０Ｍ１８
には通常ディザマトリクスの他に第１０図に示すような
文字パターンを含んだディザマトリクスを複数個記憶し
ている。ディザ選択ＲＡＭ３０通常のディザマトリクス
の他に一文字指定装置５３によシ指定された文字ノ（岩 ターンを含んだディザマトリクス１択しうる。

ハ は文字パターン制御線で乗算器５０．５１の乗数を切り
換える。例えば通常のディザをかける時は、乗数を１と
する。また文字パターンを出力する時はディザ選択ＲＡ
Ｍ３０がＲＯＭ１８’内の所定のキャラクタパターンを
有するディザを選択する。

それと共に制御線５２によって乗数を％にすることＫよ
り、水平垂直クロックの８クロツクで第１０図のドラ）
６１を１つずつ歩進する。

従って１個のドラ）６１が８×８画素から成る文字パタ
ーンを出力すると共に、文字パターンの周辺には、画像
信号ｌＫ基づく画像が形成できる。更に制御線５２を複
数ビットとして乗数を複数切換できるようＫすれば、文
字パターンの大きさをいくつか選ぶことができる。つま
り乗数をｌ／１６とすることＫより１個のドツト６１が
１６Ｘ１６画累からなる文字パターンが出力できる。

このように乗数切換器を設けることＫより、メモリの容
量を大幅に低減できる。

尚、シーケンスコントローラ２０としてはモトローラ社
のＭ６８００．データセレクタ２５゜２６．２７として
はテキサスイ／スツルメント社の８Ｎ７４１５７．水平
、垂直座標メモリ２８．２９．及びディザ選択メモリ３
０．３０としてインテル社のＩ　３１０１、水平垂直座
標コンパレータ３３，４３としてテキサスインスツルメ
ント社の８Ｎ７４８５、アドレスデコーダ３１としてテ
キサスインスツルメント社の５Ｎ７４４２、アドレサブ
ルラッチ３６．４６としてテキサスイ／スツルメント社
のＳＮ７４２５９、水平カラ／りとしてテキサスインス
ツルメント社の８Ｎ７４１６３、垂直カウンタとしてテ
キサスインスツルメント社の５Ｎ７４１６４が使用しう
る。　　。

以上述べたように本発明によれば２値記録による再生画
像を得る場合、もっばら分解能を重視する文字記録と、
むしろ階調表現能力を重視する写真記録の相反する問題
点を、領域指定を行う領域指定手段と領域毎に異なるデ
ィザパターンで処理する処理回路とにより解決すること
ができる。

更にディザマトリクスメモリに文字パターンを書き込む
ことによシ、画像と文字の合成を極めて自然に行うこと
が可能である。

なお図示の実施例においては、ディザマトリクス用Ｒ，
０Ｍ１８’内にディザパターンを固定化する方法を説明
したが、メモリ１８，１８＃はＲＡＭであっても良く、
その場合、他のメモリー２８．２９．　及び３０．３０
’の様にパスラインを接続して、シークンスコントは一
２２０内にある豊富なディザパターンを使用目的に合わ
せて誉き換える形式であって覗”良い。

また、アドレスバス２１及びデータパー２２はシーケン
スコントローラ２０内部のマイクロコンピュータ−のパ
スラインと直結する形式のものについて説明し九が、入
出力ボートを介して行なっても良い。

また、図示の実施例においては、ディザの領域指定のた
めの領域の数が２個の場合について説明したが、１個又
は３個以上であっても良い。

さらに１水平アドレス及び垂直アドレスの検出は、それ
ぞれ１個のコンパレータ３３及び４３を用いて時分割検
知したが、１個のアドレスデータに１個のコンパレータ
とメモリを用いる形式であっても良く、また、両者の組
合せでも良い。

また、垂直アドレスのカウンターは、ノーードクエアに
よって行なったが、７−ケンスコントローラ２０内のマ
イクロコンピュータでソフトウェア的にカウントしても
良い。

さらには、水平座標メモリ２８、垂直座嶺メモリ２９お
よびディザ選択メモリ３０とそれらを駆動するだめのハ
ードウェアの機能を、シーケンスコントローｔ２０内の
マイクロコンピュータによって一部もしくは全部をソフ
トウェア的に処理しても良い。

また、図示の実施例においてはディザマトリクスデータ
をディザ信号線６を介してマグニチュードコンパレータ
４でデジタル的に比較しているが、Ａ−Ｄコンバーター
２を用いずに、ディザ信号６をＤ−Ａ変換してその出力
をアナログコンパレータの基準信号にして２値化する形
式であっても良い。

また、本発明による画像信号処理装置は、読取装置の駆
動と同時に用いる例を示したが、量子化されたビデオ信
号３をいったん記憶装置にたくわえた後に処理する形式
であっても良い。

本発明は上記した実施例に限られることなく、種々の変
形が可能である。

【図面の簡単な説明】

＠１図は従来の組織的ディザ回路図、第２図は従来のＲ
ＯＭを用いた、組織的ディザ回路図、第３図は本発明を
適用しうるディザ切換回路図、第４図社合成ディザ回路
図、第５図はディザ合成フォーマットを示す図、第６図
はディザマトリクスＭｏｔＭｓｖにの一例を示す図、第
７図はキー人力によるＸＹ座標入力装置を示す図、第８
図はデジタイザによるＸＹ座標入力装置を示す図、第９
図はディザ処理による文字パターン出力側図、第１０図
は第８図の出力を出す為のディザマトリクスの閾値を示
す図、第１１図は文字パターンを出力する為の合成ディ
ザ回路図である。 図中、ｌはビデオ信号入力端子、２はＡ／Ｄコンバータ
、４はマグニチュードコンパレータ、１８′はディザマ
トリクス用ＲＯＭ、２０はシーケンスコントローラ、２
８は水平座標選択メモリ、２９は垂直座標選択メモリ、
３０はティザ選択メモＩＪ、５０．５１は乗算器である
。 出　願　人　　キャノン株式会社 Ｌ−ｒ、４７４ 第　ｚ　図

Claims (1)

1. 【特許請求の範囲】 画像信号を発生する発生手段と、文字を選択する文字選
   択手段と、閾値信号を発生する閾値信号発生手段と、画
   像信号と閾値信号とを比較して２値化信号を得る２値化
   手段とを有し、前記文字選択手段の出力により前−記閾
   値信号発生手段は文字の部分では画像信号の最小値よ〕
   小さな閾値信号を出力し、文字の近傍では画像信号の最
   大値よシ大きな閾値信号を出力することを特徴とする。 画像信号処理装置。