JPS5827366A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5827366A
JPS5827366A JP56125005A JP12500581A JPS5827366A JP S5827366 A JPS5827366 A JP S5827366A JP 56125005 A JP56125005 A JP 56125005A JP 12500581 A JP12500581 A JP 12500581A JP S5827366 A JPS5827366 A JP S5827366A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
semiconductor device
field effect
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56125005A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP56125005A priority Critical patent/JPS5827366A/ja
Publication of JPS5827366A publication Critical patent/JPS5827366A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は基板上にアモルファス(無定形、非晶質、以下
単にAEIという)、5〜200ムの大きさのショート
レンジオーダの倣結晶性を有するセミアモルファス(牛
非晶質、以下単に8A8という)および多結晶(以下単
にPd2という)の構造を有する半導体であって、特に
水素またはフッ素、塩業の如きハロゲン元系が0.01
〜10モルSまたはりチューム、ナトリュームまたは/
l    QL カリュームの如きアルカリ金輌元素が10〜10onの
濃度に含有されて再結合中心を中和したとした集積化構
造に関する0 本発明はかかる基板上にプラズマOVD法等によシ蒸着
形成されるN80Bをその特性を利用して形成せんとす
るもので、その構造においても特にその製造工程に誓ボ
ートされた構造において従来の絶縁ゲイト型電界効果半
導体装置似下単に工GFKTという)に比べて、製造の
し易さ、特性の安定性がきわめてすぐれたものとなって
いる。さらに本発明の如く同一基板上に複た#)最大の
u嬬的な構造、アレーで配電させることを特徴としてい
る。
本発明は非単結晶半導体であるすなわちAs。
818、Paを含むものであシ、特に5AEIに関して
は、本発明人の出願になる特許願(セミアモルファス牛
導体 %願昭56−065826856.4゜30出願
、%顧昭55−120322855.8.30出願)に
自己されている。
すなわち半導体例えば珪素中導体における単結晶性を有
さない特にアモルファス構造のガラス基板、多結晶構造
のステンレス基板であってもその電気−光伝導度がムM
 1(l OOmW/a m)の光エネルギを与えた場
合1×16′−8×1♂(j’L6 yl)’を有し、
これらの値は単結晶珪素半導体の172〜1/10とき
わめてすぐれた特性を有していることが実験的に本発明
人によシ見出されたものでその内容は、ムppL Ph
ya、 L@tt 3B (3)、 1981142〜
146181春季 第28回応用物理学会講演会 1&
S5 微結晶を含むa−81の構造観察と光学的・電気
的特性 422ページにその一部が発表されている。
従来アモルファス半導体を用いた工GF’lCTとして
第1図の如きたて断面図を有する構造が知られている0
第1図において絶縁基板(1)上にゲイト電極(3)、
(至)が耐熱性材料例えばモリブデンにより作られてい
る。さらにゲイト絶縁膜0υをOVD法によシ酸化珪素
を0.1〜0.5μの厚さに設ける。次にこの上面にム
8を形成し、(5)。
00)のチャネル型ゲイト上のみに選択エッチをして形
成する。さらにNチャネルエGFET (lυにおける
N型の半導体層(6) 、 (7)を辿択的にフォトエ
ッチ法を用いて形成し、またPチャネル型工G?]!I
T(2)に対してはアルミニュームを真空蒸着法で形成
し選択エッチをしてソース(9)、ドレイン(8)を作
シ第1図の如< 07MO86FETを完成させている
この構造においてはゲイト絶縁物θ埠がOVD法で形成
されるため、高密度でなく、結果としてゲイト電極(3
)と半導体(5)とがショート、リークしやすく、その
ため絶縁物Ql)を0.3μ以上と岸〈シなけれ1Jな
らない。結果としてゲイト電圧は20〜60’Vと大き
な電圧となシ、いわゆる1、5〜5vの低電圧駆動が全
く不可能である0ゲイト電極α辱の両端と半導体(5)
の両端とソース(6)、ドレイン(′/)の一端を精密
に位置合せすることが工GFII!Tでは必要である。
しかし基板上に凹凸がある状態、で合せ精度1μ以内の
高精度にて位置合せすることは全く不可能である0結未
として20〜3Opものトレランスを作っておシそのた
めドレイン電圧も・60〜フOvと高くなり、また製造
バラツキも大きくなってしまい実用不可能であった。さ
らに構造敏感性を有するいわゆるチャネル形成領域と接
する半導体(5)の氷面αηにおいて、PまたはN型の
導電型の不純物が0.6〜2チもの多量にドープされた
半導体が密着し、それを先金にエツチング除去しない限
シこの部分でソース(6)、ドレイン())がショート
してしまう。しかしこれはその下側の半導体(5)と同
一主成分であるため選択エッチがきわめて困難になって
しまった0 さらにこの裏面が完成された第1図の構造になっても空
気中に露呈するため構造敏感性を有する半導体主にSム
日においては全く信頼性において、1fc製造バラツキ
において工業的に実用不可能であった。このような第1
図の構造を用いることは全く不適当であった0 本発明はチャネル形成領域のN80Bにおけるその下側
、上側、側部のすべてを絶縁物または高不純物濃度を有
する半導体でおおっておシ、この半導体としての構造敏
感性を利用してゲイトも精度よく制御することを特徴と
している。
そのため従来の40〜80V駆動というのではなくゲイ
ト電圧、ドレイン電圧とも5〜10v駆動が可能となシ
、さらに1.5v駆動もその構造において本質的に可能
であるという%徴を有する。
さらに本発明はかかる工GF]I!TがjU化しやすい
構造を有するとともに、このIGIFITをさラスを用
いることによシ、基板側での光程度を慎出するイメージ
センナを設けることを特徴としている。
以下にその実施例を図面に従って説明する。
実施例1 第2IAは本発明の工()PETのたて断面図およびそ
のA造工程を示す。
第2図(4)において基板(1)側が絶縁性でありかつ
透光性基板であるガラスまたは導電性基板でおるステン
レス上にN80B 鉤を0.1〜1μの厚さに7’ラズ
マ気相法で形成した。この’1iBOBはシラン(モノ
シランまたはポリシラン)またはフッ化珪8tへリュー
ムま°たは水系で希釈し、0、01〜10torr例え
ばo、 !5tOrrの反応炉内に尋びき、100−4
00’O例えば300°0に加熱された基板上に前記反
応性気体に直流、高周波(600KHM〜50MHz例
えば13.56MHsi)またはマイクo y (1〜
10GH+a例えば2.45GHz)の′嶋磁エネルギ
を5〜200Wの出力を加えてグロー放′嵐またはアー
ク放電を行わしめ、これら反応性気体およびキャリアガ
スをプラズマ化し、分解、反応せしめ、基板上に微結晶
性を有する真性または実質的に真性のN130Bを形成
させたものである。
第2図(B)よシ明らかなy口く、この発明において、
ソース、ドレイン間を流れる電流は基板上面と平行方向
である。このためとのN80Bの生成においてグローま
たはアーク放電の電極方向に基板表面を平行に配置し、
横方向の電気伝導度が大きくなるように行った。
シ門 このN80Bは同一反応炉において生成Y度の偵4性も
あるが、出力によシ例えば5〜30WはA8.20〜3
0Wは中間領域、30〜8owは5AEIとなシ、また
温度が400’O以上でがっSOW以上ではPOBと分
類することができる。
特にムBがショートレンジオーダのオーダリング(何ら
かの規則性)を有しているが結晶性を有さす、また8A
Sは6〜200ムのショートレフツ素の如きハロゲン元
素による再結合中心中和剤を0.01〜5モルチ添加さ
れている。さらにこのDABのこれらの中和剤で相殺で
きていない不対結合手を10〜Loom o a度に中
和するためリチューム、ナトリュームまたはカリューム
の′t・7−ノ 如きアルカリ金属を10〜10am O濃度に添加して
耐放射線性、周阪数特性のra−f、−をしてもよい。
このDABは培体導度lX10〜3XIO(40m)を
有し、また光体導度はムM1の条件下にて1×10〜8
X10L(Acm5’を実験的に有していた。またムB
は培体* K 10〜:lO(JLOm)を有し、光体
導度は10〜3 x 10 (jLc m)をMしてい
た。
このAs、 EIASは実用上において使い分ければよ
い。
第2図(4)はマスク(ハ)を1〜5μの厚さに選択的
に形成して、ここに第1・のフォトマスク■を用いた。
これは賦圧プラズマ気相法によシ酸化珪系または耐熱性
有機樹脂であるポリイミド膜、PIQであってもよい。
さらにこのマスク0!ヤを用いてN80B @Jの他部
を除去した。
この後この上面に再びム8またはDABの半導体層[t
o、1〜1μの厚さで牛導体層四と同様のプラズマOV
D法にて形成した。この時NまたはPチャネルエGFI
CTを作るため、NまたはP型の半導体層−のそれぞれ
に対し、V価の不純物であるリン、1価の不純物である
ホウ鍬を0.2〜2チ添加した。
さらに■のフォトマスクを用いてこの半導体層(ハ)を
集稙化傳造を作るため選択的に除去して半導体層(ハ)
に島状に基板上に形成してもよい。
かくして第1図(4)を得た。
第2図中)は第1図(4)の構造にてマスクQ℃を超音
波を屏く加えてエツチング液に浸し浴去した。
すると領域−と(ロ)に一対を構成して一導電型の半導
体層[、(30)がソース、ドレインとして形成される
。さらにこの上面にフィールド絶縁物(3υを酸化珪素
またはポリイミド樹HvI膜により0.1〜1μの厚さ
に形成して第2凶を得た。
この後ゲイト絶縁物(33)をグツズY&化法にて30
0〜2000ムの厚さに形成した。すなわち酸素tfc
は酸化性気体を2.45()Hg (出力1oo〜50
0 W)のマイクロ波によシ分屏、活性化し、この活性
化した酸化性気体中に基板を300〜600°0の温涙
にて設置して、この表面に酸化物特にEIAEI翰が珪
素であった時は酸化珪素膜を作製した。
このゲイト絶縁物はプラズマ気相法による窒化珪素、ア
ルミナM等を形成してもよい。また2鳩、3層構造とし
ても、手薄発性メモリを構成させるため亀荷捕棲中心と
しての半導体または金属のクラスタまたは涙を形成して
もよい。
これらは公知の工GFFltT 、手挿発性メモリの技
術に応用する変形要素である。
次にt極用コンタクト用開穴(3すのフィールド絶域物
を選択的に第2のフォトマスク■によう除去した。
かくして第2図(0)を得た。
この後第2図(B)に示す如く、ゲイト電&(35)電
像リード(3)をフォトマスク■と公知の真空蒸着法ま
たは無lIL界メッキ法によ多形成された’k1114
を選択的に除去して作製した。
かくして工GFIIfTを作りた。さらに 二(19り
配−を行うにはこの上面tg−Pxc4.等の耐熱性有
機樹脂(65)を塗付し、さらに・螺憶窓(66)をフ
ォトマスク■を用い、さらに第2の配線(67)をフォ
トマスク■を用いて形成した。
図面よシ明らかな如く、電極リードはすべてN80Bの
上面に形成し、■を含めて4まい、■を含めない場合は
わずか3まいのフォトマスクによシエGFIITを作る
ことができた。加えて、ソース■、ドレイン(30)を
構成する一対の不純物層はチャネル形成領域を有する半
導体層(ホ)の側部を囲んでいる。また半導体ノー(ホ
)はその下面上面とも基板(1)、タイト絶縁物(33
)で囲まれておシ、構造敏感な半導体■は外部に露呈す
ることがない。またゲイト電極(3段の両端(38)と
ソース翰、ドレイン(30)の一端(3ηとが変換動的
にセルファライン的に設けられ、ソース、ドレインゲイ
トNjA鰍物、ゲイト電極がすべて高精度に位置合せが
可能であシ、ゲイト電極(3段とドレイン(30)のム
なシ合せは1μ以下であるため、寄生容量が小さく N
80Bであるにもかかわらず、10MHM以上の高速応
答をさせることができ死。
実施例2 との冥施例は第3図にそのたて断面図と製造工程を示し
である。
図面は実施例1と同様の方法で作製した。
第3図(4)において実施例1と同様の基板(1)上に
N808 Gllとその上面にマスク(ハ)を形成した
さらにこのマスク(ロ)をマスクとして11BOB−を
凹部を設けてエツチングした。これはNeasい夛の上
面とPまたはN型の導電型を有する半導体#iに)の上
面とが概略同−千面になるようにあらかじめNBOB(
7)を一部除去したものである。
さらに半導体11#(ハ)が形成した後この上面にこの
半導体層の電気的導電性を助長するため、金■m(39
)をタングステン、モリブデン、ニッケル専の耐熱性4
ji楓によ多形成した。ニッケル等にあっては、無電界
メッキ法によりこれらの上面に0.1〜0.4μの厚さ
に表面を活性化してその後メッキ液に浸すことによシ成
就することができるO 半導体層に)がP型の場合は璽価であシかつ金属のアル
ミニューム等を0.2〜0.4μの厚さに形成してその
半導体層の実効的なシート抵抗を下げてもよい。
さらにこの上面にフィールド絶縁物(31)を実施例1
と同様に形成して第3図(4)を得た。
第3図φ)に示す如く、マスクe埠をリフトオフ法によ
り除去した。するとソースを構成する不純物層数、ドレ
インを構成する不純物層(30)の一端cS′Qとフィ
ールド絶縁物(31)または導電膜層(30)の一端と
はセルファライン的に形成され、その間隔は半導体(ハ
)の厚さによシ決めることができ、製造工程的に容易に
高釉度位置合せを行うことができた。さらにゲイト絶縁
物(33)を実施例1と同様に笑施し、第3図(B)を
得た。
次に第3図(0)に示す如く、フィールド絶縁物(31
)に電極穴(3つ(32)を設けた後、ゲイト電極(3
r’)、電極、リード(32)を半導体またはアルミニ
ューム、ニッケル、モリブデン等の金属によ多形成した
さらに必要に応じこの上面に層間絶縁物(6)を設け、
9電惚穴(66)、I層配置!#(6’/)を設けても
よい0 この実施例においても実施例1と同様に半導体層(ホ)
の選択エツチングを行わない場合は3まい、ま九行う場
合も4まいのフォトマスクで作ることができた。
さらにこの半導体装置はIJ808(イ)、(ハ)にお
いてまたマスクQυ、電極(35)、導体(33)はす
べて50010以下特に250〜350’Oの低温で作
ることを他の特徴としている0さらに製造工程が基板よ
シその上方に被膜を積層することによシ順序よく得られ
、次の工程によυその前の工程で得られた半導体層、絶
縁物等が金属と半導体とが反応して劣化しないように作
られている点が特徴である。特にゲイト絶縁物はN80
S上に設けられ、ゲイト電極が最終工程であるため、劣
化の可能性がない点、また逆に導体層(39)はP+ま
たはN“ト絶縁物を形成した後作るためゲイト電極(3
5)をソース四、ドレイン(3Φに電気的に連結するこ
とが容易であシ、インバータ等の負荷等を作る場合有効
である。
実施例3 との実施例は実施例1#2を応用して同一基板上にネ駁
kfkJをマトリックス状に配列したものである。図面
は透光性基板(1)上に工GFI!!Tを設けたが、こ
れを細密配列しそれぞれの−IGICTをイメージセン
サの各要素とし、その要素間の無用の領域を除去したこ
とを特徴としている。
第4盲も本発明の半導体装置を示している。
図面においてIGPETは(1s 1)* (211)
 I @11@ Gn、l)・・・・(men)On、
nは任意定数)とマトリックス構成をさせている。その
X、Ydはそれぞれデコーダ、ドライバーである(8馬
(8つに連結されている。またひとつのIGFIliT
 (80) (1,2)のソースと他の工aywT(x
、ηのソースとが一体化し共通となっておシ、このふた
つの不純物層間に不要スペースが全くない。このためイ
メージセンサとして用いるにはきわめてすぐれたもので
ある。また工GPI!:T (1,2)の不純物領域(
32)はそのとなシの工GIFllfTのそれとも一体
化している。
全体として従来工GFICTのマトリックス化に必要な
面積が実効的に1/4にでき、逆に同一面積で4倍のセ
ルを集積化できる。
かかる工GFITの集積化構造のたて断面図を第4図(
B) I (0)にムーム′、B −B’の断面を推定
して示す0図面において明らかな如く、工G11’1l
iT(8)の不純913)−四m (30)はそれぞれ
となシの工()FIIfT軒純物層と一体化している。
またゲイト電極(35) (35>は(4)における配
置(85)をかねている。
n5osの移!ll1J度が率釉晶半導体はど大きくな
いため、工GFIT (80) 、 (1,2)と他の
?1T(2,つとの間にフィールド絶縁物を作る必要が
なく、その−這工程が容易であるばかシでなくひとつの
セルサイズを小さくできるという特徴を有する。
この領域は特に第2図(4)の工程においてこの領域に
対し融木等をイオン注入し、この領域をアモルファス化
するとともに絶縁物化しその電気伝導度を減少させるこ
とは有効である。
かくの如きマトリックス構造をガラス基板上に有する動
台、基板側よシ光照射が行われ、デコーダ(8υより 
(83) (84)に19が、他の(85)峻6)ン ・・・は′O′が加えられ、またデコーダ(82)にお
いて(8−Qに07が他の(8B) 、(89)に”1
″が加えられると、(1,υ信号を検出することかでき
る。さらにデコーダ(82)において(88)を°″0
“、他を“1″とすると、帆1)の光信号を検出でき、
漸次走査させることにより、このイメージセンサのマト
リックス化されたIGFETの番地に従ってその光信号
を電気信号に変えることができた。
さらに従来第1図に示した例の如くゲイト電極が基板側
からの入射光をじゃへいしてしまう構造になっていた。
しかし本発明においては入射光が直桜チャネル形成領域
の牛瑯体を照射しそこで電子・ホールを発生させるため
、そのセンサとしての検出感度をさらに向上できる。
本発明は珪菓を中心として記したが、810x(0<X
< 1) 、 B i、N、、、(0<X(4)であっ
てもまたダルマニューム、鳳−■化合物に対しても応用
することができる。
【図面の簡単な説明】
第1図は従来の半導体装置のたて断面図であるO 第2図、第3図は本発明の半導体装置の九て断面図であ
る。 第4図は本発明の絶縁ゲイト型電界効来半導体装置をマ
トリックス化した場合の回路図および牛導体装置のたて
断面図を示す。 1、)許出願人 蓼1釦 察3聞

Claims (1)

  1. 【特許請求の範囲】 1、基板上に非単結晶半導体と該半導体の側部の前記基
    板上または前記半導体上に互いに離間した一対の不純物
    領域と前記半導体上にゲイトを有する絶縁ゲイト型電界
    効果半導体装置を同一基板上に複数ケマ) IJラック
    ス造を有して配列されたことを特徴とする半導体装置。 2、特許請求の範囲第1項において、第1の絶縁ゲイト
    型電界効果半導体装置の一方の不純物層は第2の絶縁ゲ
    イト型電界効果半導体装置のY方の不°純物層と一体構
    造を有し前記第2の半導体装置の一方の不純物層は第3
    の半導体装置の他方の不純物層と一体構造を有しこれが
    くりかえされて設けられたことを特徴とする半導体装置
    。 3、特許請求の範囲第1項において、透光性基板よシの
    光照射程度を絶縁ゲイト型電界効果半導体装置により検
    出することを特徴としている半導体装置。
JP56125005A 1981-08-10 1981-08-10 半導体装置 Pending JPS5827366A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56125005A JPS5827366A (ja) 1981-08-10 1981-08-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56125005A JPS5827366A (ja) 1981-08-10 1981-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS5827366A true JPS5827366A (ja) 1983-02-18

Family

ID=14899511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56125005A Pending JPS5827366A (ja) 1981-08-10 1981-08-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS5827366A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691276A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691276A (en) * 1979-12-25 1981-07-24 Citizen Watch Co Ltd Display panel

Similar Documents

Publication Publication Date Title
JPH0432554B2 (ja)
WO2014153871A1 (zh) 薄膜晶体管、非晶硅平板探测基板及制备方法
CN115188837A (zh) 一种背接触太阳能电池及制备方法、电池组件
JP3173135B2 (ja) 薄膜半導体装置及びその製造方法
WO2014173078A1 (zh) 薄膜晶体管、其制作方法和阵列基板
JPS5827364A (ja) 絶縁ゲイト型電界効果半導体装置
WO2015100811A1 (zh) 一种感光单元、显示面板的阵列基板及其制作方法
JPH0527276B2 (ja)
JP2798774B2 (ja) 光センサー及びその製造方法
JPS5827365A (ja) 半導体装置およびその作製方法
TW200304706A (en) Thin film transistor, circuit device and liquid crystal display
JPH02263474A (ja) 絶縁ゲイト型電界効果トランジスタ
JPS5827366A (ja) 半導体装置
JPS5910593B2 (ja) 光起電力装置の製造方法
JP3225268B2 (ja) シリコン酸化物の改質方法
JPS6043869A (ja) 半導体装置
JPH0897398A (ja) 量子効果装置及びその製造方法
JPH05136386A (ja) イメージセンサ
CN111697091A (zh) 一种高性能二维材料光电探测器及其制备方法
JPS62216271A (ja) Mis型半導体装置
JPH03132080A (ja) 光起電力装置
JPH09246578A (ja) 光起電力素子
JPS5975679A (ja) 光起電力装置
JPS6265480A (ja) 薄膜太陽電池装置
JPS58118142A (ja) 半導体装置