JPS5828390A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5828390A JPS5828390A JP56126105A JP12610581A JPS5828390A JP S5828390 A JPS5828390 A JP S5828390A JP 56126105 A JP56126105 A JP 56126105A JP 12610581 A JP12610581 A JP 12610581A JP S5828390 A JPS5828390 A JP S5828390A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- image signal
- terminal
- circuit
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、感熱記録用サーマルヘッドの発熱体駆動装置
に関する。
に関する。
周知の如く、感熱記録方式は、メインテナンス・フリー
のハード・コピーを得る方式として、各種機器の端末プ
リンタに使用されている。
のハード・コピーを得る方式として、各種機器の端末プ
リンタに使用されている。
これらの応用、特にファクシミリへの応用に於ては、記
録速度の向上が大きな技術課題とされている。ファクシ
ミリ用サーマルヘッドのように、多数の発熱体を有する
ヘッドに於て、記録速度を向上するには、同時加熱する
発熱体数を多くすることが非常に大切である。
録速度の向上が大きな技術課題とされている。ファクシ
ミリ用サーマルヘッドのように、多数の発熱体を有する
ヘッドに於て、記録速度を向上するには、同時加熱する
発熱体数を多くすることが非常に大切である。
このため、発熱体を駆動するための半導体装置として、
従来のダイオード・アレイのかわりに、シフト・レジス
タ、ラッチ、出カバソファ及びトランジスタから成るＩ
Ｃを発熱体と一体化した、シフト・レジスタ方式サーマ
ルヘッドの開発が進められている。
従来のダイオード・アレイのかわりに、シフト・レジス
タ、ラッチ、出カバソファ及びトランジスタから成るＩ
Ｃを発熱体と一体化した、シフト・レジスタ方式サーマ
ルヘッドの開発が進められている。
本発明は、このシフト・レジスタ方式サーマルヘッド用
の半導体装置に関する。
の半導体装置に関する。
第１図に従来の半導体装置の一例を、第２図にこの半導
体装置を用いたサーマルの回路図を示す。
体装置を用いたサーマルの回路図を示す。
第１図に於て、１００は半導体ＩＣ
であり、シフト・レジスタ回路１．ラッチ回路２゜ゲー
ト回路３１発熱体駆動用トランジスタ４より構成されて
いる。
ト回路３１発熱体駆動用トランジスタ４より構成されて
いる。
第１図の半導体装置は、４ケの発熱体が駆動し得るよう
に図示しているが、実際には、８ヶ、１６ケ、３２り或
いは６４個程度の発熱体を駆動し得るようにするのが普
通である。
に図示しているが、実際には、８ヶ、１６ケ、３２り或
いは６４個程度の発熱体を駆動し得るようにするのが普
通である。
第１図の半導体装置の各端子は、次のような機能および
名称があたえられる。
名称があたえられる。
６（０１〜Ｑ４）は発熱体接続端子、ｅ（ｐｃｉ）は発
熱体駆動電源接地端子、７（ＰＩＸ−ＩＮ）は画信号入
力端子、５（ＰＩＸ−ＯＵＴ）は画信号出力端子、９（
ＣＫ）は画信号転送用クロック端子、１０（ＬＡＴＣＨ
）は画信号をラッチ回路にラッテする端子、１１（ＥＮ
Ｂ）はラッチされている画信号を発熱体へ出力するだめ
の端子である。
熱体駆動電源接地端子、７（ＰＩＸ−ＩＮ）は画信号入
力端子、５（ＰＩＸ−ＯＵＴ）は画信号出力端子、９（
ＣＫ）は画信号転送用クロック端子、１０（ＬＡＴＣＨ
）は画信号をラッチ回路にラッテする端子、１１（ＥＮ
Ｂ）はラッチされている画信号を発熱体へ出力するだめ
の端子である。
第２図は第１図の半導体装置を用いて、１６個の発熱体
を２分割して、各発熱体の１回の加熱を行なうだめの回
路である。
を２分割して、各発熱体の１回の加熱を行なうだめの回
路である。
第２図ＶＣ於て、
１２は発熱体（１２ａ〜１２ｐ；１６ケ）であり、ヘッ
ドとしての端子は ｊ ３Ｈ； ＰＶ発熱体駆動電源端子、６Ｈｉ ＰＯ３
Ｈ；ＰＩＸ−ＩＮ、８Ｈ；ＰＩＸ−ＯＵＴ、９Ｈ； Ｃ
Ｋ 、 １ｏＨ； ＬＡＴＣＨ，１１Ｈ−１；ＥＮＢ
−１゜１１−２ ；ＥＮＢ−２とする。これらの端子番
号の後にＨを付けているのは、ヘッドとしての端子であ
ることを示す。
ドとしての端子は ｊ ３Ｈ； ＰＶ発熱体駆動電源端子、６Ｈｉ ＰＯ３
Ｈ；ＰＩＸ−ＩＮ、８Ｈ；ＰＩＸ−ＯＵＴ、９Ｈ； Ｃ
Ｋ 、 １ｏＨ； ＬＡＴＣＨ，１１Ｈ−１；ＥＮＢ
−１゜１１−２ ；ＥＮＢ−２とする。これらの端子番
号の後にＨを付けているのは、ヘッドとしての端子であ
ることを示す。
第２図（Ｄ回１８に於テハ、Ｐ Ｉ Ｘ −Ｉ Ｎ端子
（７Ｈ）とクロック端子（９Ｈ）によりシフト・レジス
タ内で画信号を転送しラッチ端子（１０Ｈ）により画信
号をラッチし、ＥＮＢ−１、２（１１Ｈ−１、２）を交
互に０Ｎ−ＯＦＦして発熱体１２ａ〜１２ｈ。
（７Ｈ）とクロック端子（９Ｈ）によりシフト・レジス
タ内で画信号を転送しラッチ端子（１０Ｈ）により画信
号をラッチし、ＥＮＢ−１、２（１１Ｈ−１、２）を交
互に０Ｎ−ＯＦＦして発熱体１２ａ〜１２ｈ。
１２１〜１２ｐを交互に加熱し、この間に、シフト・レ
ジスタ１の中で次の画信号を転送する。
ジスタ１の中で次の画信号を転送する。
この動作から、シフト・レジスタ方式のサーマルヘッド
では、半導体装置１００のＥＮＢ端子１１を全て共通・
並列接続すれば、全発熱体を同時に加熱するこ、とも可
能であり、従って高速感熱記録に適してい・ることは周
知の通りである。
では、半導体装置１００のＥＮＢ端子１１を全て共通・
並列接続すれば、全発熱体を同時に加熱するこ、とも可
能であり、従って高速感熱記録に適してい・ることは周
知の通りである。
第゛１図、第２図は、従来のシフト・レジスタ方式サー
マルヘッドの一例であり、実際には第１図のラッチ２を
除いたもの、或いは、ラッチ回路２゜ゲート回路３を更
に附加したもの等が考え得る。
マルヘッドの一例であり、実際には第１図のラッチ２を
除いたもの、或いは、ラッチ回路２゜ゲート回路３を更
に附加したもの等が考え得る。
特に後者は、高速記録時の発熱体の加熱経歴を考慮して
、各発熱体のパルス幅を調整する目的で実施される。即
ち半導体装置製造上の困難にもか５わらず全発熱体数の
２倍或いは３倍等のラッチ回路およびこのラッチ回路に
蓄積された画信号の各発熱体毎の加熱経歴に応じて、加
熱パルス幅を調整する、いわゆる熱履歴補償の目的で設
けられるものである。
、各発熱体のパルス幅を調整する目的で実施される。即
ち半導体装置製造上の困難にもか５わらず全発熱体数の
２倍或いは３倍等のラッチ回路およびこのラッチ回路に
蓄積された画信号の各発熱体毎の加熱経歴に応じて、加
熱パルス幅を調整する、いわゆる熱履歴補償の目的で設
けられるものである。
本発明に於ても半導体装置製造上半導体素子数（トラン
ジスタ、抵抗等）が増加するという困難を除けば勿論、
このような考え方は有用である。
ジスタ、抵抗等）が増加するという困難を除けば勿論、
このような考え方は有用である。
しかし、本発明によれば、このようなラッチ回路数を増
加させることなく、かなりの記録速度まで、熱履歴補償
を実施することができる。
加させることなく、かなりの記録速度まで、熱履歴補償
を実施することができる。
本発明の他の目的は、階調記録を行なう場合、画信号転
送を実質的に速くするための、ヘッドとしての端子分割
を不要にすることである。
送を実質的に速くするための、ヘッドとしての端子分割
を不要にすることである。
本発明の他の目的は、上述の如く、種々の目的により、
ヘッドとして要求される端子分割を行なうことなく、ヘ
ッドの端子機能を向上せしめ、このことにより、ヘッド
製造時の部品の共通化を可能にすることにある。
ヘッドとして要求される端子分割を行なうことなく、ヘ
ッドの端子機能を向上せしめ、このことにより、ヘッド
製造時の部品の共通化を可能にすることにある。
本発明による半導体装置の構成を第３図に示す。
第３図に於て、半導体２００は、基本的には、第１図と
同一機能の半導体装置１００に、１ビツトのシフト・レ
ジスタ回路１４，１ビツトのゲート回路１６を附加して
構成されている。
同一機能の半導体装置１００に、１ビツトのシフト・レ
ジスタ回路１４，１ビツトのゲート回路１６を附加して
構成されている。
この２つの回路の附加により半導体装置としてのｉ子は
、１ｅ（ＰＩＸ−Ｃ８Ｉ）画信号転送する半導体装置を
指定するだめの信号入力端子、１７（ＰＩＸ−Ｃ８Ｏ）
同上出力端子、 １ｓ（ＰＯ２−ＣＫ）同上信号転送用
クロック端子が附加されると共に、シフト・レジスタ１
の出力端子（第１図の８）は省略されている。
、１ｅ（ＰＩＸ−Ｃ８Ｉ）画信号転送する半導体装置を
指定するだめの信号入力端子、１７（ＰＩＸ−Ｃ８Ｏ）
同上出力端子、 １ｓ（ＰＯ２−ＣＫ）同上信号転送用
クロック端子が附加されると共に、シフト・レジスタ１
の出力端子（第１図の８）は省略されている。
（以 下金 白）
第４図に第３図の半導体装置を用し１て、構成しタサー
マルヘフドの構成例を示ス。
マルヘフドの構成例を示ス。
第１図と第２図との類似性により、第３図と第４図に於
ては、ヘッドとして゛の端子 １３Ｈ（ＰＶ）、６Ｈ（ＰＧ）、７Ｈ（ＰＩＸ−ＩＮ
） 、 ９Ｈ（ＯＫ ） 画信号転送用１１Ｈ−１゜
２ （ＥＮＢ−１，２） は、同一機能であり、同じよ
うにして使用される。
ては、ヘッドとして゛の端子 １３Ｈ（ＰＶ）、６Ｈ（ＰＧ）、７Ｈ（ＰＩＸ−ＩＮ
） 、 ９Ｈ（ＯＫ ） 画信号転送用１１Ｈ−１゜
２ （ＥＮＢ−１，２） は、同一機能であり、同じよ
うにして使用される。
但し本発明（第４図）は従類第２図）と、画信号転送方
法が異なる。
法が異なる。
即ち、第４図に於て、半導体装置２００の中番とラッチ
回路２があるにもかかわらずシフト、レジスタ１の入力
端子は全てヘッドとしての画信号入力端子７Ｈに並列に
接続されている。
回路２があるにもかかわらずシフト、レジスタ１の入力
端子は全てヘッドとしての画信号入力端子７Ｈに並列に
接続されている。
端子−ｒＨから、サーマルヘッドに入力される画信号を
第４図の４ケのどの半導体装置１００のシフトレジスタ
内に転送させるかは、端子１６Ｈと１８Ｈにより決めら
れる。
第４図の４ケのどの半導体装置１００のシフトレジスタ
内に転送させるかは、端子１６Ｈと１８Ｈにより決めら
れる。
このためには端子１６Ｈより半導体装置選択用信号を入
力し、端子１８Ｈの半導体装置選択用クロック信号を１
ビツト、シフト、レジスタ１４の中で予め送っておく。
力し、端子１８Ｈの半導体装置選択用クロック信号を１
ビツト、シフト、レジスタ１４の中で予め送っておく。
この半導体装置選択用信号（ＰＧ８ ）はシフト、レジ
スタ１４のどれか一つかＯで他は１となるようにしてお
（と、クロック端子９Ｈと協同してシフト、レジスタ内
容１４が０の半導体装置２００内に於てのみ画信号が転
送される。
スタ１４のどれか一つかＯで他は１となるようにしてお
（と、クロック端子９Ｈと協同してシフト、レジスタ内
容１４が０の半導体装置２００内に於てのみ画信号が転
送される。
この操作により、第３図と同様にして、画信号の転送、
従って１６ケの発熱体の２分割記録が可能になることが
理解されよう。
従って１６ケの発熱体の２分割記録が可能になることが
理解されよう。
第５図に本発明による高速感熱記録用サーマルヘッドの
回路構成例を示す。
回路構成例を示す。
本構成例に於ては、３００；半導体装置、１９；１ビツ
トのシフト、レジスタ回路、２ｏ：１ピツトノゲ一ト回
路テアリ、ＺＩＨ； ＥＣ３、ＥＮβ信号（１１Ｈ）に
より発熱体を駆動する半導体装置を選択するための信号
、２２Ｈ；ＥＣ３Ｋ、ＥＣ３信号を転送するためのクロ
ック端子は各々ヘッドとしての端子である。
トのシフト、レジスタ回路、２ｏ：１ピツトノゲ一ト回
路テアリ、ＺＩＨ； ＥＣ３、ＥＮβ信号（１１Ｈ）に
より発熱体を駆動する半導体装置を選択するための信号
、２２Ｈ；ＥＣ３Ｋ、ＥＣ３信号を転送するためのクロ
ック端子は各々ヘッドとしての端子である。
これら以外は、第６図の回路構成は第４図の構成である
ので記号も省略した。
ので記号も省略した。
尚、シフト、レジスタ１９の出力端子は、（端子番号図
示せず）次の半導体装置のシフト、レジスタ１９の入力
端子に接続されている。
示せず）次の半導体装置のシフト、レジスタ１９の入力
端子に接続されている。
本実施例は、第４図の構成に於てＥＮＢ 端子が１１Ｈ
−１と２に２分割されているのを１本のＥＮＢ 端子１
１ＨとするためにＥＣ８信号端子２１ Ｈ，ＥＣ３Ｋ信
号端子２２Ｈを設けたものである。この端子の使用方法
は、７Ｈ→１１Ｈ，１ｅＨ→２１Ｈ，１８Ｈ→２２Ｈに
対応させた・使１７）方をすると考えれば良い。
−１と２に２分割されているのを１本のＥＮＢ 端子１
１ＨとするためにＥＣ８信号端子２１ Ｈ，ＥＣ３Ｋ信
号端子２２Ｈを設けたものである。この端子の使用方法
は、７Ｈ→１１Ｈ，１ｅＨ→２１Ｈ，１８Ｈ→２２Ｈに
対応させた・使１７）方をすると考えれば良い。
即ち、ＥＮＢ端子１１ＨにＥＮＢ信号を与える番こ先立
ちＥＣ８信号、ＥＣ５Ｋ信号２１Ｈ，２２Ｈにより予め
転送しておき次にＥＮＢ信号を与えると、シフト、レジ
スタ１９の内容により発熱体を駆動される半導体装置が
指定されることにより、２分割記録或いは自由な分割記
録かできるよう番こ構成したものである。
ちＥＣ８信号、ＥＣ５Ｋ信号２１Ｈ，２２Ｈにより予め
転送しておき次にＥＮＢ信号を与えると、シフト、レジ
スタ１９の内容により発熱体を駆動される半導体装置が
指定されることにより、２分割記録或いは自由な分割記
録かできるよう番こ構成したものである。
第５図の回路構成のヘッドを具体的に製造する場合、半
導体装置の発熱体と接続される以外の端子に多層配線が
必要とされる。
導体装置の発熱体と接続される以外の端子に多層配線が
必要とされる。
しかし、本実施例ではこの多層配線構造は従来の分離型
ダイオード、アレイを用いる、ダイオード、マトリック
ス型構成のヘッドの多層配線と殆んど同じであり、ヘッ
ド製造時に従来の半導体装技術の採用が容易になる。
ダイオード、アレイを用いる、ダイオード、マトリック
ス型構成のヘッドの多層配線と殆んど同じであり、ヘッ
ド製造時に従来の半導体装技術の採用が容易になる。
本発明に於ては、前述しましたように半導体装置中の画
信号転送用シフト、レジスタの入力端子をヘッドとして
の画信号入力端子に全て共通接続することを特徴とする
。
信号転送用シフト、レジスタの入力端子をヘッドとして
の画信号入力端子に全て共通接続することを特徴とする
。
この結果、次の如き効果が生まれる。
（１）階調記録に適した画信号入力端子構成である。
第６図に階調記録を行なう場合のＥＮＢ信号と画信号転
送とのタイミング関係を示す。
送とのタイミング関係を示す。
第６図は１分割分の記録を３段階に分けて記録を行なう
場合の、（ａ）記録（ＥＮＢ信号）のタイミング、（ｂ
）画信号転送のタイミング、である。
場合の、（ａ）記録（ＥＮＢ信号）のタイミング、（ｂ
）画信号転送のタイミング、である。
図に示すように階調記録の場合画信号転送は記録の直前
に行なわねばならない。
に行なわねばならない。
例えば（ａ）のｔ２期間の記録のためには（ａ）のｔｌ
の記録時間内に画信号転送をする必要がある。
の記録時間内に画信号転送をする必要がある。
ｔはｔ−１１＋ｔ２＋ｔ３であり１分割分の記録時間内
の最も長く加熱される発熱体のパルス幅である。
の最も長く加熱される発熱体のパルス幅である。
この場合従来のサーマルヘッドの場合（第１図参照）１
１時間内に１ライン分の画信号を転送しなければならな
い。これに対して、本発明では１１時間内に１分割分の
画信号を転送すれば良い。
１時間内に１ライン分の画信号を転送しなければならな
い。これに対して、本発明では１１時間内に１分割分の
画信号を転送すれば良い。
これは、従来の方法では画信号が記録に関係のない半導
体装置内のシフト・レジスタを介して、順次転送される
のに対して、本発明の半導体装置およびヘッド回路構成
によれば、直接、記録に関係する半導体装置のシフト・
レジスタに画信号カ転送されることによる。
体装置内のシフト・レジスタを介して、順次転送される
のに対して、本発明の半導体装置およびヘッド回路構成
によれば、直接、記録に関係する半導体装置のシフト・
レジスタに画信号カ転送されることによる。
（２）熱履歴補償への適用
前述した熱履補償は、基本的には階調記録と同じ考え方
に基づき、実施されるものである。従って、本発明が有
用であることは容易に理解されよう。
に基づき、実施されるものである。従って、本発明が有
用であることは容易に理解されよう。
熱履歴補償は、一般にサーマルヘッド外にメモリーに蓄
積された両信号を用いて行なうのが通常の考え方と言え
る。
積された両信号を用いて行なうのが通常の考え方と言え
る。
但し、熱履歴補償が前１ラインの発熱体加熱経歴だけを
考慮すれば良いという特殊な場合、半導体装置の多少の
製造コスト・アップを了解した上で、半導体装置に２ラ
インのランチ回路および２ラインのラッチ回路内容の論
理演算をするゲート回路１誠する熱履歴補償方法がある
。
考慮すれば良いという特殊な場合、半導体装置の多少の
製造コスト・アップを了解した上で、半導体装置に２ラ
インのランチ回路および２ラインのラッチ回路内容の論
理演算をするゲート回路１誠する熱履歴補償方法がある
。
この方法は勿論、本発明にも適用可能であるが、一方、
本発明の構成は、前述した階調記録の方法によって、こ
の問題に対応してもかなり満足すべき結果を与える。
本発明の構成は、前述した階調記録の方法によって、こ
の問題に対応してもかなり満足すべき結果を与える。
例えば、８ドツト／ｕ、２０４８ドツトの８４判ファク
シミリ用ヘッドに於て、１ライン５ｍＢの記録速度での
記録をするため、発熱体を４分割して最長パルス幅１．
２ｍｓで記録するものとする。
シミリ用ヘッドに於て、１ライン５ｍＢの記録速度での
記録をするため、発熱体を４分割して最長パルス幅１．
２ｍｓで記録するものとする。
前回の発熱体の加熱のためにｏ、５ｍ５Ｏ熱履歴補償（
発熱体が連続して加熱される時２回目以降のパルス幅を
０ 、６ｍ Ｂへらす）ｔｌ−するために２階調記録の
方法を用いるとすると最高画信号転送速度ｆｆ−２０４
Ｂドツト÷ （４分割記録ｘｏ、ｃｓｍｓ ）Ｌ； １
．０２ＭＨ２ となる。
発熱体が連続して加熱される時２回目以降のパルス幅を
０ 、６ｍ Ｂへらす）ｔｌ−するために２階調記録の
方法を用いるとすると最高画信号転送速度ｆｆ−２０４
Ｂドツト÷ （４分割記録ｘｏ、ｃｓｍｓ ）Ｌ； １
．０２ＭＨ２ となる。
（以 下金 白）
従って、画信号転送速度が１．ｓＭＨｚあれば、この程
度の熱履歴補償は、第４図又は第６図のヘッド回路構成
により可能となる。
度の熱履歴補償は、第４図又は第６図のヘッド回路構成
により可能となる。
逆に、これ以上の記録速度での熱履歴補償が必要な場合
には、半導体装置内に２ライン以上のラッテ回路を構成
することが有用となる。
には、半導体装置内に２ライン以上のラッテ回路を構成
することが有用となる。
但し、前述したように、このラッチ回路を増加させるこ
とは、半導体装置のコスト上昇をもたらす。
とは、半導体装置のコスト上昇をもたらす。
従って、第７図に、２ラインのラッチ回路を内蔵さぜた
半導体装置と同等の機能をゲート回路機能で実現するだ
めの半導体装置の構成を示す。
半導体装置と同等の機能をゲート回路機能で実現するだ
めの半導体装置の構成を示す。
第７図は、簡単にするため、半導体装置の選択のだめの
ＥＮＢ系およびＰＩＸ−ＩＮ系の各１ビツトのシフト・
レジスタと各１ビツトのゲート回路を省略して、従来の
半導体装置、第１図との比較が明確になるように図示し
た。
ＥＮＢ系およびＰＩＸ−ＩＮ系の各１ビツトのシフト・
レジスタと各１ビツトのゲート回路を省略して、従来の
半導体装置、第１図との比較が明確になるように図示し
た。
即ち、第１図と第７図の差はゲート回路の差にある。
第７図に於て、４００は半導体装置であす、２３はゲー
ト回路、２４．２５はゲート回路の制御端子である。
ト回路、２４．２５はゲート回路の制御端子である。
第８図に於て、ゲート回路２３にはシフト・レジスタ１
の出力とラッチ回路２の出力が共に、各画信号毎に並列
に入力されている。
の出力とラッチ回路２の出力が共に、各画信号毎に並列
に入力されている。
熱履歴側（財）は、次の如き手順にて行なわれる。
今、発熱体のＮ回目（Ｎライン目）の加熱が終ったとし
、この段階で、ラッチ回路２ｖＣ（ｌ−ｊ：Ｎライン目
の画信号がありシフト・レジスタ回路１には（Ｎ＋１）
回目の画信号転送が完了しているとする。
、この段階で、ラッチ回路２ｖＣ（ｌ−ｊ：Ｎライン目
の画信号がありシフト・レジスタ回路１には（Ｎ＋１）
回目の画信号転送が完了しているとする。
第１図の如き従来の半導体装置に於て、このような操作
が可能であることは周知であり、従って第７図の構成に
於て、同様な操作が可能であることは容易に理解される
。
が可能であることは周知であり、従って第７図の構成に
於て、同様な操作が可能であることは容易に理解される
。
ゲート回路２３には前述したように各画信号毎にシフト
レジスタ回路（Ｎ＋１回目画信号）とラッテ回路画信号
（Ｎ回目画信号）が入力されているから、ゲート回路２
３の制御端子２４（ｉ−ＯＮにした時、各発゛熱体用画
信号毎に、Ｎ回目の画信号が黒であれば、Ｎ ＋１ライ
ン目画信号に関係なく、各ゲート出力が非動作、Ｎ回目
画信号が白であれば（Ｎ＋１）回目画信号に応じて、ゲ
ート出力が動作または非動作となり、次に制御端子２４
をＯＦＦ且つ、ラッチ端子ＩＱＶＣより、シフト・レジ
スタ回路内容（Ｎ＋１）回目画信号をラッチ回路２に移
し、制御端子２６をＯＮにすると、ラッチ回路内容（Ｎ
＋１）回目画信号がゲート出力となるようにする。
レジスタ回路（Ｎ＋１回目画信号）とラッテ回路画信号
（Ｎ回目画信号）が入力されているから、ゲート回路２
３の制御端子２４（ｉ−ＯＮにした時、各発゛熱体用画
信号毎に、Ｎ回目の画信号が黒であれば、Ｎ ＋１ライ
ン目画信号に関係なく、各ゲート出力が非動作、Ｎ回目
画信号が白であれば（Ｎ＋１）回目画信号に応じて、ゲ
ート出力が動作または非動作となり、次に制御端子２４
をＯＦＦ且つ、ラッチ端子ＩＱＶＣより、シフト・レジ
スタ回路内容（Ｎ＋１）回目画信号をラッチ回路２に移
し、制御端子２６をＯＮにすると、ラッチ回路内容（Ｎ
＋１）回目画信号がゲート出力となるようにする。
この操作（ラッチ回路（Ｎ＋１）回目画信号のラッチ回
路への移送）后、シフト・レジスタ回路１へ（Ｎ＋’２
）回目画信号の転送は、従来と同一方法で良く、且つ、
上記一連の操作により、１ラインの前歴効果を取り入れ
た各発熱体毎のリレキ補償（パルス幅調整）か行なわれ
る。
路への移送）后、シフト・レジスタ回路１へ（Ｎ＋’２
）回目画信号の転送は、従来と同一方法で良く、且つ、
上記一連の操作により、１ラインの前歴効果を取り入れ
た各発熱体毎のリレキ補償（パルス幅調整）か行なわれ
る。
尚、上記操作を具体的に実現するための回路には、種々
の構成があり、従って、この回路内容により、各端子構
成・機能、タイミング等は多少変更される。
の構成があり、従って、この回路内容により、各端子構
成・機能、タイミング等は多少変更される。
を第８図に示す。
第８図はヘッドとしての画信号入力端子を多分割した回
路構成を示す。画信号系以外の端子の接積は、第４図又
は第５図と同じなので省略した。
路構成を示す。画信号系以外の端子の接積は、第４図又
は第５図と同じなので省略した。
第８図に於て、ヘッドとしての画信号入力端子は、７Ｈ
−１，７Ｈ−２と２本準備されている。
−１，７Ｈ−２と２本準備されている。
従って、第８図のヘッドに於て、全発熱体を２分割Ｃて
記録する場合、１分割分記録時間中に、！う分割弁の画
信号を各々独立に、２系統の画信号入力端子より転送す
れば良い。即ち、第８図の回路接続方式は（第４図又は
第５図との比較に於て）、半導体装置２００ （３００
ｏｒ ４００ ）の画信号転送速度を２倍にした効果を
持つ。
記録する場合、１分割分記録時間中に、！う分割弁の画
信号を各々独立に、２系統の画信号入力端子より転送す
れば良い。即ち、第８図の回路接続方式は（第４図又は
第５図との比較に於て）、半導体装置２００ （３００
ｏｒ ４００ ）の画信号転送速度を２倍にした効果を
持つ。
勿論、第４図、第６図は従来の方式（第２図）に比較す
ると、分割記録数の倍数だけ画信号転送速度が速ぐなっ
ていることは、前述した通りである。尚、第７図に於て
、各面信号入力端子７ Ｈ−１゜２に並列接続されたど
の半導体装置２００に画信号を入力するかは、端子１６
Ｈと１ｓＨにより指定される。通常、端子１６Ｈは、第
６図に示すように、各半導体装置毎に順次、半導体装置
選択信号を転送するようにするが、必捗に応じて、両信
号入力端子７Ｈ−１，２に対応するように分割しても良
い。
ると、分割記録数の倍数だけ画信号転送速度が速ぐなっ
ていることは、前述した通りである。尚、第７図に於て
、各面信号入力端子７ Ｈ−１゜２に並列接続されたど
の半導体装置２００に画信号を入力するかは、端子１６
Ｈと１ｓＨにより指定される。通常、端子１６Ｈは、第
６図に示すように、各半導体装置毎に順次、半導体装置
選択信号を転送するようにするが、必捗に応じて、両信
号入力端子７Ｈ−１，２に対応するように分割しても良
い。
（３）ヘッド構成部品の共通化。
第４図、第６図に示したヘッドの回路構成或いは第７図
の半導体装置を用いたヘッドはヘッドに要求される種々
の要求（使用条件）の大部分に対応し得る。
の半導体装置を用いたヘッドはヘッドに要求される種々
の要求（使用条件）の大部分に対応し得る。
しかも、このヘッドを具体的に製造する場曾、半導体装
および多層配線用部品は、回路構成上同一であることか
ら、部品の共用化ができ、従ってヘッド製造コストの低
減に役立つ。
および多層配線用部品は、回路構成上同一であることか
ら、部品の共用化ができ、従ってヘッド製造コストの低
減に役立つ。
このように、本発明は、ヘッド・ノー力およびヘッド・
ユニーザの両者にとり共に有用なものであり、工業的な
価値が大きい。
ユニーザの両者にとり共に有用なものであり、工業的な
価値が大きい。
第１図は従来の感熱記録、サーマルヘッドノ発熱体駆動
用半導体装置の回路構成例図、第２図は第１図の半導体
装置を用いて構成したサーマルヘノドの回路構成別図、
第３図は本発明による半導体装置の回路構成別図、第４
図は第３図の半導体装置を用いたサーマルヘッドの回路
構成別図、第５図は本発明による他の半導体装置の回路
構成別図、第６図は本発明による他の実施例を説明する
だめの波形図、第７図、第８図は同地の実施例の回路構
成別図である。 ２ｏ○・・・・・・半導体装置、１・・・・・・シフト
レジスタ回路、２・・・・・・ラッチ回路、３・・・・
・・ゲート回路、４・・・・・・駆動トランジスタ、７
・・・・・・画信号入力端子。
用半導体装置の回路構成例図、第２図は第１図の半導体
装置を用いて構成したサーマルヘノドの回路構成別図、
第３図は本発明による半導体装置の回路構成別図、第４
図は第３図の半導体装置を用いたサーマルヘッドの回路
構成別図、第５図は本発明による他の半導体装置の回路
構成別図、第６図は本発明による他の実施例を説明する
だめの波形図、第７図、第８図は同地の実施例の回路構
成別図である。 ２ｏ○・・・・・・半導体装置、１・・・・・・シフト
レジスタ回路、２・・・・・・ラッチ回路、３・・・・
・・ゲート回路、４・・・・・・駆動トランジスタ、７
・・・・・・画信号入力端子。
Claims (1)
- シフト・レジスタ回路、ラッチ回路、ゲート回路および
トランジスタを備えた感熱記録用の複数個の発熱体を駆
動可能な装置であって同装置を用いて構成したシフト・
レジスタ方式のサーマルヘッドのヘッドとしての画信号
入力端子に対して同装置の中のシフト・レジスタの画信
号入力端子を並列接続することができるように構成した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126105A JPS5828390A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126105A JPS5828390A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5828390A true JPS5828390A (ja) | 1983-02-19 |
| JPH0460836B2 JPH0460836B2 (ja) | 1992-09-29 |
Family
ID=14926736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56126105A Granted JPS5828390A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828390A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660269A (en) * | 1979-10-24 | 1981-05-25 | Rohm Co Ltd | Thermal printer head |
-
1981
- 1981-08-12 JP JP56126105A patent/JPS5828390A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660269A (en) * | 1979-10-24 | 1981-05-25 | Rohm Co Ltd | Thermal printer head |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0460836B2 (ja) | 1992-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3081986B2 (ja) | 小型プリンタ | |
| US4454516A (en) | Heat-sensitive recording device | |
| EP0113250B1 (en) | A thermal head | |
| JPS5828390A (ja) | 半導体装置 | |
| JP3154789B2 (ja) | サーマルヘッド駆動回路及びサーマルヘッド | |
| US4591877A (en) | Thermal recording head device | |
| JPS5855250A (ja) | 多階調記録装置 | |
| US4673952A (en) | Driving device for a thermal element | |
| JPS58161465A (ja) | 記録制御方式 | |
| JP3148359B2 (ja) | ドットデータ用駆動回路 | |
| JPS62297154A (ja) | 長尺電子装置の駆動回路 | |
| JPH0434864B2 (ja) | ||
| JPS6255346B2 (ja) | ||
| JP2508810B2 (ja) | サ―マルヘッド | |
| JPS6024967A (ja) | ドライバ搭載形サ−マルヘツドの駆動回路 | |
| JP3080792B2 (ja) | Ｌｅｄ駆動回路及びｌｅｄプリントヘッド | |
| JP2570723B2 (ja) | サーマルヘッドの制御回路 | |
| JPS6225314B2 (ja) | ||
| JPS6231893A (ja) | 発光素子及び光量制御素子の駆動回路 | |
| JPS58222863A (ja) | 交互リ−ド形感熱記録ヘツドの駆動回路 | |
| JPH044156B2 (ja) | ||
| JPH04316864A (ja) | 電子写真プリンタ | |
| JPH0378825B2 (ja) | ||
| JPH07125286A (ja) | サーマルヘッド | |
| JPS5898268A (ja) | サ−マルヘツドの制御回路 |