JPS5828592B2 - 三層薄膜ｅｌ素子の駆動回路 - Google Patents
三層薄膜ｅｌ素子の駆動回路Info
- Publication number
- JPS5828592B2 JPS5828592B2 JP51160593A JP16059376A JPS5828592B2 JP S5828592 B2 JPS5828592 B2 JP S5828592B2 JP 51160593 A JP51160593 A JP 51160593A JP 16059376 A JP16059376 A JP 16059376A JP S5828592 B2 JPS5828592 B2 JP S5828592B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thin film
- segments
- layer thin
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
本発明は三層薄膜ＥＬ素子をＬＣ直列共振駆動により複
数個のセグメントを点灯させる場合の駆動回路の改良に
係る。
数個のセグメントを点灯させる場合の駆動回路の改良に
係る。
特に本発明は点灯するセグメント数に関係なくＬＣ共振
周波数を一定に保つことができる回路に関する。
周波数を一定に保つことができる回路に関する。
三層薄膜ＥＬ素子はガラス等の透明基板に透明電極Ｙ２
Ｏ３、Ｓ ｉ ３Ｎ４のような絶縁薄膜、Ｍｎを０．５
％程度ドープしたＺｎＳのＥＬ薄膜、前記と同様にＹ２
Ｏ３、Ｓ ｉ ３Ｎ４のような絶縁薄膜、そしてＡＩ等
の背面電極をこの順序で積層して構成される。
Ｏ３、Ｓ ｉ ３Ｎ４のような絶縁薄膜、Ｍｎを０．５
％程度ドープしたＺｎＳのＥＬ薄膜、前記と同様にＹ２
Ｏ３、Ｓ ｉ ３Ｎ４のような絶縁薄膜、そしてＡＩ等
の背面電極をこの順序で積層して構成される。
上記２つの絶縁薄膜は約０．２μ７７１．ＥＬ薄膜は０
．５μ扉であり、蒸着法、スパッタリング法等で作られ
る。
．５μ扉であり、蒸着法、スパッタリング法等で作られ
る。
三層薄膜ＥＬ素子はこのように透明電極と背面電極の間
に極めて薄く且つ高誘電率の絶縁層で挾まれたＥＬ薄膜
を介在させるものであるから、等価的にかなり大きな容
量成分を持つ素子と考えられる。
に極めて薄く且つ高誘電率の絶縁層で挾まれたＥＬ薄膜
を介在させるものであるから、等価的にかなり大きな容
量成分を持つ素子と考えられる。
この容量成分を積極的に利用し、三層薄膜ＥＬ素子の外
部回路にインダクタンス成分（コイル）を直列に接続し
、この容量成分とインダクタンス成分とによるＬＣ直列
共振回路によって電源電圧を三層薄膜ＥＬ素子の発光電
圧より低減して駆動することができる。
部回路にインダクタンス成分（コイル）を直列に接続し
、この容量成分とインダクタンス成分とによるＬＣ直列
共振回路によって電源電圧を三層薄膜ＥＬ素子の発光電
圧より低減して駆動することができる。
第１図に三層薄膜ＥＬ素子の容量Ｃｅを用いたＬＣ直列
共振回路図を示し、これの動作の説明を行う。
共振回路図を示し、これの動作の説明を行う。
一般に直列共振回路における共振周波数１は次式で与え
られる。
られる。
ここでＬはコイルのインダクタンス、ｃｏは全容量であ
る。
る。
またこの回路の尖鋭度Ｑ値は次式で表わされる。
ここで、Ｒは共振回路の抵抗分である。
直列共振回路に共振周波数に等しい周波数をもち互いに
１８００位相のずれた励振パルスをトランジスターＱ□
、Ｑ２の入力端子Ａ及びＢに加え直列共振回路に起電力
±Ｅを加えたときのコンデンサーの端子電圧Ｅｃは次式
のようになる。
１８００位相のずれた励振パルスをトランジスターＱ□
、Ｑ２の入力端子Ａ及びＢに加え直列共振回路に起電力
±Ｅを加えたときのコンデンサーの端子電圧Ｅｃは次式
のようになる。
従って共振時は式（２）を式（３）に代入して、次のよ
うになる。
うになる。
ｃ
は
すなわちＩＥｃｌは加えた電圧ＥのＱ倍となる。
従って、電源電圧は表示に必要な電圧の１／Ｑ倍でよい
ことになる。
ことになる。
なお第１図において、１は容量Ｃｅを持つ薄膜ＥＬ素子
、２はコイル、５及び６は保護ダイオードである。
、２はコイル、５及び６は保護ダイオードである。
また、第２図に第１図の各点での電圧波形及びＥＬ素子
の発光波形タイムチャートを示す。
の発光波形タイムチャートを示す。
第２図ａ、ｂはそれぞれトランジスタＱｌ 。Ｑ２の
入力端子Ａ及びＢへの入力波形、同ＣはＥＬ素子の電極
Ｃの電圧波形、ｄはＥＬ素子の発光波形を示す。
入力端子Ａ及びＢへの入力波形、同ＣはＥＬ素子の電極
Ｃの電圧波形、ｄはＥＬ素子の発光波形を示す。
ところで、ひとつのコイルを用いてＥＬ上セグメント選
択的に接続させる場合、例えば７セグメント（日の字型
）で表示する場合、表示する数字によって接続するセグ
メント数は当然具なってくる。
択的に接続させる場合、例えば７セグメント（日の字型
）で表示する場合、表示する数字によって接続するセグ
メント数は当然具なってくる。
この為ＬＣ共振周波数は（１）式より明らかな如く変化
し、ある一定の周波数で外部から励振すると接続するセ
グメント数により、共振条件からはずれ、表示に必要な
電圧値がとれなくなり不都合を生じる。
し、ある一定の周波数で外部から励振すると接続するセ
グメント数により、共振条件からはずれ、表示に必要な
電圧値がとれなくなり不都合を生じる。
上記欠点を除（回路を本件発明者等は２つ特許出願して
いる。
いる。
１つは特願昭５１−１０８０３２号「三層薄膜ＥＬ素子
の駆動方法」であり第３図に示し、他は特願昭５１−１
１２２５６号「薄膜ＥＬ素子の駆動装置」であり第４図
に示す。
の駆動方法」であり第３図に示し、他は特願昭５１−１
１２２５６号「薄膜ＥＬ素子の駆動装置」であり第４図
に示す。
第３図の場合は、ＥＬの１セグメント当りの容量Ｃｅと
比べて、十分大きい容量をもつコンデンサー７をＥＬ上
セグメント−１，・・・・・・、８−ｎに並列に接続し
、トランジスター１０−１．・・・・・・。
比べて、十分大きい容量をもつコンデンサー７をＥＬ上
セグメント−１，・・・・・・、８−ｎに並列に接続し
、トランジスター１０−１．・・・・・・。
１０−ｎ及びダイオード１１−１．・・・・・・、１１
ｎによってＥＬ素子を選択的に接続し、接続数が異なる
場合にも容量の変化量の割合を少なくし、共振周波数を
ほぼ一定に保ちえる駆動回路である。
ｎによってＥＬ素子を選択的に接続し、接続数が異なる
場合にも容量の変化量の割合を少なくし、共振周波数を
ほぼ一定に保ちえる駆動回路である。
また第４図においては、ＥＬ素子の容量Ｃｅとほぼ等し
い容量をもつコンデンサー１８−１ 、・・・”・、１
８ｎをＥＬ素子１６−１、−・・、 １６−ｎと相対し
て並列に接続し、トランジスター２１−１、・・・・・
・、 ２１−ｎあるいは２２−１ 、・・・・・・。
い容量をもつコンデンサー１８−１ 、・・・”・、１
８ｎをＥＬ素子１６−１、−・・、 １６−ｎと相対し
て並列に接続し、トランジスター２１−１、・・・・・
・、 ２１−ｎあるいは２２−１ 、・・・・・・。
２２−ｎによって、ＥＬ素子の側のトランジスターをオ
ンにする場合はコンデンサーの側のトランジスターをオ
フにし、ＥＬ素子の側のトランジスタをオフにする場合
はコンデンサーの側のトランジスターをオンすることに
よって共振回路の合計容量を一定に保ち、共振周波数を
一定に保つ方法である。
ンにする場合はコンデンサーの側のトランジスターをオ
フにし、ＥＬ素子の側のトランジスタをオフにする場合
はコンデンサーの側のトランジスターをオンすることに
よって共振回路の合計容量を一定に保ち、共振周波数を
一定に保つ方法である。
なお第３図、第４図において、１４，２８は励振パルス
駆動回路、２，１５はコイル １１−１゜・・・・・・
、１１−ｎ、２４−１．・・・・・・、２４−ｎ、２２
５−１ 、・・・・・・、２５−ｎは一方向接続の為の
ダイオードである。
駆動回路、２，１５はコイル １１−１゜・・・・・・
、１１−ｎ、２４−１．・・・・・・、２４−ｎ、２２
５−１ 、・・・・・・、２５−ｎは一方向接続の為の
ダイオードである。
これら二つの駆動回路は前述の如く、共振周波数を一定
にする為の補償コンデンサーを付加するものであり、共
振周波数を一定にし、共振時にＥＬ素子に加わる電圧を
一定にする目的は達せられるが容量負荷を大きくする為
、励振パルス駆動部の負担を大きくしたりあるいは（２
）式で示されるＱ値を低下させる欠点をもっていた。
にする為の補償コンデンサーを付加するものであり、共
振周波数を一定にし、共振時にＥＬ素子に加わる電圧を
一定にする目的は達せられるが容量負荷を大きくする為
、励振パルス駆動部の負担を大きくしたりあるいは（２
）式で示されるＱ値を低下させる欠点をもっていた。
本発明は以上のような各問題を解決するものであり、本
発明は複数個のセグメントを１単位として、セグメント
の全数がＮ、 １組のセグメント数がｎとするとき、
Ｎの周期で順次選択セグメントを駆動するものである。
発明は複数個のセグメントを１単位として、セグメント
の全数がＮ、 １組のセグメント数がｎとするとき、
Ｎの周期で順次選択セグメントを駆動するものである。
第５図は本発明の７セグメントを駆動する駆動回路をブ
ロック図で示し、テンキーボード２９、エンコーダ３０
、ランチ回路３１．ＢｃＤｔ７セグメントデコーダ３２
、励振パルス発生器３３、ｎ段の分周回路３４．４相ゲ
ートパルス３５、モノステーブル３６、フリップフロッ
プ３７、ゲート３８、ゲート３９、スイッチＳ１〜Ｓ８
の回路４０、共振駆動回路４１、よりなる。
ロック図で示し、テンキーボード２９、エンコーダ３０
、ランチ回路３１．ＢｃＤｔ７セグメントデコーダ３２
、励振パルス発生器３３、ｎ段の分周回路３４．４相ゲ
ートパルス３５、モノステーブル３６、フリップフロッ
プ３７、ゲート３８、ゲート３９、スイッチＳ１〜Ｓ８
の回路４０、共振駆動回路４１、よりなる。
第６図は第５図の部分４２の詳細な回路図である。
ラッチ回路３１はテンキーボード２９の数字信号を２進
コードを保持する回路で、ＢＣＤｔｃ ７セグメント
デコーダー３２、及びゲート回路により信号出力ａ −
ｈを得る。
コードを保持する回路で、ＢＣＤｔｃ ７セグメント
デコーダー３２、及びゲート回路により信号出力ａ −
ｈを得る。
第７図は第５図の部分４３の詳細な回路図である。
分周回路３４により、励振パルス発生器３３からの周波
数２１のパルス信号を土に分周してｎ ４ｂｉｔパラレル出力シフトレジスター３５に入力し、
４相ゲートパルス■〜■を作る。
数２１のパルス信号を土に分周してｎ ４ｂｉｔパラレル出力シフトレジスター３５に入力し、
４相ゲートパルス■〜■を作る。
リセットスイッチＲ８はシフトレジスター３５の出力を
初Ｘｌｌ］状態に戻す役目をする。
初Ｘｌｌ］状態に戻す役目をする。
第８図は第５図の部分４４の詳細な回路図である。
励振パルス３３はパルス幅可変回路３６とフリップフロ
ップ回路３１に入力される。
ップ回路３１に入力される。
上記回路３６と３７のＱ、Ｑ出力はゲート回路３８に入
力されて、互いに位相が１８００ずれた信号Ｓｉｇ、
１及びＳｉｇ、２となる。
力されて、互いに位相が１８００ずれた信号Ｓｉｇ、
１及びＳｉｇ、２となる。
第９図は第５図のゲート回路４５の詳細を示す。
この回路は第６図に示す部分からのデコーダ出力信号ａ
−ｈと第７図に示す部分からの４相ゲ一ト信号■〜■の
タイミングをとる状態を示し、各セグメントに接続され
たスイッチのオン−オフ動作を行なわせる信号を出力す
る。
−ｈと第７図に示す部分からの４相ゲ一ト信号■〜■の
タイミングをとる状態を示し、各セグメントに接続され
たスイッチのオン−オフ動作を行なわせる信号を出力す
る。
８１〜Ｓ８は各スイッチへの接続を示す。
第１０図は第５図の部分４６のやや模式的な回路図を示
し、三層薄膜ＥＬの各セグメントをコンデンサー４３〜
４９とみなして、コンデンサーの※※記号で表わし、そ
れらコンデンサーとスイッチの接続関係図である。
し、三層薄膜ＥＬの各セグメントをコンデンサー４３〜
４９とみなして、コンデンサーの※※記号で表わし、そ
れらコンデンサーとスイッチの接続関係図である。
第１１図はその詳細な回路図を示す。
４２はコイル ４３〜４９は該薄膜ＥＬ素子の各セグメ
ントａ〜ｇの電気容量を、５０は外部に接続した該薄膜
ＥＬの１セグメントの電気容量Ｃｅにほぼ等しいコンデ
ンサーである。
ントａ〜ｇの電気容量を、５０は外部に接続した該薄膜
ＥＬの１セグメントの電気容量Ｃｅにほぼ等しいコンデ
ンサーである。
（表示セグメント数が偶数の場合は不要である）。
５１〜５８は切換スイッチ８１〜Ｓ８を示す。
５９〜６２は共振駆動回路のスイッチング用トランジス
ター、６３，６４は逆流防止用ダイオード、６５〜７２
は一方向印加用ダイオードである。
ター、６３，６４は逆流防止用ダイオード、６５〜７２
は一方向印加用ダイオードである。
本発明の２セグメントを１組の負荷として点灯させる場
合の１桁（Ｄｅｃｉｍａｌ ｐｏｉｎｔを除く）で００
〜９の数字におけるＲ周期の４相ゲ一トパルス信号とス
イッチ信号８１〜Ｓ８のタイミングの関係を第１表に示
す。
合の１桁（Ｄｅｃｉｍａｌ ｐｏｉｎｔを除く）で００
〜９の数字におけるＲ周期の４相ゲ一トパルス信号とス
イッチ信号８１〜Ｓ８のタイミングの関係を第１表に示
す。
ｈはコンデンサーで点灯に関係なく、したがって数字■
６“を除いて常に４タイミングでＯＮ状態にある。
６“を除いて常に４タイミングでＯＮ状態にある。
第１２図ａに表示論理駆動回路のタイムチャートを示す
。
。
例として′Ｘ３“の数字表示例を示す。Ａは２ｆの周波
数の励振パルス信号、Ｂ、Ｃは第８図の回路３７のＱ、
Ｑ信号、Ｄ、Ｅは第８図のＳｉｇ、 １．５１ｇ２であ
る。
数の励振パルス信号、Ｂ、Ｃは第８図の回路３７のＱ、
Ｑ信号、Ｄ、Ｅは第８図のＳｉｇ、 １．５１ｇ２であ
る。
Ｆは回路３４の分周出力でここでは周波数Ｌ Ｇ−Ｊは
第１図の回路４ゝ ３５の並列出力信号、Ｋ−Ｒは数字ＸＸ３“の場合の第
６図のデコーダー３２及びゲート出力ａ −ｈ信号を示
す。
第１図の回路４ゝ ３５の並列出力信号、Ｋ−Ｒは数字ＸＸ３“の場合の第
６図のデコーダー３２及びゲート出力ａ −ｈ信号を示
す。
Ｓ−ｚは第９図の各ゲートのタイミング出力信号で夫々
８１〜Ｓ８に対応する。
８１〜Ｓ８に対応する。
第１２図すのａ−ｈは第１０図の各セグメン）ａ−ｈに
加わる印加電圧波形、周波数はｆである。
加わる印加電圧波形、周波数はｆである。
数字ゝゝ３“の場合で、第１タイミングでセグメントａ
。
。
ｄが点灯、次の第２タイミングでセグメント数。
Ｃが点灯、第３タイミングではどのセグメントも点灯し
ない。
ない。
第４タイミングでセグメントｇが点灯。
なお薄膜ＥＬの発光周期は２ｆである。以下順次繰返し
点灯を行なう。
点灯を行なう。
他の数字に対しても同様の過程で点灯させることができ
る。
る。
第１表及び第１２図に示したように外部から挿入したコ
ンデンサー５０の０Ｎ−ＯＦＦ接続により、直列ＬＣ共
振回路の負荷容量は表示する数字の如何にかかわらずほ
ぼ一定に保たれることになる。
ンデンサー５０の０Ｎ−ＯＦＦ接続により、直列ＬＣ共
振回路の負荷容量は表示する数字の如何にかかわらずほ
ぼ一定に保たれることになる。
三層薄膜ＥＬ素子の発光時の損失はＬに比して十分小さ
いので、したがって共振条件はほぼ満足され、一定の共
振周波数で、はぼ均一な明るさで表示点灯することがで
きる。
いので、したがって共振条件はほぼ満足され、一定の共
振周波数で、はぼ均一な明るさで表示点灯することがで
きる。
また本発明では複数個のセグメントを単位として駆動す
るから、駆動周期は１セグメント毎に順次、駆動するも
のに比べて大きくなり、従って点灯時間が長くなり平均
輝度が向上する。
るから、駆動周期は１セグメント毎に順次、駆動するも
のに比べて大きくなり、従って点灯時間が長くなり平均
輝度が向上する。
または同一平均輝度である場合には薄膜ＥＬ素子の印加
電圧を低くすることができる。
電圧を低くすることができる。
本発明では共振回路は常に２セグメント数の電気容量の
みに接続されることになるので、共振回路の容量負荷も
太き（ならず、したがって回路のＱ値をさほど損うこと
なく駆動できるので電源電圧を大きくする必要がなくな
る。
みに接続されることになるので、共振回路の容量負荷も
太き（ならず、したがって回路のＱ値をさほど損うこと
なく駆動できるので電源電圧を大きくする必要がなくな
る。
更に本発明はダミーコンデンサを負荷としないから無駄
な電力消費が少なち・。
な電力消費が少なち・。
なお本発明は７セグメント日の字型に限らす、セグメン
ト数、表示パターンの異なる場合においても適用できる
ことは言うまでもない。
ト数、表示パターンの異なる場合においても適用できる
ことは言うまでもない。
第１図は三層薄膜ＥＬ素子のＬＣ共振回路の一例、第２
図は第１図の共振回路の各点での電圧波形、及びＥＬ素
子の発光波形のタイムチャート、第３図は先願発明の共
振周波数補償回路例、第４図は他の先願発明の共振周波
数補償回路の一例、第５図は本発明の一実施例の駆動回
路のブロックダイヤグラム、第６図、第７図、第８図、
第９図、第１０図、第１１図は第５図の各部分の詳細な
回路図、第１２図ａ、ｂは第５図の電圧波形のタイムチ
ャートである。 ３２はＢＣＤｔｏ ７ セグメントデコータ、３４は分
周回路、３５は４相ゲートパルス、３９はケート回路、
４２はコイル、４３〜４９は薄膜ＥＬ素子の１セグメン
ト、５０はコンデンサ、５１〜５８はスイッチ。
図は第１図の共振回路の各点での電圧波形、及びＥＬ素
子の発光波形のタイムチャート、第３図は先願発明の共
振周波数補償回路例、第４図は他の先願発明の共振周波
数補償回路の一例、第５図は本発明の一実施例の駆動回
路のブロックダイヤグラム、第６図、第７図、第８図、
第９図、第１０図、第１１図は第５図の各部分の詳細な
回路図、第１２図ａ、ｂは第５図の電圧波形のタイムチ
ャートである。 ３２はＢＣＤｔｏ ７ セグメントデコータ、３４は分
周回路、３５は４相ゲートパルス、３９はケート回路、
４２はコイル、４３〜４９は薄膜ＥＬ素子の１セグメン
ト、５０はコンデンサ、５１〜５８はスイッチ。
Claims (1)
- １ 三層薄膜ＥＬ素子に直列にインダクタンス成分を接
続し、ＬＣ直列共振回路により三層薄膜ＥＬ素子を駆動
する回路において、文字表示するセグメントの中、複数
個のセグメントを１単位として、該各１単位を順次駆動
し、上記ＬＣ直列共振回路の共振周波数を一定に保持す
ることを特徴とする三層薄膜ＥＬ素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51160593A JPS5828592B2 (ja) | 1976-12-28 | 1976-12-28 | 三層薄膜ｅｌ素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51160593A JPS5828592B2 (ja) | 1976-12-28 | 1976-12-28 | 三層薄膜ｅｌ素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5383589A JPS5383589A (en) | 1978-07-24 |
| JPS5828592B2 true JPS5828592B2 (ja) | 1983-06-16 |
Family
ID=15718296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51160593A Expired JPS5828592B2 (ja) | 1976-12-28 | 1976-12-28 | 三層薄膜ｅｌ素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828592B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202888A (ja) * | 1987-02-13 | 1988-08-22 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電界発光パネル用の電源回路 |
| FR2858110B1 (fr) * | 2003-07-23 | 2006-01-27 | Saint Gobain | Dispositif d'alimentation electrique destine a alimenter au moins deux electrodes |
-
1976
- 1976-12-28 JP JP51160593A patent/JPS5828592B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5383589A (en) | 1978-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951041A (en) | Driving method for thin film el display device and driving circuit thereof | |
| US4595920A (en) | Low-loss sinusoidal drive system and technique | |
| US6963327B2 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
| JPH0833323A (ja) | 容量性負荷駆動用ｄｃ−ｄｃブーストコンバータ | |
| RU95117085A (ru) | Схема для использования с дисплеем | |
| US4121203A (en) | Method of multiplexing liquid crystal displays | |
| JPH02135419A (ja) | 液晶表示装置の駆動法 | |
| US3882356A (en) | Level shifter transistor for a fluorescent lamp ballast system | |
| CN114822356A (zh) | 移位寄存器、栅极驱动电路及显示装置 | |
| TWI854572B (zh) | 發光驅動電路 | |
| JPS5828591B2 (ja) | 薄膜ｅｌ素子の駆動回路 | |
| CN116052588B (zh) | 一种oled显示器的多级频率调节方法及装置 | |
| JPH01307797A (ja) | 薄膜エレクトロルミネッセンス表示装置の駆動方法 | |
| JPH03157690A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| KR101075086B1 (ko) | 쉬프트레지스터 및 이를 이용하는 평판표시장치 | |
| US20030063061A1 (en) | High contrast LCD microdisplay utilizing row select boostrap circuitry | |
| JPS5831554B2 (ja) | エキシヨウヒヨウジソウチ | |
| JPS5841519B2 (ja) | 発光ダイオ−ド駆動回路 | |
| JPS6114527B2 (ja) | ||
| JPS6042945B2 (ja) | 液晶表示装置 | |
| JPS6131877B2 (ja) | ||
| JPH01121897A (ja) | Ｅｌ表示装置の駆動回路 | |
| JPS62187887A (ja) | Ｅｌ駆動回路 | |
| JPH0777946A (ja) | 液晶表示装置 | |
| US4227192A (en) | Drive system for liquid crystal display device |