JPS5828736B2 - 平坦な薄膜の形成方法 - Google Patents

平坦な薄膜の形成方法

Info

Publication number
JPS5828736B2
JPS5828736B2 JP52031202A JP3120277A JPS5828736B2 JP S5828736 B2 JPS5828736 B2 JP S5828736B2 JP 52031202 A JP52031202 A JP 52031202A JP 3120277 A JP3120277 A JP 3120277A JP S5828736 B2 JPS5828736 B2 JP S5828736B2
Authority
JP
Japan
Prior art keywords
layer
thin film
metal
removable material
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52031202A
Other languages
English (en)
Other versions
JPS52132688A (en
Inventor
ジヤノス・ハーベス
ジヨセフ・スキンナー・ローガン
ジヨン・エス・レチヤトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS52132688A publication Critical patent/JPS52132688A/ja
Publication of JPS5828736B2 publication Critical patent/JPS5828736B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は基板上に平坦な薄い膜を被着する技術に関し、
より具体的にはその近くの絶縁物ト同一平面である導体
パターンを形成する方法に関する。
多レベルの導体パターンに適用するとこの方法は多レベ
ル構造の上部レベルの表面を平坦にすることができる。
基板上の金属線条又は薄い膜の上に平坦なガラスを被着
してガラス層に段差とか起伏を生じることなく適切に線
条を絶縁する技術が既に提案されている。
絶縁層を完全に平坦化するこのような技術は多レベルの
絶縁材料によって分離された多層の導体を有する構造に
おいては特に望ましいものである。
一般には絶縁層及び導体パターンを積み重ねることによ
って起伏が大きくなり取扱いを困難にする。
上記の既に提案されている技術は再スパツタ法を用いる
ものであるが多レベルの導体パターンについては満足で
きる平坦化はなしえない。
第1に基本的な平坦化法で遠戚することのできる平坦さ
の程度は金属線条の幅に依存する。
約8ミクロン乃至38ミクロンという一般的な幅の金属
線条の上に被着した絶縁層を完全に平坦化するには24
時間はどの時間を要する。
この時間は余りにも長すぎる。
更に基板上の夫にの線条の幅は多様であるので完全な平
坦化を非実用的なものにする時間要素が存在する。
この基本的な平坦化法で多レベルの導体パターンを形成
する場合のもう1つ重要な問題は各導体レベルを覆う絶
縁層を通る貫通接続を形成する必要性である。
現在では概して絶縁層に貫通孔を食刻しその上に次の導
体パターンな被着して下のレベルの導体パターンとの接
続がなされている。
しかし絶縁層の食刻はどのようにプロセスを制御しても
導体レベル間に短絡やピンホールを生じがちである。
これを防止するためには絶縁層を厚くする必要がある。
また、レベル毎に異なった型の誘電材料を使用しない限
り誘電体の食刻工程によって金属線条の密度が相当制限
される。
通常の場合、2つの隣り合う並列な線に対して隣り合っ
て2つの貫通孔を配置することが可能である必要がある
。
露光及びマスキング技術の観点からは誘電体層の表面に
おける貫通孔の直径は少なくとも6ミクロンなければな
らない。
導体レベル間の接続を行なう一般的なパッドは貫通孔と
少なくとも3.7ミクロン重ならねばならず、さもなけ
れば貫通孔の囲りに鋭い上向きの唇部が生じマスクの寿
命を短くする。
また、パッドの上に金属層又はガラス層を被着すること
も困難である。
このためにはパッドの直径は14ミクロンであることを
要する。
隣り合うパッド間の間隔は少なくとも5ミクロン必要で
あるから2つの並列な線条の間の中心対中心の間隔は最
低19ミクロン必要になる。
貫通孔の上にパッドを必要としない理想的な構造では線
条間の中心対中心の間隔は約12ミクロンにすることが
できる。
現在の製造技術におけるも51つの問題は導体レベル間
を直接的に接続する貫通接続を形成することができない
ことである。
実際のところ、貫通接続の製造が試みられることもまれ
であった。
困難性は一致する貫通孔に被着される金属が極端に平坦
性を害することにある。
この結果、非常に薄い金属線の側壁、金属スパイクの形
成及びフォトレジスト被覆の問題を生じる。
金属層の側壁が薄いことはこの領域が大電流密度になる
ので大きな電気的な問題をひき起こす。
従って、本発明の目的は基板上に実質的に平坦な多レベ
ルの薄膜パターンを形成する実際的な技術を提供するこ
とにある。
本発明の一面によれば、多レベルの配線構造における内
部的な短絡及びピンホールの数を低減させることができ
る。
本発明のもう1つの面によれは多レベル配線構造におけ
る貫通孔に被着される金属の非平坦性によって生じる問
題を低減させることができる。
更に本発明の一面によれば多レベル配線構造における下
部の導体パターンとは関係なく絶縁層の厚みを決めるこ
とができる。
本発明のこれらの目的は、基板上に第1の薄い膜を形成
することを含む方法によって達成される。
この薄膜は1組の異なった幾何学的設計の接続され又は
接続されていないパターンと除去可能の即ち消耗性の材
料層とを含んでいる。
後者は前者及び後に被着する第2の薄い膜に作用しない
食刻剤によって除去可能に選ばれる。
次いで第2の薄膜を再スパツタを生じるに充分高いバイ
アスを用いてRFスパッタリングにより被着する。
これによって基板表面及び上記除去可能材料層の表面が
第2薄膜で覆われるが除去可能材料層の側面は露出した
まま残される。
次いで除去可能材料層を食刻してその上の第2薄膜とと
もに除去する。
後には実質的に同一平面をなす第1薄膜パターン及び第
2薄膜パターンが残る。
最初のパターンは米国特許第3873361号明細書に
記載されるようなリフト・オフ法によって形成するのが
よい。
一実施例においては第1薄膜はアルミニウム、銅含有ア
ルミニウム、シリコンを添加した銅含有アルミニウムな
どであってよい。
除去可能材料は銅、クロム、又はクロム−銅クロムの合
成物であるのがよい。
第2の薄膜は絶縁層であり二酸化シリコンが望ましい。
第ルベルの導体パターンと後に被着される第2レベルの
導体パターンとの間の貫通接続部材はほぼ同様の方法で
形成することができる。
この接続部材は第1導体パターンの選ばれた領域上にア
ルミニウムなどの金属及びクロム−銅−クロムであるの
がよい第2材料を除去可能層(キャップ)として被着す
ることによって形成される。
次いで第1絶縁層及び除去可能層の上に第2絶縁層を再
スパツタを生じるに充分高いバイアスでRFスパッタリ
ングにより被着する。
最初の工程の場合と同様に露呈された基板表面及び除去
可能層の表面は覆われるが除去可能層の側面は露出した
まま残される。
次いで除去可能層を食刻してその上の絶縁材料とともに
除去する。
こうして第1導体パターンに接続された接続部材及び第
1導体パターンを覆う第2絶縁層が残る。
この接続部材と第2絶縁層とは実質的に同一平面である
。
これと同じ基本的な方法が第2レベル以上の導体パター
ンについて繰返される。
本発明は主として半導体基板上に導体パターンを形成す
ることを指向しているが池の型の薄膜にも適用可能であ
る。
特に本発明は同じ平面に位置する相補的な薄膜パターン
、例えば異なった金属又は誘電体の薄膜を用いる分野に
有用である。
次に図面を参照して本発明の詳細な説明する。
第1A図乃至1層図は導体パターン及びこれと同じパタ
ーンの消耗性材料の層の合成物の形成過程を示す。
この実施例で使用されるリフトオフ法は既に提案されて
いるものであり、基板2上に第1の有機重合体マスク層
4を被着することから始する。
マスク層は付着性及び熱安定性を向」ニさせるために焼
かれる。
5I−CH3結合に関して5I−0結合が優勢なポリジ
メチルシロキサン樹脂層6を重合体層4の上にスピン法
により被覆する。
フォトレジスト層又は電子ビーム・レジスト層であって
よい図示しない第2マスク層を樹脂層6の上に形成する
。
標準的な光線露光又は電子ビーム露光技術によって第2
のマスク層をパターン化し樹脂層を所望のパターン状に
露出させる。
パターン化されたマろり層をマスクとして使用して弗素
ガス雰囲気を用い樹脂層に反応性スパッタ食刻を施ス。
次いで同じ反応性スパッタ室内において弗素ガス雰囲気
の代りに酸素ガス雰囲気を用いて第2の反応性スパッタ
食刻工程を実施することによって第1マスク層に開口1
を形成する。
標準的なリフト・オフ法においては、次に樹脂の上及び
第1マスク層の開口1に薄い金属膜を全面被着し、第1
マスク層を除去して樹脂の上の金属膜の部分をリフト・
オフする。
マスク層4の過剰食刻によって上層のポリジメチルシロ
キサン・レジスト層6の開口部分に張り出しを生じ、最
後に被着される薄い膜の不要部分をリフト・オフ(浮か
せて取りさること)するのが容易になる。
この実施例においては基板2は代表的には二酸化シリコ
ン、窒化シリコン、又は二酸化シリコン及び窒化シリコ
ンの合成物のような絶縁物である。
通常の方法においては基板は図示しない半導体基板上に
被着される。
図示していないが、下部の半導体層の領域と絶縁基板2
0表面上の導体パターントを接続するための開口が形成
されている。
簡単のために第1A図乃至1に図には半導体基板長ヒ絶
縁層2の接点開口を示していない。
第1B図において、第1A図のリフト・オフ合成構造を
使用して機能的な金属膜「及び除去可能の金属膜即ちキ
ャップ14′を構造体の上に全面被着する。
開口1内に被着される膜の部分は参照番号8及び14で
示す。
この明細書に於ては、便宜的に第1の薄膜を構成する下
部の膜8を機能的金属と呼び、第1の除去可能材料層を
構成する上部の膜14を作業用金属又はキャップと呼ぶ
事がある。
これら膜8及び14により第1のパターンが形成される
。
機能的金属8は集積回路に普通に用いられる任意の金属
、例えばアルミニウム、アルミニウム→同合金、アルミ
ニウムー銅−シリコンその池のものであってよい。
膜8は普通の方法で約1乃至2.5ミクロンのオーダー
の厚さに被着される。
除去可能の膜14はこの実施例では3層の金属で構成し
たが1層の金属でも構わない。
重要なのは除去可能の膜即ちキャップが機能的金属8又
は後に被着するガラスに作用しない第10食刻剤によっ
て除去可能であることである。
この実施例では除去可能の金属はクロム11.銅12及
びクロム13の合成層である。
食刻剤は濃い硝酸を使用する。
約500人の厚さに被着するクロム層11が銅及びアル
ミニウムの合金化を妨げる障壁として作用する。
同じく約5oo人の厚さのクロム層13はフォトレジス
ト層4を除去する溶剤から銅を保護する作用をする。
以上に説明した特定の金属の池に、アルミニウム80代
りにクロム−銅−クロム、又はタンタル−金−クンタル
の合成層を使用し、クロム−銅クロム構造のキャップの
代りにアルミニウムを使用することができる。
この場合の食刻剤は水酸化カリウム溶液がよい。
除去可能材料として金属を選んだのはRFスパッタリン
グの温度が一般に350℃以上になるからである。
しかし、高温度有機材料及び誘電体材料を使用すること
もできる。
この明細書においては前述したように便宜的に下部の導
体パターン8を機能的金属と呼び、除去可能材料14を
作業用金属又はキャップと呼ぶことがある。
しかし、広義には層8は任意の薄膜材料であってよく、
層14は第1の薄膜8又は後に被着される第2の薄膜に
実質的な影響を与えることなく除去することのできる任
意の材料である。
基板2上に薄膜8及び140合成層を被着するための技
術の1つが米国特許第3873361号明細書に記載さ
れている。
この池にも種々の方法が開発されているので任意のもの
を使用することができる。
第1C図に戻ると、一般的なリフト・オフ除去技術を用
いてNメチル・ピロリドンのような溶剤に約15−30
分間浸すことによってフォトレジスト層4を完全に除去
する。
選ばれた溶剤は薄膜に作用することなく層40重合体材
料を溶解し膨張させるものである。
このような溶剤にはアセトン、インプロパツール、メチ
ル・エチル・ケトン、又はトリクロルエチレンなどもあ
る。
この工程の後に第1C図の構造が得られ、基板2上に機
能的金属8及び作業用金属140合戒層成よる第1のパ
ターンが残される。
以上の方法より若干劣るが池の方法によって第1C図の
構造を得ることもできる。
リフト・オフ技術に加えて標準的な反応性イオン食刻又
はスパッタ食刻技術を使用することができるが、これら
は現時点では余り便利でない。
これらの技術によると、基板上に作業用金属及び機能的
金属の層を全面被着し、適当なフォトレジストを施し、
レジストをマスクとして現像し反応性イオン食刻又はス
パッタ食刻によってレジストのない部分の金属を除去す
ることが行なわれる。
第1D図は本発明における重要な工程に関係する。
基板2及び金属層13の上に第2の薄膜としての絶縁層
20 、20’を全面的に被着する。
この絶縁層はガラスであるのがよいが十分な再放出を生
じるに十分高いバイアスを印加してRFスパッタリング
を行なうことによって被着される。
第1D図に示すように、この結果露出基板及びキャップ
14の表面が覆われるがキャップ14の側面は覆われな
いで残される。
このため使用するRFスパッタリング装置は周知であり
、IBM Technical Disclosure Bu
lletin 、 1971年9月発行の1032頁、
米国特許第 3804728号明細書などに記載されている。
この型のRFスパッタリング装置を使用して300ワツ
トの合計電力を供給して第1D図の構造を有するガラス
を被着した。
基板を配置する陽極は500ワツトの入力を受は取り、
二酸化シリコン材料のターゲット電極は2500ワツト
の入力を受けた。
層20′の側面の水平に対する角度θが3IO以下であ
る時にはキャップ14の側面がきれいなまま維持される
ことがわかった。
被着工程中のスパッタされた材料の再放出係数は代表的
には約0.60である。
作業用金属14の側壁にガラスかけ着しないように維持
することの重要性は十分認識されねばならない。
側面に相当量のガラスがけ着すると本発明の方法は効果
がなくなる。
しかし、少量のガラスが材料14の側面に残されたとし
ても短時間の間緩衝HF食刻液に浸すことによって除去
することができる。
このようにして層20に大した影響を与えることなく側
面をきれいにすることができる。
第1E図は作業用材料14を除去した後の第ルベルの金
属及びガラスを示す。
クロム−銅−クロムのキャップ14を除去するのに使用
する食刻剤は濃い硝酸がよい。
この食刻剤はアルミニウム8もガラス20も殆ど食刻し
ない。
実際、この平坦なガラス−金属構造は極めて滑らかであ
り、他の配線方法による場合にしばしば見られる段差等
は見られない。
走査型電子顕微鏡による観察によってこのことが確めら
れた。
アルミニウム8及びガラス20による実質的に平坦な第
1平面パターンが形成された。
本発明の方法はルベルの同一平面の導体及びガラスのパ
ターンを形成するのに有用であるが多レベルの構造を形
成する場合に最も利点を有する。
特に自讃レベル間の接続スタッドを形成するのにも同じ
基本的な工程を使用することができる。
代表的な接続スタッドを形成する方法を第1F図乃至1
J図を参照して説明する。
第1F図において前述したリフト・オフ法を開始する。
第ルベルの導体パターン8の上のフォトレジスト−樹脂
層24/26に接続スタッド用の開口3が形成される。
開口3は金属線条8の全幅よりも小さく示されている。
後に説明するように本発明の方法はこのような構造に限
定されるものではない。
事実、本発明の方法は線条に等しい幅又はこれより大き
い幅の接続スタッドを形成するのに使用することができ
る。
このことは半導体構造の上に配線層を形成する場合に大
きな利点となる。
第1G図において第3の薄膜としての機能的金属28及
び第2の除去可能材料層としての作業用金属合成層34
を含む第2のパターンが前述した層8及び14と同じ態
様で被着される。
この実施例でも機能的金属としてアルミニウム、作業用
金属としてクロム−銅−クロム合成層を使用する。
被着後にフォトレジスト層24を除去し第1H図に示す
ような機能的金属28及び作業用金属34からなるスタ
ッドを得る。
ガラスの十分な再放出を生じさせるた十分高いバイアス
でRFスパッタリングを行なって第4の薄膜としてのガ
ラス40を被着する。
角度θは31゜又はこれ以下である。
第11図に示すようにこのスパッタリングによってキャ
ップ34及びガラス層20の露出面が覆われる。
しかし、キャップ34の側面は完全に露出したまま残さ
れる。
第1J図に示すようにキャップ34をリフト・オフする
ことによって接続スタッドの形成が完了する。
前述したようにクロム−銅−クロム構造のキャップを除
去するのに濃硝酸が用いられる。
第1に図は3レベルの配線及び各レベル間の接続スタッ
ドを形成するのに同じ方法を使用した5層構造を示す。
即ち8,41及び48は3レベルに形成された導体パタ
ーンであり接続スタッド28及び47によって相互に接
続されている。
本発明の方法の利点の1つは絶縁層の厚み、例えば層4
6の厚みが下部の配線41の厚みと比較的独立であるこ
とである。
標準的な構造におけるバンプ、クレビス、及びスパイク
は覆うのが難しい領域であるが、層の非平坦性が減じら
れると金属層間の適正な絶縁を達成するのに必要なガラ
ス層は薄くてもよくなる。
この技術のもう1つの利点は下層及び上層の配線に関し
種々の位置的設計で接続スタッドを形成することができ
ることである。
この構造のいくつかを第2図乃至5図に示す。
これらは接続スタッドを上から見た図である。
第2図は基板40上の金属線8上に配置した接続スタッ
ド28を示す。
この接続スタッド28の幅は線80幅よりも小さい。
これが現在の半導体技術において最もよく使用される構
造であり第1A図乃至1に図に示したものである。
第3図において接続スタッド128は導体線条108か
られずかにずれている。
普通の場合、このような不一致があると不所望の個所の
ガラス層40が食刻される。
このような誤食刻がなされると配線層間に短絡を生じる
ことが多い。
しかし、本発明の方法においては絶縁層の食刻はなされ
ないので上記のような不一致があっても支障はない。
第4図及び第5図は接続スタッドの幅が導体線の幅より
も大きい構造を示す。
第4図のスタッド228は導体線条208上に配置され
ている。
スタッド228は線条208の3つの辺と重なり誘電体
層2400表面とも接触する。
第5図のスタッド328は導体線条308上に配置され
ている。
スタッド328は線条308の2つの辺と重なり誘電体
層3400表面とも接触する。
第4図及び5図の型の構造の利点は従来の技術において
は重大な結果に到ったマスクの不一致があってもなんら
問題を生じないことである。
何故ならスタッド228.328が線条208,308
の全幅又は大部分と接触するチャンスが太きいからであ
る。
このような接続スタッド構造が可能になるのは誘電体層
の食刻を行なわないからである。
下部の導体線条の幅よりも大きい幅を有する接続スタッ
ドを形成する概念は米国特許第 3844831号明細書に記載されている。
この米国特許に記載される技術においては食刻特性の異
なる絶縁層を使用することによって類似の構造を得てい
る。
一方、本発明の方法においては1種類の絶縁層を必要と
するだけであり、絶縁層の食刻は不要である。
第6A図及び6図は第ルベル導体408と半導体不純物
領域23との接続及び中間層430によって接続された
1対の接続スタッド428及び429を示ず新面図及び
平面図である。
このような構造は本発明の主要な利点のほぼ全部を含ん
でいる。
導体408が接点21及び不純物領域23に接続する個
所においてくぼみが生じるが、このくぼみは絶縁層42
7の厚みに対して極くわずかのものである。
接続スタッド429の表面の領域が重要なのであり、図
のように絶縁層442同一平面になっている。
従来の標準面な方法による場合と異なり接続スタッド4
29が絶縁層442と接触する個所に薄い側壁は存在し
ない。
本発明の主要な利点は誘電体層を食刻することなく多レ
ベルの配線を形成することにあるが、いくつかの選ばれ
たレベルは従来の食刻工程によって形成してもよい。
例えば第1E図には平坦な第ルベルの金属ガラス層が示
されている。
接続スタッドを形成するために第1F図乃至1J図に示
す工程をとることな〈従来の工程を用いてもよいが、余
り好ましいことではない。
平坦な層の上に第2の誘電体層をスパッタ被着法又は化
学的被着法により被着し第1金属層8の上に従来技術に
よって貫通孔を食刻することができる。
次いでこの貫通孔に単独に又は第2誘電体層上に配置す
る金属パターンとともに接続スタッドを形成することが
できる。
以上に本発明を好ましい実施例について示したが、本発
明はこれに限定されるものではなく種々の変形が可能で
ある。
【図面の簡単な説明】
第1A図乃至1に図は本発明の一実施例における各工程
の構造体断面を示す図、第2図乃至第5図は本発明によ
って形成される接続スタッドのいくつかの型の平面図、
第6A図は第ルベル導体と半導体領域との接続部分を示
す断面図、第6図は第6A図の平面図である。 2・・・・・・基板、8・・−・・・第1の薄膜、14
・−・・・・第1の除去可能材料層、20,2σ・−・
−第2の薄膜、28・−・・−第3の薄膜、34・・・
・・・第2の除去可能材料層、40・・・・・・第4の
薄膜。

Claims (1)

  1. 【特許請求の範囲】 1 基板上に第1の薄膜及びこの薄膜上に位置する除去
    可能材料の層を有するパターンを形成し、露出基板表面
    及び前記除去可能材料層を覆うがこの除去可能材料層の
    側面はほとんど覆わないようにするため前記除去可能材
    料層上での被着厚が周縁部で中央部より薄くなる程度の
    再スパツタを生じさせるのに十分高いバイアスを用いた
    RFスパッタリングにより第2の薄膜を前記基板及び前
    記パターンの上に被着し、 前記第1及び第2の薄膜にはほとんど作用しない食刻剤
    を用いて前記除去可能材料層を食刻しその上に位置する
    部分の前記第2の薄膜とともに除去することを含む平坦
    な薄膜の形成方法。 2 上記第1の薄膜は導体であり上記第2の薄膜は絶縁
    体である特許請求の範囲第1項の方法。 3 上記形成方法は薄膜の平坦な多層構造を形成するた
    めに反復実施される特許請求の範囲第1項の方法。
JP52031202A 1976-04-29 1977-03-23 平坦な薄膜の形成方法 Expired JPS5828736B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/681,380 US4035276A (en) 1976-04-29 1976-04-29 Making coplanar layers of thin films

Publications (2)

Publication Number Publication Date
JPS52132688A JPS52132688A (en) 1977-11-07
JPS5828736B2 true JPS5828736B2 (ja) 1983-06-17

Family

ID=24735037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52031202A Expired JPS5828736B2 (ja) 1976-04-29 1977-03-23 平坦な薄膜の形成方法

Country Status (6)

Country Link
US (2) US4035276A (ja)
JP (1) JPS5828736B2 (ja)
CA (1) CA1062658A (ja)
DE (1) DE2709986C2 (ja)
FR (1) FR2349956A1 (ja)
IT (1) IT1115626B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176830U (ja) * 1984-04-29 1985-11-22 有限会社 小森谷製作所 ねじ込シヤンク
JPS62137629U (ja) * 1986-02-19 1987-08-29

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2350697A1 (fr) * 1976-05-06 1977-12-02 Cii Structure perfectionnee de circuits multicouches
DE2800635C2 (de) * 1978-01-07 1985-03-14 Fa. Leonhard Kurz, 8510 Fürth Prägefolie, insbesondere Heißprägefolie
JPS5513962A (en) * 1978-07-17 1980-01-31 Nec Corp Method of processing very fine electrode
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4181755A (en) * 1978-11-21 1980-01-01 Rca Corporation Thin film pattern generation by an inverse self-lifting technique
US4389481A (en) * 1980-06-02 1983-06-21 Xerox Corporation Method of making planar thin film transistors, transistor arrays
US4307179A (en) * 1980-07-03 1981-12-22 International Business Machines Corporation Planar metal interconnection system and process
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4337132A (en) * 1980-11-14 1982-06-29 Rockwell International Corporation Ion etching process with minimized redeposition
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS57176746A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit and manufacture thereof
US4389294A (en) * 1981-06-30 1983-06-21 International Business Machines Corporation Method for avoiding residue on a vertical walled mesa
US4396458A (en) * 1981-12-21 1983-08-02 International Business Machines Corporation Method for forming planar metal/insulator structures
US4703392A (en) * 1982-07-06 1987-10-27 General Electric Company Microstrip line and method for fabrication
US4600663A (en) * 1982-07-06 1986-07-15 General Electric Company Microstrip line
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
US4493855A (en) * 1982-12-23 1985-01-15 International Business Machines Corporation Use of plasma polymerized organosilicon films in fabrication of lift-off masks
US4562091A (en) * 1982-12-23 1985-12-31 International Business Machines Corporation Use of plasma polymerized orgaosilicon films in fabrication of lift-off masks
US4606931A (en) * 1983-06-27 1986-08-19 International Business Machines Corporation Lift-off masking method
EP0544648B1 (en) * 1985-05-13 1997-04-09 Nippon Telegraph And Telephone Corporation Method for forming a planarized Al thin film
US4731340A (en) * 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors
US4917963A (en) * 1988-10-28 1990-04-17 Andus Corporation Graded composition primer layer
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
TW408420B (en) * 1998-08-14 2000-10-11 Mosel Vitelic Inc A method to measure if the connecting via in the metal wiring layer is aligned correctly
US6524937B1 (en) * 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
US6768204B1 (en) * 2001-04-05 2004-07-27 Advanced Micro Devices, Inc. Self-aligned conductive plugs in a semiconductor device
US6503847B2 (en) * 2001-04-26 2003-01-07 Institute Of Microelectronics Room temperature wafer-to-wafer bonding by polydimethylsiloxane
DE10222609B4 (de) * 2002-04-15 2008-07-10 Schott Ag Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
JP2005535108A (ja) * 2002-05-23 2005-11-17 ショット アーゲー 高周波用途に適した導体構成を有する構成要素を製造する方法
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
US20060009038A1 (en) * 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
KR101431466B1 (ko) * 2008-07-30 2014-08-22 삼성디스플레이 주식회사 유기 발광 소자의 제조 방법
CN105097433B (zh) * 2014-05-14 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3442012A (en) * 1967-08-03 1969-05-06 Teledyne Inc Method of forming a flip-chip integrated circuit
US3661761A (en) * 1969-06-02 1972-05-09 Ibm Rf sputtering apparatus for promoting resputtering of film during deposition
GB1286737A (en) * 1969-10-15 1972-08-23 Itt Multilevel conductive systems
FR2119930B1 (ja) * 1970-12-31 1974-08-19 Ibm
JPS4830888A (ja) * 1971-08-25 1973-04-23
JPS4960870A (ja) * 1972-10-16 1974-06-13
US3844831A (en) * 1972-10-27 1974-10-29 Ibm Forming a compact multilevel interconnection metallurgy system for semi-conductor devices
US3868723A (en) * 1973-06-29 1975-02-25 Ibm Integrated circuit structure accommodating via holes
US3804738A (en) * 1973-06-29 1974-04-16 Ibm Partial planarization of electrically insulative films by resputtering
US3873361A (en) * 1973-11-29 1975-03-25 Ibm Method of depositing thin film utilizing a lift-off mask
US3976524A (en) * 1974-06-17 1976-08-24 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
JPS5128780A (en) * 1974-09-04 1976-03-11 Hitachi Ltd Haisenso no keiseihoho
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60176830U (ja) * 1984-04-29 1985-11-22 有限会社 小森谷製作所 ねじ込シヤンク
JPS62137629U (ja) * 1986-02-19 1987-08-29

Also Published As

Publication number Publication date
FR2349956A1 (fr) 1977-11-25
IT1115626B (it) 1986-02-03
DE2709986A1 (de) 1977-11-17
US4090006A (en) 1978-05-16
CA1062658A (en) 1979-09-18
US4035276A (en) 1977-07-12
DE2709986C2 (de) 1986-01-30
JPS52132688A (en) 1977-11-07
FR2349956B1 (ja) 1980-01-11

Similar Documents

Publication Publication Date Title
US4035276A (en) Making coplanar layers of thin films
US4076575A (en) Integrated fabrication method of forming connectors through insulative layers
US4470874A (en) Planarization of multi-level interconnected metallization system
US6404615B1 (en) Thin film capacitors
US4029562A (en) Forming feedthrough connections for multi-level interconnections metallurgy systems
JPS61112356A (ja) 集積回路に貫通導体を形成する方法
JP3055176B2 (ja) 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法
JPS62160744A (ja) 半導体素子の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
JPH0290623A (ja) 半導体装置の製造方法
JPH04307737A (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
JPH0799199A (ja) 半導体装置の製造方法
JPS6261334A (ja) パタ−ンの形成方法
JPS61222235A (ja) 半導体装置の製造方法
GB1576055A (en) Formation of patterns of one material surrounded by another material on a substrate
JPS6347952A (ja) 半導体装置
JP2937675B2 (ja) 半導体装置の製造方法
JPH03148130A (ja) 半導体装置の製造方法
JPS62281356A (ja) 半導体装置の製造方法
JPH04102321A (ja) 半導体装置の製造方法
JPS6262469B2 (ja)
JPH01111336A (ja) 半導体装置の製造方法
JPS6237945A (ja) 半導体装置の製造方法
JPS5854636A (ja) 半導体装置の製造方法