JPS5828830A - パターン形成法 - Google Patents

パターン形成法

Info

Publication number
JPS5828830A
JPS5828830A JP56117346A JP11734681A JPS5828830A JP S5828830 A JPS5828830 A JP S5828830A JP 56117346 A JP56117346 A JP 56117346A JP 11734681 A JP11734681 A JP 11734681A JP S5828830 A JPS5828830 A JP S5828830A
Authority
JP
Japan
Prior art keywords
layer
exposed
stencil
photoresist
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56117346A
Other languages
English (en)
Other versions
JPH0239090B2 (ja
Inventor
Hiroyuki Abe
浩之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56117346A priority Critical patent/JPS5828830A/ja
Publication of JPS5828830A publication Critical patent/JPS5828830A/ja
Publication of JPH0239090B2 publication Critical patent/JPH0239090B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はジ精セフソン集積回路等のリフトオフバター
ニングに利用されるフォトレジストステンシルの形成方
法に関慣るものである。
リフトオフ法代は、第1図に示すような、断面構造が“
きのこ”型をしたフォトレジスト(第1図(a))ステ
ンシル(抜き型)の開孔部に、種々の薄膜層12,13
を推積し(第1図(b))、ついでステンシルを構成す
るフォトレジスト層を有機浴媒を用いて溶融し去る際に
不要の薄膜層13を除去して、所望のパターンを有する
薄膜層を得る(第1図(c))方法である。ジョセフソ
ン集積回路の製造プロセスにおいては、薄膜層の開孔部
14は接合領域に又薄膜層12は超伝導線路に対比する
第1図(a)はステンシルの形状パラメータW。W1Δ
を示すが、ステンシル基部の巾W11は接合領域の形状
を規定し、罵は超伝導酬路の線巾を規定し、又4は薄膜
層12.13の5)離の難易度を決定する。
リフトオフ法、特にジ,セフソン集棺回闇のパターニン
グに用いられるリフトオフ法においては、ステンシルの
最大中W8.ひさしの深さΔ、基部の巾W、のいずれを
も制御よく、形成する必要かある。
従来、このようなステンシルを得るためには、第一層と
なるポジ型フォトレジストを塗布・ペイキングし、第一
層表面を弗素を含む分子のガスプラズマ、例えば四フツ
化炭素CF、ガスプラガス中に曝し、第二層となるポジ
型フォトレジストを塗布・ペイキングして、二層構造フ
ォトレジスト層を形成する工程と、該二層構造フォトレ
ジスト層をマスク露光し、第二層を現憎し、第一層表面
を酸素プラズマ中に曝し、第一層を現像する工程よりな
るフォトレジストステンシルの形成方法が用いられた。
この方法においては第一層の現像を行う際に、過現象に
よって発生するひさし構造によって”きのこ゛型断面を
有するステンシルを得ているのであり、びさし深さΔが
頭分でなかったり、基底部巾W、が制御しにくかったり
する欠点があった。
この本発明けこイシらの欠点を除去せしめたフォトレジ
ストステンシルの形成方法を提供することある。この発
明によれば第一層となるポジ型フォトレジストを塗布・
ペイキングし、第一層表面を弗素を含む分子のガスプラ
ズマに曝し、第二層となるポジ型フォトレジストを塗布
・ペイキングして、二層構造フォトレジスト層を形成す
る工程と、該二層構造レジスト層をマスク露光し、第二
層を現像し、第一層表面を酸素分子の含むカスのプラズ
マ中に曝し、第一層を現像する工程古、第一層のフすト
レジストと第二層のフォトレジストの未露光部分に対す
る溶解速度γ1.γ2の比γ、/r2が1以上であるエ
ツチング液で、第二層をザイドエッチングする工程を含
む事を特徴とするフォトレジストステンシルの形成方法
が得られる。
前記この発明によれば形状パラメータの制御性のよいス
テンシル形成法を実現できる。
以下、この発明について図面を用いて詳細に説明する。
第2図は、この発明の一実施例であるフォトレジストス
テンシルの形成プロセスを示す図面である。
基板21上に第一層となるポジ型フォトレジスト22を
塗布・ペイキングし、これを弗素を含む分子のプラズマ
(第1のプラズマ)中に曝すと、表面に耐診剤性の強化
された表面層23が形成される。(第2図(a))。こ
の上に第二層となるポジ型フォトレジスト24を塗布ペ
イキングする(第2図(b))この二層構造フォトレジ
スト層をマスク露光し、第二層に対する現像液中に浸せ
ば、未感光配分を残して、第一層表面が露出する。この
時の未露光部分の巾をW、露光部分をWとする。露出し
た第一層表面を酸素を含むプラズマ(第二のプラズマ)
中に曝して、耐溶剤性の強化された表面層23をこの霧
出部分において除去し、第一層を現像すれば、第2図(
d)の構造が得られる。
ついで、第一層のフォトレジストと第二層のフォトレジ
ストに対する溶解速度γ1.γ2の比γ、/γ2が1以
上であるエツチング液中に浸せば、第2図(e)に示す
如く、きのこ型の断面を有するステンシルが得られる。
ステンシルの形状パラメータVV、、W8Δ、Woはマ
スクより転写された巾W。Wl、に対して次の関係にあ
る。
嶌、=W、、+27.−を 鴨=〜I宿−2γIIll ■i−呵、−2γ2・t Δ−(7’2−11)・t ここにt′はサイドエッチングの時間である。
第一、第二のフォトレジストの種類及び膜厚、第一、第
二のプラズマの種々、サイドエツチングのためのエツチ
ング液等は、得るべきフォトレジストステンシルの使用
目的に応じて、形状パラメータの大きさ及び鞘層、プロ
セスにおける耐件等につき、所期の性能を満たすように
、選択する必要がある。−例として、第一、第二のフォ
トレジストとして商品名AZ1370、AZ2415、
第一のプラズマとしで純四フッ化炭素ガスプラズマ、第
二のプラズマとして純酸素プラズマ、サイドエツチング
のためのエツチング液として商品名AZ2401を適当
な量の水で稀釈したものを用いる事ができる。
以上述べたようにこの発明による、フォトレジストステ
ンシル形成法においては、ステンシルの重要なパラメー
タの大きさ及び確度は、フォトマスノ上のパターンの大
きさ及び精度と、サイドエッチングの時間及び制御精度
のみによって決定されるので、極めて、制御よく、所期
のきのこ型断面を有するステンシルか(4)られ、リフ
トオフ法による回路パターニングに利用して、その益す
るところ犬である。
【図面の簡単な説明】
第1図(a)、(b)、(c)はフォトレジストステン
シルの形状パラメータ及びリットオフ法によるパターニ
ングを説明するための図面である。図において、11は
フォトレジスト12,13は薄膜層、14は開口部を示
す。 第2図(a)〜(e)はこの発明の一実施例であるフォ
トレジストステンンルの形成プロセスを説明するだめの
図面である。 図において21は基板、22.24はポジ型フォトレジ
スト、23は表面層を示す。

Claims (1)

    【特許請求の範囲】
  1. 第一層となるポジ型フォトレジストを塗布・ベイキング
    し、第一層表面を弗素を含む分子のガスプラスマに曝し
    、第二層となるポジ型フォトレジストを塗布・ベイキン
    グして、二層構造フォトレジスト層を形成する工程と、
    該二層構造フォトレジスト層をマスク露光し、第二層を
    現像し、第一層表面を酸素分子を含むガスのプラズマ中
    に曝し、第一層を現像する工程と、第一層フォトレジス
    トと第二層のフォトレジストの未露光部分に対する溶解
    速度r、、r、の比r、/r2が1以上であるエッチン
    ク液で第二層をサイドエッチングする工程を含む事を特
    徴とするフォトレジストステンシルの形成方法。
JP56117346A 1981-07-27 1981-07-27 パターン形成法 Granted JPS5828830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56117346A JPS5828830A (ja) 1981-07-27 1981-07-27 パターン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56117346A JPS5828830A (ja) 1981-07-27 1981-07-27 パターン形成法

Publications (2)

Publication Number Publication Date
JPS5828830A true JPS5828830A (ja) 1983-02-19
JPH0239090B2 JPH0239090B2 (ja) 1990-09-04

Family

ID=14709418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56117346A Granted JPS5828830A (ja) 1981-07-27 1981-07-27 パターン形成法

Country Status (1)

Country Link
JP (1) JPS5828830A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255175A (en) * 1989-05-15 1993-10-19 Kabushiki Kaisha Toshiba Power generation system having induction generator and controlled bridge rectifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154737A (en) * 1979-05-22 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Method of forming pattern
JPS5655055A (en) * 1979-10-12 1981-05-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5691434A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Method for forming pattern of deposited film by lift-off method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55154737A (en) * 1979-05-22 1980-12-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Method of forming pattern
JPS5655055A (en) * 1979-10-12 1981-05-15 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS5691434A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Method for forming pattern of deposited film by lift-off method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255175A (en) * 1989-05-15 1993-10-19 Kabushiki Kaisha Toshiba Power generation system having induction generator and controlled bridge rectifier

Also Published As

Publication number Publication date
JPH0239090B2 (ja) 1990-09-04

Similar Documents

Publication Publication Date Title
CA1219835A (en) Metal/semiconductor deposition
US6451511B1 (en) Method for forming-photoresist mask
US4690880A (en) Pattern forming method
JPH02252233A (ja) 微細パターン形成方法
JPS5828830A (ja) パターン形成法
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JP2018165817A5 (ja)
JPS63246821A (ja) パタ−ン形成方法
JPS613489A (ja) 半導体装置の製造方法
JPS6236823A (ja) レジストパタ−ン形成方法
KR19990086370A (ko) 반도체 장치의 사진식각 방법
JPS5955020A (ja) 微細パタ−ン形成方法
JPH01157555A (ja) 層間絶縁膜の形成方法
JPH0727217B2 (ja) 基板上へのレジストパタ−ン形成方法
JPS62250674A (ja) 半導体装置の製造方法
JPH01302724A (ja) 半導体装置の製造方法
JPS60106132A (ja) パタ−ン形成方法
JPH0821574B2 (ja) パタ−ン形成方法
JPS6154629A (ja) フオト・レジストパタ−ンの形成方法
JPS62120046A (ja) 半導体装置の製造方法
JPS62119923A (ja) 基板上へのレジストパタ−ン形成方法
JPS61271838A (ja) 半導体装置の製造方法
JPH08264407A (ja) パターン形成方法
JPH0353522A (ja) 垂直壁面のエッチング方法
JPS6129844A (ja) パタ−ン作成方法