JPS5829006B2 - デイジタル↓−アナログ変換器 - Google Patents

Description

【発明の詳細な説明】 この発明はティシタルーアナログ変換器に関し、特に精
度の高いディジタル−アナログ変換器を提供しようとす
るものである。

ディジタル−アナログ変換器は例えば第１図に示すよう
に抵抗ラダ回路の各並列抵抗器Ｒ２の各接地側に重み付
けされて動作する切換スイッチＳ］ ｔＳ２ ｔｓ
３ ｔ・・・・・・・・・Ｓｎを接続し、ティジタル
符号によって各並列抵抗器Ｒ２の接地側を選択的に直流
電源Ｅｒに接続し、抵抗ラダ回路の一端側からテイジタ
ル符号に対応したアナログ電圧を得るように構成される
のが普通である。

尚抵抗ラダ回路の出力電圧はバッファ増幅器Ａを通じて
取出され出力端子Ｔｏから出力される。

抵抗ラダ回路の各直列抵抗器Ｒ７及び並列抵抗器Ｒ２は
それぞれ互に等しい抵抗値のものが使用される。

これらの抵抗値にバラツキがあると、精度の高いＤＡ変
換出力が得られない。

このため精密級の高価な抵抗器が多数必要となる。

また温度変化等により抵抗値が変化するとＤＡ変換出力
も温度特性を持ち安定なりＡ変換出力が得られなくなる
欠点もある。

このため抵抗器は温度特性のよいものでなくてはならず
益々高価な抵抗器を用いなくてはならない。

従って抵抗ラダ回路の抵抗器Ｒ１とＲ２がＤＡ変換器の
コストを高くしている。

この発明の目的は安価で且つ精変の高いＤＡ変換出力が
得られるディジタル−アナログ変換器を提供するにある
。

この発明ではアナログ積分器を設け、このアナログ積分
器にディジタル値に対応した時間だけ一定電圧を与え、
アナログ積分器にその時間に対応した電圧を積分し、そ
の積分値をサンプルホールド回路にてホールドしアナロ
グ電圧として出力するように構成するものであり、ディ
ジタル値が変更される毎にアナログ積分器の積分電圧を
一旦リセットし、新たに更新されたディジタル値に対応
した時間だけ一定電圧を積分し、これを繰返すように動
作するものである。

以下にこの発明の一実施例を図面について詳細に説明す
る。

第２図はこの発明の一実施例を示す。

図中１はアナログ積分器を示す。

このアナログ積分器１には正極性の一定電圧を出力する
正極電源＋ＶＲをアナログ積分器１に接続する第１スイ
ツチ２ａと、負極性の一定電圧を出力する負極電源−Ｖ
Ｒをアナログ積分器１に接続する第２スイツチ２ｂが接
続される。

これら第１．第２スイッチ２ａ、２ｂを通じて与えられ
る正及び負極性の電圧は入力抵抗器３と、積分コンデン
サ４どの時定数に従ってコンデンサ４に充電され、その
充電電圧と等しい電圧が演算増幅器５の出力側に得られ
る。

一方、６はパルス計数器を示す。

このパルス計数器６はクロックパルス源７から出力され
る一定周波数のクロックパルスを計数する。

クロックパルス源７と計数器６との間には修正回路８が
設けられる。

この修正回路８の構成及びその動作については後述する
。

計数器６の計数出力は一致検出回路９に供給される。

−数構出回路９にはコントローラ１０よりアナログ値に
変換すべきディジタル値が与えられ、そのディジタル値
と計数器６の計数値とを比較し、その一致を検出してフ
リップ７０ツブ１１をリセットさせ第２スイツチ２ｂを
オフに戻すように構成する。

即ち第２スイツチ２ｂはコントローラ１０から出力され
るＤＡ変換スタート信号Ｓｔによってフリップフロップ
１１をセットし、フリップフロップ１１のＱ出力によっ
て第２スイツチ２ｂをオンにし、負荷電源−ＶＲをアナ
ログ積分器１に接続する。

第２スイツチ２ｂがオンに制御されるのと同時にアンド
ゲート１２がオンに制御されクロックパルス源７から出
力されるクロックパルスが修正回路８に供給され、修正
回路８から１ ／ ｎに分周したパルスが出力され、そ
の分周出力パルスが計数器６に供給される。

よってその分周パルスがアナログ値に変換しようとする
ディジタル値と等しくなるまで第２スイツチ２ｂはオン
に保持され、計数器６の計数値がそのディジタル値と等
しくなると一致検出回路９がその一致を検出し、フリッ
プフロップ１１をリセットさせ第２スイツチ２ｂをオフ
に戻す。

よってアナログ積分器１には一致検出回路９に与えたデ
ィジタル値に対応したアナログ電圧が積分さ′れる。

アナログ積分器１の積分出力電圧は第３スイツチ２ｃを
通じてサンプルホールド回路１３に与え、出力端子１４
からそのホールトイ直を出力する。

第３スイツチ２ｃはコントローラ１０かもの制御信号に
よって瞬時オンに制御される。

これと共にその制御信号がフリップフロップ１５のクロ
ック端子ＣＫに与えられる。

このフリップフロップ１５はＤ型フリップフロップカラ
用いられ、そのＤ端子に正極電圧を与えておく、よって
クロック端子ＣＫに制御信号が与えられるとフリップフ
ロップ１５のＱ端子はＨ論理を出力し、そのＨ論理出力
によって第１スイツチ２ａをオンに制御する。

第１スイツチ２ａがオンになると正極電源＋ＶＲがアナ
ログ積分器１に接続され、アナログ積分器１に正極性の
入力電圧を与える。

よってアナログ積分器１の積分電圧は漸次ゼロ電圧に向
って減少する。

アナログ積分器１の積分電圧が所定の電圧例えば共通電
位点の電圧に戻ると比較器１６の出力電圧が反転し、フ
リップフロップ１５をリセットさせ第１スイツチ２ａを
オフに戻す。

この動作により積分器１の積分電圧は初期状態にリセッ
トされ、次のＤＡ変換動作の待期状態に戻される。

コントローラ１０から次のＤＡ変換動作のスタート信号
Ｓｔが出されるとフリップフロップ１１が再びセットさ
れ、第２スイツチ２ｂをオンにし、計数器６が一致検出
回路９に与えられているティジタル値と等しい値になる
までパルスを計数すると第２スイツチ２ｂがオフに戻さ
れ積分器１にはそのディジタル値に対応した電圧が積分
され、その積分電圧がサンプルホールド回路１３に移さ
れる。

このようにして成る繰返し周期でＤＡ変換が行なわれ、
出力端子１４からはディジタル値が変化する都度階段状
に変化するアナログ信号を得ることができる。

一方、この発明では修正回路８が設けられる。

修正回路８を設ける目的は例えばアナログ積分器１の積
分時定数が変化したとすると、直ちにその影響がＤＡＡ
換値の誤差として現われる。

誤差を与よるその他の要素としてはアナログ積分器１の
積分時定数の変化の外に、例えば負極電源−ＶＲの電圧
変化によっても誤差が発生する。

この誤差の修正を行なう目的で修正回路８が設けられる
。

修正回路８は修正開始信号Ｐａによってセットされ、例
えばＨ論理を出力するフリップフロップ１７ｂと、この
フリップフロップ１７ｂの出力によって開に制御される
アンドゲート１８と、このアンドゲート１８から出力さ
れるパルスを計数し、アナログ積分器１が一定の電圧を
積分するに要する時間に相当する値を求めるための修正
値検出手段１９と、この修正値検出手段１９の計数（直
がプリセットされて、そのプリセット値から減算を始め
ろダウンカウンタによって構成される可変分周器２０と
、アナログ積分器１の積分電圧が所定値に達したことを
検出する比較器２１と、この比較器２１の比較出力によ
ってセットされ第１スイツチ２ａをオンに操作するフリ
ップフロップ１７ａとにより構成することができる。

即ちアンドゲート１８にはクロックパルス源７のクロッ
クパルスを分周器２２を通じて供給する。

分周器２２はクロックパルス源７から出力されるクロッ
クパルスの周波数を例えば１／１０００に分周するもの
とする。

フリップフロップ１７ｂのセット端子Ｓに修正開始信号
Ｐａがコントローラ１０から与えられると、その出力端
子ＱのＨ論理によりアンドゲート１８が開となり、分周
器２２の分周出力が修正値検出手段１９に供給されこれ
を計数する。

これと共にアナログ積分器１では負極電圧源−ＶＲから
与えられる負極電圧を積分する１、従ってアナログ積分
器１の出力側の電圧は漸次正極側に上昇し、その電圧が
比較器２１に接続した設定電圧源２３の設定電圧と等し
くなると、比較器２１の出力が反転し、フリップフロッ
プ１７ｂをリセットさせ、第２スイツチ２ｂをオフに制
御すると共にアンドゲート１８を閉じ修正値検出手段１
９の計数動作を停止させる。

比較器２１の１転信号は更にフリップフロップ１７ａの
セット端子Ｓにも与えられフリップフロップ１７ａをセ
ット状態にする。

このセット操作によりコントローラ１０に制御信号が与
えられ、その制御信号により、コントローラ１０からロ
ード指令信号ｐｂが出力される。

このロード指令信号ｐｂはナントゲート２４を通じてダ
ウンカウンタ２０のロード端子ＬＤに与えられる。

このロード指令信号ｐｂの供給により可変分周器２０に
は修正値検出手段１９の計数値がプリセットされる。

可変分周器２０に修正値検出手段１９の計数値がプリセ
ットされている間にアナログ積分器１では第２スイツチ
２ｂがオフとなって第１スイツチ２ａがオンになり、積
分器１の積分電圧をゼロ電圧方向にリセットする動作を
開始している。

積分器１の積分電圧が共通電位点の電圧に戻ると比較器
１６の出力が反転しフリップフロップ１７ａをリセット
し第１スイツチ２ａをオフに戻す。

以上の動作により可変分周器２０の分周比が決定された
こととなり、この状態でコントローラ１０からＤＡ変変
換開始信号Ｓ穴出力されアンドゲート１２が開に制御さ
れるとクロックパルス源７のクロックパルスは可変分周
器２０に供給され修正値検出手段１９からプリセットさ
れた値から減算動作が開始され、可変分周器２０の値が
全て「０００」になると計数器６に出力パルスを１個供
給する。

この出力パルスはナントゲート２４を通じて可変分周器
２０のロード端子ＬＤにも与えられ自己の出力により可
変分周器２０に再び修正値検出手段１９の計数値をプリ
セットする。

このようにして修正値検出手段１９に保持された計数値
によって決まる分周比をもってクロックパルスを分周し
計数器６にその分周されたクロックパルスを与えＤＡＡ
換動作を行なう。

修正値検出手段１９に計数動作させることをこＳでは修
正動作と称し、この修正動作は例えば装置の起動時に必
ず自動的に行わせることの外に一定時間毎に例えば１〜
２時間毎に自動的に行わせるようにしてもよく、また適
宜手動操作により修正動作を行なうように構成してもよ
い。

このように修正回路８の修正値検出手段１９はアナログ
積分器１が負極電源−ＶＲを積分し、その積分電圧が一
定値に達するまでの間のパルス数を計数しその計数値を
可変分周器２０にプリセットしてクロックパルスを修正
値検出手段１９の計数１直分の１に分周するから、アナ
ログ積分器１の例えば積分時定数が変動しても、その変
動に対応して修正動作により可変分周器２０における分
周比が変化する。

よってアナログ積分器１の積分電圧と計数器６に計数さ
れるパルス数との間の関係は一定の関係に保たれ、ＤＡ
変換値に誤差が発生するのを防止できる。

以上説明したようにこの発明によれば修正回路８の動作
により常に計数器６の計数値とアナログ積分器１の積分
電圧との関係が一定の関係に保たれ誤差の少ない、従っ
て精度の高いＤＡ変換を行なうことができる。

然も装置全体は半導体回路素子で構成することができる
から精度の高い、また温度特性が安定な抵抗器を多数用
いる従来の回路方式より安価に作ることができる。

またこの発明によるＤＡ変換器によればクロックパルス
の周波数を高く採ればそれだけ分解能を高くでき、従来
のＤＡ変換器より分解能が高いＤＡ変換器を容易に得る
ことができる。

【図面の簡単な説明】

第１図は従来のディジタル−アナログ変換器の一例を示
す接続図、第２図はこの発明の−実施例を示す接続図で
ある。 １・・・・・・アナログ積分器、２ａ・・・・・・第１
スイツチ、２ｂ・・・・・・第２スイツチ、２ｃ・・・
・・・第３スイツチ、６・・・・・・計数器、７・・・
・・・クロックパルス源、８・・・・・・修正回路、９
・・・・・・一致検出回路、１０・・・・・・コントロ
ーラ、１１・・・・・・一致検出回路の一致出力により
第２スイツチをオフに制のする手段を構成するフリップ
フロップ、１７ｂ・・・・・スタート信号により第２ス
イツチをオンに制御する手段を構成するフリップフロッ
プ、１７ａ・・・・・・第１スイツチをオンに制御する
手段を構成するフリップフロップ、１３・・・・・・サ
ンプルホールド回路、１９・・・・・・修正値検出手段
、２０・・・・・・可変分周器。

Claims (1)

1. 【特許請求の範囲】 １人、アナログ積分器と、 Ｂ、このアナログ積分器に正と負の一定電圧を与える第
   １及び第２のスイッチと、 Ｃ０一定周波数のクロックパルスを発生するクロックパ
   ルス源と、 Ｄ６修正指令信号により上記アナログ積分器に一定の電
   圧を与えてその積分出力電圧を予め設定した電圧値に達
   するまでの時間に相当する値を検出する修正値検出手段
   と、 Ｅ、この修正値検出手段によって検出された修正値がプ
   リセットされて分周比が設定される上記クロックパルス
   源からのクロックパルスを分周する可変分周器と、 Ｆ、この可変分周器から出力されるクロックパルスを計
   数する計数器と、 Ｇ この計数器の計数値とアナログ値に変換すべきディ
   ジタル値とを比較し、その一致を検出する一致検出回路
   と、 Ｈ，スタート信号により上記第２スイツチをオンに制御
   する手段と、 ■、上記一致検出回路の検出出力により上記第２スイツ
   チをオフに制御する手段と、 Ｊ、上記アナログ積分器の積分電圧をサンプルホールド
   するサンプルホールド回路と、 Ｋ、このサンプルホールド回路に上記アナログ積分器の
   積分電圧を選択的に与える第３スイツチと り、この第３スイツチがオンとなり上記サンプルホール
   ド回路にアナログ積分器の積分電圧をサンプリングした
   時点で上記第１スイツチをオンに制御する手段と、 Ｍ、上記アナログ積分器の積分電圧が所定値に戻ツタこ
   とを検出し上記第１スイツチをオフに戻す手段と、 を具備して戒るディジタル−アナログ変換器。