JPS5829016A - 操作子位置検出回路 - Google Patents

操作子位置検出回路

Info

Publication number
JPS5829016A
JPS5829016A JP56127541A JP12754181A JPS5829016A JP S5829016 A JPS5829016 A JP S5829016A JP 56127541 A JP56127541 A JP 56127541A JP 12754181 A JP12754181 A JP 12754181A JP S5829016 A JPS5829016 A JP S5829016A
Authority
JP
Japan
Prior art keywords
output
circuit
voltage
outputs
operator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56127541A
Other languages
English (en)
Inventor
Shigeru Yamada
茂 山田
Kotaro Mizuno
公太郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP56127541A priority Critical patent/JPS5829016A/ja
Publication of JPS5829016A publication Critical patent/JPS5829016A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current 
    • G05F1/46Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/468Regulating voltage or current  wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Control Of Position Or Direction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、操作子(例えば、ペダル、つまみ勢)の位
置に対応する位置データを出力する操作子位置検出回路
に関する。
操作子によって駆動される可変抵抗器の出力電圧(摺動
端子から得られる電圧)を位置データ(デジタルデータ
)に変換する場合、可変抵抗器の出力電圧はある決めら
れた範囲内にあることか必要であシ、この範囲を越える
と、ム/D(アナログ/デジタル)変換が不可能になる
、あるいは誤変換となる等の不都合が生じる。
ところで、可変抵抗器は抵抗値の誤差が大きく、通常入
手し得るものには20%〜50%もの誤差が存在する。
このため、従来、可変抵抗器の上限電圧、下限電圧を設
定するために、第1図に示すように可変抵抗器1の両端
に調整用の可変抵抗器2および8を接続し、これ台の可
変抵抗器2.3を調整することによシ、可変抵抗器1の
出力電圧の上・下限を設定していた。しかしながら、こ
の方法によれば可変抵抗器2.3の調整がめんどうであ
るばかシでなく、更に、操作者が操作子を下限位置(あ
るいは上限位置)に設定した積シでも、その操作の仕方
によっては正しい下限位P(上限位置)に設定されず(
わずかにずれる)、この結果、正しい下限(上限)位置
データが得られないという不都合が生じる。
そこでこの発明は、操作者が操作子を下限位置あるい韓
上隈位置に設定した場合、操作者の操作の仕方にかかわ
らず正しい下限(上限)位置データを出力することがで
きる操作子位置検出回路を提供するもので、操作子の位
置に対しする電圧を出力する第1の回路と、この第1の
回路の出方電圧が、第1の設定電圧以上の場合には前記
1g1の設定電圧に対応する位置データを出方し、第2
の設定電圧以下の場合には前記第2の設定電圧に対応す
る位置データを出力し、前記第1、第2の設定電圧の間
にある場合には前記第1の回路の出力とを^備してなる
ものである。
以下、図面を参照しこの発明の一実施例について説明す
る。
第2図はこの発明による操作子位置検出回路の構成を示
すブロック図である。この図において、可変抵抗器6は
その摺動子が操作子(例えば、つまみ)の操作にしたが
って移動するもので、抵抗体の一端が上限電圧設定用の
可変抵抗器6を介して正電源端子7(電圧+V+)に接
続され、抵抗体の他端が下限電圧設定用の可変抵抗器8
を介して接地され、また、摺動子に接続された摺動端子
が比較器9の反転入力端子(へ)に接続されている。な
お、上記可変抵抗器5.6.8の直列回路が第1の回路
ムを構成している。
一方、符号11はクロックパルスゲをカウントする7ビ
ツトのバイナリカウンタであり、そのカウント出力OD
は、D/ム(デジタル/アテロ力変換回路12、比較回
路1g、14およびアンドゲート15へ各々供給される
。D/ム変換回路12はカウント出力ODをアナログ電
圧に変換し、比較189の非反転入力端子(至)へ供給
する。比較器9はその反転入力端子(へ)へ供給される
電圧と非反転入力端子に)へ供給される電圧とを比較し
、反転入力端子0の電圧が非反転入力端子Hの電圧よプ
大の場合にL(ロー)レベルの信号を、小の場合に舅(
ハイ)レベルの信号を出力する。比較回路18はカウン
タ11のカウント出力ODが一定値にの実施例において
は「lli」)に岬しい場合、または同一定値よシ大の
場合に、Hレベルの信号を出力し、小の場合にLレベル
の信号を出力す4比較111814はカウント出力OD
が一定値(この実施例においては「1り」)に等しい場
合、または同一定値よシ小の場合にHレベルの信号を出
力し、大の場合に、Lレベルの信号を出力する。そして
1比11!E路La、14の各出力は各々、数値出力回
路16および17へ供給される。
数値出力回路16は比較回路18の出力がHレベルの場
合に数値[113Jを出力し、Lレベルの場合に数値「
屯を出力する。同様に、数値出力回路17は比較回路1
本の出力がHレベルの場合に数値「l)」を出力し、L
レベルの場合に数値園を出力する。また、ノアゲート1
9は比較囲路18および14の両川力のノアをとる回路
であ)、その出力はアンドゲート15へ供給される。
アンドゲート15はノアゲート1gの出力がHレベルの
場合に開状態とな〕、カウンタ11のカウント出力OD
をその出力端から出力し、Lレベルの場合には閉状態と
なシ、数値園を出力する。
しかして、数値出力回路16.17およびアンドゲート
15の各出力はワイヤードオアがとられ、ラッチ20へ
供給される。ラッテ20はそのロード端子りへ供給され
る信号の立上シにおいてその入力端へ供給されているデ
ータを読込み、位置データとして出力する。なお、上述
した構成要素9.11〜17.19.20によりszの
回路Bが構成されている。
次に、上記構成になる回路の動作について説明する。
まず、正電源端子7の電圧V* tt l 5 Vとす
る。
また、可変抵抗器6および8を各々naすることにより
、可変抵抗器5.6の接続点P1の電圧をlZV、可変
抵抗IWM5.8の接続点P、の電圧をαラマに各々設
定したとする。この場合、可変抵抗IBSの操作子を操
作することによシ、可変抵抗1)50摺動端子に0.5
〜12vの電圧が得られる。
また、D/ム変換器12は、カウンタ11のカウント出
力Oフ〜〜「12テ」に各々対応して0〜ILテマのア
ナpグ電圧を出力する−のとする。
さて、回路各部に電源が供給されると、カウンタ11ヘ
ク璽ツクパルスゲが連続的に供給され、この結果、カウ
ント出力ODが園、川・・・・・・「l工γ」、同、国
・・・・・・の如く順次繰返し変化する。そして、カウ
ント出力ODがN〜「1刻の期間は数値「1)」が、「
14」〜[xzJの期間はカウント出力ODが、また、
「11り」〜「ll’FJの期間は数値jl15Jが各
々ラッテ20へ供給される。
いま、例えば操作子を、可変抵抗器6の摺動端子の電圧
がXOVとなる位置に設定したとする。
「q〜「99」の期間は、D/ム質換回路12の出力電
圧かO〜9.9vの間にあり、したがって、比較169
の出力はLレベルを続ける。次に、カウント出力ODが
「100」になり、I)/直変換回路12の出力が10
7となると、比較器9の出力が反転し、Rレベルになる
。この時、ラッチ20の入力端にはアンドゲート16を
介してカウント出力On[100Jが供給されている。
したがって、比較器9の出力が立上ると、ラッチ20に
カウント出力OD「100」が読込まれ、この読込まれ
たデータ「100」が操作子の位置に対応する位置デー
タとして出力される。次いで、カウンタ11のカウント
出力onは「1olJ〜「12?Jと変化するが、この
間比較器9の出力はHレベルを続け、したがって新たに
立上ることはない、すなわち、ラッチ20に新たなデー
タが読込まれることはない。そして、以後上述した動作
が繰返えされる。
また、例えば操作子を、可変抵抗器5の摺動端子の電圧
がαテv(0(0,γ〈L5)となる位置に設定したと
する。この場合、カウント出力ODが閏となった時点、
すなわち、D/ム変換回路12からα〒Vが出力された
時点で比較器9の出力が!レベルに立上る。この時、ラ
ッチ20の入−力mには数値出力回路17から数値「l
り」が供°給噛れている。したがって、比較器9の出力
がRレベルに立上ると、ラッチ20に数値「15」が読
込すれ、位置データとして出力される。
宜た、例えと操作子を、可変抵抗lS5の摺動端子の電
圧がILtlv(11J<ILII)とな!位置に設定
したとすると、カウンタ11の力傘ント出力ODが「1
zsJとなった時点で数値「11jIがラッチ20に読
込まれ、位置データとして出力される。
このように、第2図に示す回路においては、可変抵抗S
Sの摺動端子の電圧が0〜1407の場合は位置データ
として「1j」が出力され、1jIV〜IL297の場
合は、位置データとしてカウンタ110カウント出力O
Dが出力され、また、11407以上の場合は位置デー
タとして「11刻蝉出力される。ところで、前述したよ
うに接続点I”、、1’、の電位は各412V、0.5
Vに設定されている。そして、IL)Vと12vの間に
は0.7Vの%L5vと0.5 Vの間にはO,a V
の余裕がある。
したがって、操作考が操作子を下限位置に設定する積シ
で、わずかにずれた位置釘設定した場合においても正し
い下限位置データ「L)Jt−出力することが可能であ
る。このことは、上限位置の場合も同様である。
次に、この発明の応用例について説明する。
第り図はこの発明の応用例を示すブロック図であル、こ
の図においてg2図の各部に対応する部分には同一の符
号が付しである。この図に示す回路は電子楽(至)の一
部分であり、クレツシエンドペダル28を踏むと、同ペ
ダルの踏込み角度に対応して、メモリ24.内に予め設
定されているタブレットスイッチデータ(個々のタブレ
ットスイッチに各々対応して設定されているコードデー
タ)が読出され、出力される回路である。
すなわち、第り図において可変抵抗器5の摺動子はクレ
ツシエンドペダル23(操作子)の操作にしたがって移
動するようになっている。一方、数値出力回路16.1
7およびアンドゲート15の缶出力は、ワイヤードオア
がとられ、減算回路26へ供給される。減算回路26は
入力されるデータから「1り」を減算し、この減算結果
をラッチ26へ供給すると共に、メモリ24ヘアドレス
信号として供給する。ラッチ26はそのロード端子シヘ
供給される信号の立上ルにおいて減算回路25の出力を
読込み、表示部27へ供給する6表示部27はラッチ2
6の出力を数字光示する。メ峰す24へ減算回路25の
出力がアドレス信号として供給されると、メそす24か
らタブレットスイッチデータが読出され、デコーダ28
へ供給される。デ;−〆2Bはメモリ24から供給され
るタブレットスイッチデータをデコードし、フリップフ
ロップ回路29へ出力する。7リツプ70ツブ圏路29
は、電子楽器に設けられたタブレットスイッチの数と同
数のR−8クリツプツ四ツブ(以下、11と略称する)
から構成されるもので、デコーダ28のHレベルにある
出力端に対応する?1がセットされ、また、各yyの出
力がラッチ80へ供給される。また、全ての11が比較
器9の出力の立下シ時点でリセットされる。ラッチ30
はそのロード端子りへ供給される比較s9の出力の立上
シ時点でフリップフロップ回路29の出力を読込み、タ
ブレットデータとして楽音発生部(図示路)へ出力する
以上の構成において、例えにクレツシエツドペダル28
がある角度踏込まれ、これによシ、可変抵抗器6の摺動
端子からうVが出力されたとする。
この場合、カウンタ11のカウント出力ODが珂〜「1
5」にわたって順次変化する期間は数値出力回路17か
ら数値「1)」が出力され、減算回路25へ供給される
。減算回路25は、15−13=0 なる演算を行ない、この演算結果聞をラツf26および
メモリ24へ出力する。メモリ24へデータ阿が供給さ
れると、メモリ24の011地に記憶基れているタブレ
ットスイッチデータが読出され、デコーダ28へ出力さ
れる。デコーダ28は供給されたタブレットスイッチデ
ータをデコードし、フリップフロップ回路29へ供給す
る。これによシ、フリップフロップ回路29内の上記タ
ブレットスイッチデータに対応する11がセットされる
。なおこの時、比較器9の出力は未だ立上っておらず、
したがって、ラッチ26および30にデータが読込まれ
ることはない。
次に、カウンタ11のカウント出力Opが鴻〜「49」
にわたって順次変化すると、アンドゲート16を介して
カウント出力on「t4J〜「49」が順次減算回路2
5へ供給される。この結果、減算回路25からデータ■
」〜「36」が順次出力され、ラッチ26およびメモリ
24へ供給される。メモリ24へデータ国〜「)6」が
順次供給されると、メ毫り24の1番地〜56番地に記
憶されているタブレットスイッチデータが順次読出され
、デコーダ28へ供給される。デコーダ28はこれらの
データを順次デコードし、フリップフロップ回路29へ
順次供給する。これによ]、メモリ24の1〜49番地
に記憶されている各タブレットデータに対応する11が
各々セットされる。
次に、カウンタ11からカウント出力C′Dr5oIが
出力されると、上述した場合と同様に、ラッチ26ヘデ
ータ「37」が供給され、また、フリツプフ臣ツブ回路
29内の対応する11がセットされる。この時、同時に
D/ム変換回路12の出力が5vとなシ、比較器9の出
力がHレベルに立上る。比較器9の出力が五レベルに立
上ると、ラッチ26にデータ「37」が読込まれ、表示
部27に数値「り7」が表示され、また、フリップフロ
ップ回路29の出力がラッチ30に読込まれ、読込まれ
たデータがタブレットデータとして楽音形成部へ出力さ
れる。
次いで、カウンタ11のカウント出力ODが「うl」〜
「12?Jにわたって順次変化すること、減算回路25
の出力が順次変化し、また、フリップフロップ回路29
の出力も変化するが、比較器9の出力はHレベルを続け
、したがって新たな立上シの変化はなく、この結果、ラ
ッチ26.80内のデータが変化することはない。次に
、カクンタ11のカウント出力ODが再び同になるる、
D/ム変換回路12の出力がOvとなシ、比較器9の出
力がLレベルに立下る。この立下シにおいてフリップフ
ロップ回路29の各1!1が全てリセットされる。そし
て、以後上記動作が繰返えされる。
しかして、以上の説明から明らかなように、第り図に示
す回路は、クレツシエンドペダル23を離すと表示部2
7に陶が表示され、同ペダル28をいっばいに踏込むと
、表示部23に■ω」が表示され、また、同ペダル23
1中間位置まで踏込むと、表示部28に踏込み角度に対
応する数値が表示される。また、ラッチ80からは、表
示部23の表示データに対応する(ペダル23の踏込み
角度に対応する)タブレットデータが出力される。
次に、第2図、第り図における第1の回路ムの別の実施
例について説明する。
第4図は同実施例の構成を示す回路図であシ、この図に
おいて正電源端子7および接地間に直列接続された抵抗
(固定抵抗)34.35.36が介挿され、抵抗34.
85の接続点p、にバッファアンプ37の入力端が接続
され、抵抗35.3elの接続点P、にバッファアンプ
38の入力端が接続され、また、バッファアンプ37.
38の出力端間に可変抵抗器39が介挿されている。そ
して、可変抵抗器89の摺動子が操作子によって駆動さ
れ、また、可変抵抗器89の摺動端子の電圧が出力電圧
として出力される。
この回路の利点は調整が不要となることである。
すなわち、固定抵抗器は可変抵抗器と違って高精度のも
のを安価に入手することが可能である。したがって、接
続点P * 、P *の電位を何ら調整することなしに
設計通シに定めることができる。そして、接続点p、 
、p、の電位が定まれば可変抵抗器89の抵抗値誤差は
全く問題にならない。
以上説明したように、この発明によれば操作子の位置に
対応する電圧を出力する第1の回路と、この第1の回路
の出力電圧が、第1の設定電圧以上の場合には前記第1
の設定電圧に対応する位置データを出力し、第2の設定
電圧以下の場合には前記第2の設定電圧に対応する位置
データを出力し、前記第1、第2の設定電圧の間にある
場合には前記第1の回路の出力電圧に対応する位置デー
タを出力する第2の回路とを設けたので、操作者が操作
子を下限位置あるいは上限位置に設定した場合、操作者
の操作の仕方にかかわらず正しい下限(上限)位置デー
タを出力することができる。
また、上記第1の回路を、第1〜第5の固定抵抗と2個
のバッファアンプと可変抵抗器とから構成した場合は、
第1の回路の調整を不要とし得る利点が得られる。
【図面の簡単な説明】
第1図は従来の操作子位置検出回路の構成を示すブロッ
ク図、第2図はこの発明の一実施例の構成を示すブロッ
ク図、第り図はこの発明の応用例を示すブロック図、第
4図は第2図に示す実施例における第1の回路Aの他の
構成例を示す回路図である。 ム・・・・・・第1の回路、B・・・・・・第2の回路
、34・・・・・・抵抗(第1の固定抵抗)、35・・
・・・・抵抗(第2の固定抵抗)、36・・・・・・抵
抗(第5の固定抵抗)、37.38・・・・・・バッフ
ァアンプ(第1、第2のバッファアンプ)、39・・・
・・・可変抵抗器。

Claims (1)

  1. 【特許請求の範囲】 (0操作子の位置に対応する電圧を出力する第1の回路
    と、この第1の回路の出力電圧が、第1の設定電圧以上
    の場合には前記第1の設定電圧に対応する位置データを
    出力し、第2の設定電圧以下の場合には前記第2の設定
    電圧に対応する位置データを出力し、前記第1、第寡の
    設定電圧の間にある場合には前記第1の回路の出力電圧
    に対応する位置データを出力する第2の回路とを具備し
    てなる操作子位置検出回路。 (1)  前記第1の回路が、直列接続された第1〜第
    5の同定抵抗と、前記第1、第2の固定抵抗の接続点に
    その入力端が接続された第1のバッファアンプと、前記
    第2、第)の固定抵抗の接続点にその入力端が接続され
    た第2のバッファアンプと、前記第1、第8のバッファ
    アンプの両出力端間に介挿され、その摺動子が前記操作
    子の操作に応じて移動する可変抵抗器とからなる特許請
    求の範囲第1項記載の操作子位置検出回路。
JP56127541A 1981-08-14 1981-08-14 操作子位置検出回路 Pending JPS5829016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56127541A JPS5829016A (ja) 1981-08-14 1981-08-14 操作子位置検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56127541A JPS5829016A (ja) 1981-08-14 1981-08-14 操作子位置検出回路

Publications (1)

Publication Number Publication Date
JPS5829016A true JPS5829016A (ja) 1983-02-21

Family

ID=14962557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56127541A Pending JPS5829016A (ja) 1981-08-14 1981-08-14 操作子位置検出回路

Country Status (1)

Country Link
JP (1) JPS5829016A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572730A (en) * 1978-11-22 1980-05-31 Hitachi Heating Appliance Co Ltd High-frequency heater
JPS55102001A (en) * 1979-01-31 1980-08-04 Mitsubishi Electric Corp Control circuit
JPS5644227A (en) * 1979-09-19 1981-04-23 Matsushita Electric Ind Co Ltd Timer device
JPS5646298A (en) * 1979-09-20 1981-04-27 Matsushita Electric Industrial Co Ltd Liquid crystal display panel drive unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572730A (en) * 1978-11-22 1980-05-31 Hitachi Heating Appliance Co Ltd High-frequency heater
JPS55102001A (en) * 1979-01-31 1980-08-04 Mitsubishi Electric Corp Control circuit
JPS5644227A (en) * 1979-09-19 1981-04-23 Matsushita Electric Ind Co Ltd Timer device
JPS5646298A (en) * 1979-09-20 1981-04-27 Matsushita Electric Industrial Co Ltd Liquid crystal display panel drive unit

Similar Documents

Publication Publication Date Title
US6707404B1 (en) Integral nonlinearity error correction circuitry and method for DAC
KR900011161A (ko) 연속비교형태 아날로그-디지탈 변환기
US4061909A (en) Variable waveform synthesizer using digital circuitry
JP2976200B2 (ja) D/aコンバータのためのバイアス回路
JPH04357716A (ja) マルチチャンネルdaコンバータ
KR920007360A (ko) 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
KR100794862B1 (ko) 집적 테스트 회로를 포함하는 디지털-아날로그 컨버터
JPS5829016A (ja) 操作子位置検出回路
JPH07326970A (ja) A/d変換器及びa/d変換器のテスト方法
US5296857A (en) Digital to analog converter with precise linear output for both positive and negative digital input values
GB2202950A (en) Sensor signal processor
EP1346371A1 (en) Low voltage sample and hold circuit with voltage range compression and expansion
WO1981000653A1 (en) Cyclic digital-to-analog conversion system
JPS59144219A (ja) 集積化デイジタル−アナログ変換器
JPH02185106A (ja) 差動増幅器におけるオフセット電圧調整回路
JPH08307273A (ja) D/aコンバータ回路
JPH0338925A (ja) デジタル/アナログ変換器
JPH0528831Y2 (ja)
JP2546449B2 (ja) D/a変換装置
SU1156247A1 (ru) Преобразователь код-напр жение
SU926680A1 (ru) Диодный фукциональный преобразователь
JP2820679B2 (ja) 電圧検出回路
JP2589318B2 (ja) アナログ・デジタル変換回路
Rabiee Analog to digital (adc) and digital to analog (dac) converters
JPH0548459A (ja) アナログ・デイジタル変換装置