JPS5829194A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS5829194A JPS5829194A JP56125176A JP12517681A JPS5829194A JP S5829194 A JPS5829194 A JP S5829194A JP 56125176 A JP56125176 A JP 56125176A JP 12517681 A JP12517681 A JP 12517681A JP S5829194 A JPS5829194 A JP S5829194A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- refresh
- memory
- request
- control section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、情報処理システムにおいて、マイクロプログ
ラムを使用し、かつ上記マイクロプログラムの格納素子
として、揮発性メモリを使用する装置に関し、特に上記
揮発性メモリのリフレッシュ方式に関するものである。
ラムを使用し、かつ上記マイクロプログラムの格納素子
として、揮発性メモリを使用する装置に関し、特に上記
揮発性メモリのリフレッシュ方式に関するものである。
マイクロプログラムを格納する素子として請求と、マイ
クロプログラムを順次実行していくときの上記メモリア
クセス要求は、非同期に発生していた。例えば上記リフ
レッシュ動作要求の発生方法は、マイクロプログラムと
非同期に一定周期毎に発生するパルスを計数し、所定値
になると要求を発生するものである。上記方法によれば
、マイクロプログラム実行時の上記メモリアクセス要求
とりフレッシエ要求が、非同期に発生する可能性は、極
めて大である。上記アクセス要求とりフレッシェ喪求を
処理するには、通常上記要求を同期化し、さらにアクセ
スの優先順位を決寓する回路を設けている。本実をなく
すことができる。
クロプログラムを順次実行していくときの上記メモリア
クセス要求は、非同期に発生していた。例えば上記リフ
レッシュ動作要求の発生方法は、マイクロプログラムと
非同期に一定周期毎に発生するパルスを計数し、所定値
になると要求を発生するものである。上記方法によれば
、マイクロプログラム実行時の上記メモリアクセス要求
とりフレッシエ要求が、非同期に発生する可能性は、極
めて大である。上記アクセス要求とりフレッシェ喪求を
処理するには、通常上記要求を同期化し、さらにアクセ
スの優先順位を決寓する回路を設けている。本実をなく
すことができる。
本発明によれば、リフレッシ島要求の発生は、マイクロ
プログラムの走行数あるいは上記マイクロプログラムに
同期したパルスにより計数を行い、所定の値に達して時
に行われる。このため、上記マイクロプログラムを格納
しているメモリに対する上記マイクロプログラム実行の
為のメモリアクセス要求とす７レツシエ要求が、非同期
に発生することはない。通常、マイクロプログラム実行
時のサイクルタイムは一定であるが、一定でない装置も
ある。上記一定でない装置においては、上記マイクロプ
ログラムの実行数のみカウントするのでは不十分な場合
がある。例えば、上記マイクロプログラムサイクルが２
００ｎｓと４００ｎｓのものより成っている装置では、
極端なときは上記リフレッシュ要求のサイクルに、倍の
違いが生じてしまう。上記の場合には、−マイクロプロ
グラムを全て４００ｎｓとして計数するか、あるいは計
数パルスを、−マイクロプログラムが２００ｎｓの時は
１つ、４００ｎｓの時は２つ発生するようＫすれば良い
。
プログラムの走行数あるいは上記マイクロプログラムに
同期したパルスにより計数を行い、所定の値に達して時
に行われる。このため、上記マイクロプログラムを格納
しているメモリに対する上記マイクロプログラム実行の
為のメモリアクセス要求とす７レツシエ要求が、非同期
に発生することはない。通常、マイクロプログラム実行
時のサイクルタイムは一定であるが、一定でない装置も
ある。上記一定でない装置においては、上記マイクロプ
ログラムの実行数のみカウントするのでは不十分な場合
がある。例えば、上記マイクロプログラムサイクルが２
００ｎｓと４００ｎｓのものより成っている装置では、
極端なときは上記リフレッシュ要求のサイクルに、倍の
違いが生じてしまう。上記の場合には、−マイクロプロ
グラムを全て４００ｎｓとして計数するか、あるいは計
数パルスを、−マイクロプログラムが２００ｎｓの時は
１つ、４００ｎｓの時は２つ発生するようＫすれば良い
。
図に本発明による実施例を示す。以下図に従い説明する
。今、マイクロプログラムはメモリ部１に蓄えられてい
る。制御部２からのマイクロプログラム実行時のアクセ
ス要求が、論理和ゲート３を通りてメモリ部１に送られ
ると、メモリ部１から１イクロプログラムが読み出され
、プログラムレジスタ４にセットされる。上記プログラ
ムレジスタ４の内容が制御部２に送られて処理が行なわ
れ、再びメモリ部１にアクセス要求が送られる。このよ
うにしてマイクロプログラムの実行が行なわれる。−力
制御部２から上記アクセス要求が送出されると共に、リ
フレッシュカウンタ５０更新信号が送られる。したがっ
て上記メモリ部１に上記アクセス要求が送られる度に、
上記リフレッシュカウンタ５は更新されていく。
。今、マイクロプログラムはメモリ部１に蓄えられてい
る。制御部２からのマイクロプログラム実行時のアクセ
ス要求が、論理和ゲート３を通りてメモリ部１に送られ
ると、メモリ部１から１イクロプログラムが読み出され
、プログラムレジスタ４にセットされる。上記プログラ
ムレジスタ４の内容が制御部２に送られて処理が行なわ
れ、再びメモリ部１にアクセス要求が送られる。このよ
うにしてマイクロプログラムの実行が行なわれる。−力
制御部２から上記アクセス要求が送出されると共に、リ
フレッシュカウンタ５０更新信号が送られる。したがっ
て上記メモリ部１に上記アクセス要求が送られる度に、
上記リフレッシュカウンタ５は更新されていく。
更新パルス数は命令処理の時間によって決まるが、これ
は命令のファンクシ謬ンのフィールドが実行に際してデ
コードされた結果によって検知される。
は命令のファンクシ謬ンのフィールドが実行に際してデ
コードされた結果によって検知される。
リフレッシュカウンタ５は制御部２からのパルスをカウ
ントする。例えば２進カウンタで２Ｎ。
ントする。例えば２進カウンタで２Ｎ。
のパルスをカウントする毎にリフレッシュ要求を発生す
るとすれば下位からＮ千１番目のビットＫ“１ｍがセッ
トされ゛る（桁上がり）ときにリフレッシ為要求信号が
出される。リフレッシ二カランータ５に与えられるパル
スは上記桁上がりの信号が制御装置がメモリ１にアクセ
ス要求を出す少し前のタイミングとなるように設定され
る。
るとすれば下位からＮ千１番目のビットＫ“１ｍがセッ
トされ゛る（桁上がり）ときにリフレッシ為要求信号が
出される。リフレッシ二カランータ５に与えられるパル
スは上記桁上がりの信号が制御装置がメモリ１にアクセ
ス要求を出す少し前のタイミングとなるように設定され
る。
上記リフレッシュカウンタ５の値が所定値に達すると、
す７レツシ具要求８が、メモリ部１及び制御部２に送ら
れる。上記リフレッシ島要求によりメモリ部１は、リフ
レッシ為動作を行い、−力制御部２は、上記メモリ部１
に対するアクセス要求を停止する。又プログラムカウン
タ６は、通常順次メ七り部１に対するアドレスを更新す
るが、リフレッシ具要求が発生したときは新しい命令の
読み出しがなく更新を停止する。
す７レツシ具要求８が、メモリ部１及び制御部２に送ら
れる。上記リフレッシ島要求によりメモリ部１は、リフ
レッシ為動作を行い、−力制御部２は、上記メモリ部１
に対するアクセス要求を停止する。又プログラムカウン
タ６は、通常順次メ七り部１に対するアドレスを更新す
るが、リフレッシ具要求が発生したときは新しい命令の
読み出しがなく更新を停止する。
選択回路７ははりフレッシェ要求線８によってプログラ
ムカウンタ６とリフレッシュカウンタ５を切り替えて使
用する。通常、１回のりフレッシュ動作によりて全メモ
リチップのそれぞれ一部のメモリ素子がりフレッシ為さ
れる。リフレッシュカウンタ５のＮ＋１ビット目以上の
上位ビットはリフレッシュのアドレス、即ち、メモリチ
ップのどの部分のメモリセルをり７Ｖツシ鼻するかを示
す情報として用いられる。テの値はりフレツシ島要求が
１回発生される毎に更新される。各メモリチップのすべ
てがリフレッシュされるとり７レツシエカウンタ５は初
期の状態に戻るように設定される。
ムカウンタ６とリフレッシュカウンタ５を切り替えて使
用する。通常、１回のりフレッシュ動作によりて全メモ
リチップのそれぞれ一部のメモリ素子がりフレッシ為さ
れる。リフレッシュカウンタ５のＮ＋１ビット目以上の
上位ビットはリフレッシュのアドレス、即ち、メモリチ
ップのどの部分のメモリセルをり７Ｖツシ鼻するかを示
す情報として用いられる。テの値はりフレツシ島要求が
１回発生される毎に更新される。各メモリチップのすべ
てがリフレッシュされるとり７レツシエカウンタ５は初
期の状態に戻るように設定される。
このように行えば、リフレッシュ要求と、上記マイクロ
プログラム実行によるアクセス要求とは、非同期に発生
することはないので、同期化回路は不要である。又優先
順位を決定する回路も不要である。又マイクロプログラ
ム個々の命令の長さが極端に異なるような場合は、上記
に述べたように、各マイクロプログラムに応じて上記リ
フレッシュカウンタの更新パルスを発生させれば良いこ
とは明らかである。例えば、マイクロプログラムのサイ
クルが、２００ｎｌ 。
プログラム実行によるアクセス要求とは、非同期に発生
することはないので、同期化回路は不要である。又優先
順位を決定する回路も不要である。又マイクロプログラ
ム個々の命令の長さが極端に異なるような場合は、上記
に述べたように、各マイクロプログラムに応じて上記リ
フレッシュカウンタの更新パルスを発生させれば良いこ
とは明らかである。例えば、マイクロプログラムのサイ
クルが、２００ｎｌ 。
２５０ｎｓ、 ５００ｎｓと３１ｉＩ類あるようなとき
は、例えばそれぞれ４ヶ、５ヶ、１０ケの更新パルスを
発生させれば良いことは明らかである。又、特に別個の
パルスを発生させないで、各マイクロプログラム実行時
に、その実行のために発生されるタイミング信号を利用
して、タイミングシーケンス中のいくつかのタイミング
を用いてリフレッシュカウンタ５を更新しても良い。
は、例えばそれぞれ４ヶ、５ヶ、１０ケの更新パルスを
発生させれば良いことは明らかである。又、特に別個の
パルスを発生させないで、各マイクロプログラム実行時
に、その実行のために発生されるタイミング信号を利用
して、タイミングシーケンス中のいくつかのタイミング
を用いてリフレッシュカウンタ５を更新しても良い。
このように、本発明によれば、ハードウェア量を減少さ
せることができる。またリフレッシ＆要求とマイクロプ
ログラム実行時のメモリアクセス要求とのぶつかりを同
期化する為の、同期ロスがなくなる為、性能が、従来の
方式に比べ向上する。
せることができる。またリフレッシ＆要求とマイクロプ
ログラム実行時のメモリアクセス要求とのぶつかりを同
期化する為の、同期ロスがなくなる為、性能が、従来の
方式に比べ向上する。
図は本発明の一実施例を示す図である。
１・・・メモリ部 ２・・・制御部３・・・論
理和ゲート ４・・・プログラムレジスタ ５・・・リフレッシュカウンタ ６・・・プログラムカウンタ ７・・・選択回路代理人
弁理士 薄 １）利 幸
理和ゲート ４・・・プログラムレジスタ ５・・・リフレッシュカウンタ ６・・・プログラムカウンタ ７・・・選択回路代理人
弁理士 薄 １）利 幸
Claims (1)
- ＝イクロプローダラムを使用し、かつ上記マイクロプロ
グラムは揮発性メモリに格納されている情報処理装置に
おいて、マイクロ命令の実行にともない１個又は複数個
のパルスをカウントする計数回路を有し、前記計数回路
が所定のパルス数をカウントするとり７レツシー要求を
発生させて、リフレッシュ動作を実行するとともにマイ
クロプログラムを前記メモリから読み出量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125176A JPS5829194A (ja) | 1981-08-12 | 1981-08-12 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125176A JPS5829194A (ja) | 1981-08-12 | 1981-08-12 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5829194A true JPS5829194A (ja) | 1983-02-21 |
Family
ID=14903768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56125176A Pending JPS5829194A (ja) | 1981-08-12 | 1981-08-12 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829194A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60171692A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | マイクロプロセツサ |
| JPS62113877U (ja) * | 1986-01-08 | 1987-07-20 | ||
| JPS62240180A (ja) * | 1986-04-14 | 1987-10-20 | Toyota Motor Corp | 抵抗点溶接機用制御装置 |
-
1981
- 1981-08-12 JP JP56125176A patent/JPS5829194A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60171692A (ja) * | 1984-02-17 | 1985-09-05 | Hitachi Ltd | マイクロプロセツサ |
| JPS62113877U (ja) * | 1986-01-08 | 1987-07-20 | ||
| JPS62240180A (ja) * | 1986-04-14 | 1987-10-20 | Toyota Motor Corp | 抵抗点溶接機用制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172282A (en) | Processor controlled memory refresh | |
| US4597054A (en) | Arbiter circuit and method | |
| EP0432575B1 (en) | Data processor having wait state control unit | |
| KR950033856A (ko) | 데이타 전송 제어방법과 이것에 사용하는 주변회로, 데이타 프로세서 및 데이타 처리 시스템 | |
| JPS5950071B2 (ja) | ビデオ情報記憶装置 | |
| US5583823A (en) | Dram refresh circuit | |
| US3478325A (en) | Delay line data transfer apparatus | |
| JPS6235949A (ja) | メモリ−装置 | |
| US4371949A (en) | Time-shared, multi-phase memory accessing system having automatically updatable error logging means | |
| US4503525A (en) | Common circuit for dynamic memory refresh and system clock function | |
| JPS5829194A (ja) | 情報処理装置 | |
| US4328566A (en) | Dynamic memory refresh system with additional refresh cycles | |
| JP2913099B2 (ja) | Ｄｒａｍリフレッシュ装置 | |
| US4293926A (en) | Dynamic type semiconductor memory equipment | |
| US4567571A (en) | Memory control for refreshing in a step mode | |
| RU2108618C1 (ru) | Многоканальное устройство приоритета | |
| JPS63114000A (ja) | ダイナミツク・ランダム・アクセス・メモリの制御方式 | |
| EP0457310A2 (en) | Memory card | |
| SU1481854A1 (ru) | Динамическое запоминающее устройство | |
| US5325515A (en) | Single-component memory controller utilizing asynchronous state machines | |
| JPS60159956A (ja) | インタ−フエイス制御装置 | |
| SU1517035A1 (ru) | Процессор дл мультипроцессорной системы | |
| JP2628588B2 (ja) | Ｄｒａｍのリフレッシュ回路 | |
| JPS58215789A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| JPS63247996A (ja) | メモリアクセス方法 |