JPS5829237A - エラ−訂正方法 - Google Patents

エラ−訂正方法

Info

Publication number
JPS5829237A
JPS5829237A JP56127595A JP12759581A JPS5829237A JP S5829237 A JPS5829237 A JP S5829237A JP 56127595 A JP56127595 A JP 56127595A JP 12759581 A JP12759581 A JP 12759581A JP S5829237 A JPS5829237 A JP S5829237A
Authority
JP
Japan
Prior art keywords
word
error
error correction
words
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56127595A
Other languages
English (en)
Other versions
JPH0351140B2 (ja
Inventor
Youichirou Sako
曜一郎 佐古
Kentaro Odaka
健太郎 小高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP56127595A priority Critical patent/JPS5829237A/ja
Priority to CA000406845A priority patent/CA1184678A/en
Priority to EP82304042A priority patent/EP0072640B1/en
Priority to DE8282304042T priority patent/DE3273916D1/de
Priority to AT82304042T priority patent/ATE23071T1/de
Publication of JPS5829237A publication Critical patent/JPS5829237A/ja
Priority to US06/615,670 priority patent/US4541092A/en
Publication of JPH0351140B2 publication Critical patent/JPH0351140B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806Pulse code modulation systems for audio signals
    • G11B20/1809Pulse code modulation systems for audio signals by interleaving
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、パーストエ2−及びランダムエラーの何れ
に対してもエラー訂正能力が高く、然もエラー検出の見
逃し又は゛誤った訂正を生じるおそれが低減されたエラ
ー訂正方法に関する。
本願出願人は、先にバーストエラーに対して有効なデー
タ伝送方法としてクロスインターリーブと称するものを
Il案している。これは、第1の配列状態にある複数チ
ャンネルのPCMデータ系列の条々に含すれる1ワード
を第1のエラー訂正符号1mK供給することによって第
1のチェックワード系列を発生させ、この第1のチェッ
クワード系列及び複数チャ2ネルのPCMデータ系列を
第2の配列状態とし、夫々に含まれるlワードを第2の
エラー訂正符漫器に供給することによって第2のチェツ
タワード系列を発生させるもので、ワード単位でもって
二重のインターリーブ(配列の並び費え)を行なうもの
である。インターリーブは、共通のエラー訂正ブロック
に含まれるチェックワード及びPCMデータを分散させ
て伝送し、受償儒において元の配列に戻したとtkK、
共通のエラー訂正ブロックに含まれる複数ワードのうち
のエフ−ワード数を少なくしようとするものである。つ
壜り。
伝送時にバーストエラーが生じるときに、このバースト
エラーを分散化することができる。かかるインターリー
ブを二重に行なえば、@1及び第2のチェックワードの
夫々が別々のエラー訂正ブロックを構成することになる
ので、チェックワードの何れか一方でエラーを訂正でき
かいときでも。
その他方を用いてエラーを訂正することができ。
したがってエラー訂正能力を一層向上させることかで亀
る。ところで、lワード中の1ビツトでも誤っていると
きには、lワード全体が誤っているものとして織り扱わ
れるので、ランダムエラーが比較的多い受信データを扱
う場合には、必ずしもエラー訂正能力が充分であるとは
貫見ない。
そこで1ブロツク内のにワード例えば2ワードエラー1
で訂正でき、エラーロケーションが判っているときには
1Mワード例えば4ワードエラー盲でも訂正することが
できる訂正能力の高いエラー訂正符号(隣1i (b−
adjacent) :li−ドの一種)を上達の多重
インターリーブと組合せることが考えられる。また、こ
のエラー訂正符号は、lワードエラーだけを訂正の対象
とする場合には、復号器の構成を頗る簡単とできる%黴
を有している。
また、第2のエラー訂正ブロックに対する初段の復号な
行ない1次に第1の配列状態に戻してから第1のエラー
訂正ブロックに対する次段の復号な行なう場合、初段の
復号でエラーがあるKも拘らずエラがないと判断するよ
うなエラー検出の見逃し、4ワードエツーを1ワードエ
ラーとして検出し、それによる誤った訂正が生じると、
この莞逃し、誤った訂正が次段の復号において新たな見
逃し、WIAりた訂正の簀因となり、全体としてみたこ
れらの誤動作の生じるおそれかつよ−くなる。
また、訂正するエラーワード数が多くなると、上述の見
逃し、誤った訂正の生じる確率が一般的に大きくなる。
この発明では、初段の復号の際に1例えば1ワードエラ
ー及び2ワードエラーの訂正を行ない。
これと共に1例えば3ワ一ド以上のワードが哄っている
ことを初段の復号で検出丁するよ5になし。
また、lワードエラーとして訂正された場合、2ワード
エツーとして訂正された場合、3ワ一ド以上のエラーと
して検出された場合の各々を区別できる3種類のポイン
タを付加するようKし1次段の復号でこのポインタ状態
を判別して訂正を行なうことにより1次段の復号での見
逃し、誤った訂正のおそれを防止している。このように
して、エラー検出及び訂正の際の見逃し、誤った訂正の
おそれを軽減し1例えばオーディオPCM信号を伝送す
る際に、lRつた訂正による異音が発生するような問題
点を解決し【いる。
まず、この発明の一例に用いるエラー訂正符号につ込て
説明する。エラー訂正符号を記述する場合、ベクトル表
現或いは巡回群による表現が用いられる。まず、 GF
(2)上では、既約なm次の多項式F(2)を考える。
@O′″と@l”の元しか賽在しない体C3F(’l)
の上では、既約な多項式F(x)は、Ilを持たない、
そζで(Fix)−0”)を満足する仮想的な根αを考
える。このと1!、零兄を含むαのべ自乗で表わされる
一儂の相異なる元0.α、α8.α3・・・・♂°1は
、拡大体GF (2”)を構成する。GF (2−)は
GF(13の上のm次の既約多項式F(x)を法とする
多項式環であるe GF(2−)の元tt、1.α−(
XLα3コ(X”) 、 1111@11. Cg−−
” wz (x”−”) (’)線形結合テカきあられ
すことかできる。即ち ao+α1(x1+αs(x”)十・・・・+Qvn−
s (X”“1)婁α0+α1α+α3α8+1−・+
0m−1(”’−’あるいは(−−1−一、雪、・・1
.α意、αhQo)ここで。
α0.α1.・・・・、ら−xCGF(glとなる。
−例として、 OF(!”)を考えると、  (mod
、 F(x) =1”+1’+I’+X”+1 )で全
ての8ビツトのデーphsαyX +G@N+αBX+
α4x+α3x十α2x+alX+αO又は(α?e 
’L@m ”Isα4*a3*α!*aleα0)で書
睡あられせるので1例えばα1をMOB@、α0をL8
B憫に割り轟てる。α。は、GF(2)K属するので、
0又は1である。
また、多項式Ftxlから(mXrn)の下記の行列T
が導かれる。
他の表現としては1巡回群を用いたものがある。
これは、 qF(2”)から0元を除く、残りの元が位
数2m−1の乗法群をなすことを有用するものである。
G F (2”)の元を巡回群を用いて表現するとo、
 l< 冨/m°l)、as am、 as、 、、、
、、、α1m−1となる。
さて、この発明の一例では1mビットを1ワードとし、
iワードで1ブロツクを構成す゛るとき。
下記のパリティ検査行列HKもとすいてに個のチェツタ
ワードを発生するよ5Kしている。
壜た1行列Tによっても同様にバリディ検査行列Hな表
現することがで勤る。
但し、Iは、(mXm)の単位行列である。
上述のよ5に、機αを用いた表現と生成行列Tを用いた
表現との両者は本質的に同一である。
j!に、4個(k−4)のチェックワードな用いる場合
をIJIKとると、パリティ検査行列HはVt(W、−
1t w、、、 am、Wts Wo) (ffl L
 Wt ===wlei。
ei:エラーバタン)とすると受信側で発生ずる4備の
シンド’ −ム80* Sle ”2m 8mはとなる
。このエラー訂正符号は、ひとつのエラー訂正プロッタ
内の2ワードエラー壕でのエラー訂正が可能であり、エ
ラーロケーションがわかっているときには、3ワードエ
ラー又は4ワードエラーの訂正が可能である。
lブロック中に4個のチェックワード(p =Wa m
q工W2. rzW、、 5=xWO)が含まれる。こ
のチェックワードは、下記のようにして求められる。但
し。
計算過1を省略し、結果のみを示すと となる。このようにしてチェックワード9* Qm ’
eSを形成するのが送信側に設けられた符号器の役■で
ある。
次に、上述のように形成されたチェックワードな會むデ
ータが伝送され、受信された場合のエラー訂正の基本的
アルゴリズムについて説明する。
(1)エラーがない場合: 80x81=8,281m
Q(2) 1ワードエラー(エラーパターンをelとす
ル)ノ場合: 86 mel  J =(X’el  
82 =+g(X”el  83−αsIe暴 したがって となり、鳳を順次変えたとtlK、上記の関係が成立す
るかどうかで1ワードエラーかどうかを判定することが
できる。或いは ゑ    。
となり、αのパターンを予めROM K記憶されている
ものと比較してエラーロケーション量が°分カる。その
ときのシンドローム8oカエラーパターンeiそのもの
となる。
〔3〕2ワードエラー(eゑ、ej)の場合上式を変形
すると したがって が成立すれば、2ワードエラーと判定され、エラーロケ
ーション量、jが分かる。つまり、1及びjの組合せを
青光て上式の関係が成文するかどうかを関ぺる。そのと
きのエラーパターンは(4) 3 ’7−ド! 9− 
(ei、 ej、 ek) f)場合上式を変形すると したがって 上式から a’(a’(a4al)+a、)+(♂81+82) 
) −(X’ (−811g)+((1’ 8r44s
)が成立すれば、3ワードエラーと判定できる。但し、
 (8o”F−Ox 8t ’r(L 8z’vO)で
あることを条件としている。そのときの各エラーパター
ンはで求められる。実際には、3ワードエラーの訂正の
ための構成が複雑となり、訂正動作に費する時間も長く
なる。そこでポインタによってi、 L kのエラーロ
ケーションが分かつている場合と組合せ、そのと亀のチ
ェック用に上式を用い、エラー訂正動作を行なうことが
実用的である。
(5) 4 ”7−ドz y −(et、 e3. e
k、 ex )の場合:上式を変形すると ポインタによってエラーロケーション(i= j−’e
慮)が分かつている場合には、上述の演算によってエラ
ー訂正を行なうことができる。
上述のエラー訂正の基本的アルゴリズムは、シンドロー
ム8e〜Ssを用いて第1ステツプでエラーの有無をチ
ェックし、第2ステツプで1ワードエラーかどうかをチ
ェックし、篤3ステップで2ワードエラーかどうかをチ
ェックするもので、2ワードエラー1でも訂正しようと
するときには。
全てのステップを終了するまでに1!する時間が長くな
り1%に2ワードエラーのエラーロケーションを求める
とIIKこのような問題が生じる。そこで、このような
問題を生ぜず、2ワードエラーの訂正を想定する場合に
適用して有効な変形されたアルゴリズムについて以下に
説明する。
2ワードエラー(ei、ej)の場合のシンドロームB
ow 8□e 8i11* s、 K IIする式は、
前述トfilliKこの式を変形すると ゑ    l (α8o十8s)(α8g+am) −(α8o十8s
)”更に変形して下記のエラーロケーション多項式を求
むる。
(8o8x+81”)♂’+(818g+8o8a)α
’ + (8t %+8g”) 率0こむで、4)式の
係数を とおく、上式の各係数A、 B、 Cを用いることによ
り2ワードエラーの場合のエラーロケーションを求める
ことができる。
(11エラーがない場合: AmBmCmO、8o’l
sO。
Bs1IIIO 〔2〕1ワードエツーの場合: ””B−C=O* 8
G’F0゜8s〜O からエラーロケーション轟が分かり、  (e1=8o
)を用いてエラー訂正がなされる。
〔3〕2ワードエツーの場合: 2ワ一ド以上のエラーの場合には、(A〜G、 B〜O
0C〜O)が成立し、その判定が頗る簡単となる・また
、このと自 Aα31十Bα’+C−0(但し、1−0〜(n−1)
)D;α轟+α1.ト1凰・α1 であり (*” +Da’ 十l =m O となる。ここで、2つのエラーロケーションの差がtで
ある91す(j−1+t)とすると鳳 D −α  (l 十α  )、    E、雪 α3
ゑ0と変形される。したがって となる、ROMに(1口1〜(ロー1))の夫々に関す
る。
致を検出することで1が求まる。もし、この一致関係が
成立しなければ、3ワ一ド以上のエラーである。そこで X−1+α1 −1  D” Yml+α −H十X とおくことにより となり、エラーロケーション轟及びjが求められる。エ
ラーパターンe量、ejは と求められ、エラー訂正を行なうことができる。
上述の変形された訂正アルゴリズムは、2ワードエ2−
の訂正まで行なうときに、エラーロケーションを求める
のKl!する時間を、基本的アルゴリズムに比べて頗る
短くすることがで龜る。
なお、チェックワードの数kをより増加させれば、エラ
ー訂正能力が一層向上する0例えば(kコロ)とすれば
、3ワードエラーまで訂正で亀、エラー−ケージ璽ンが
分かつていると自に、6ワードエツーまで訂正できる。
上述のエラー訂正において、lワードエラーの訂正に際
して、4ワ一ド以上のエラーをlワードエラーとあやま
って検出し、訂正するlilの可能性があり、tた3ワ
一ド以上のエラーを2ワードエラーとあや筐って検出し
、訂正する第2の可能性があり、この嬉20可能性は、
第1の可能性より大きいが、何れの可能性も比較的小さ
い。
以下、この発明をオーディオPCM信号の紀−再生に適
用した真体例について図面を参照して説明する。第1図
は、記fa系に設けられる誤り訂正エンコーダを全体と
して示すもので、その入力側にオーディオPCM信号が
供給される。オーディオPCM信号は、左右のステレオ
信号の夫々なすンプリング周波数fs (例えば44.
1 (kHz) )でもってサンプリングし、lサンプ
ルなlワード(2を補数とするコードで16ビツト)に
変換することで形成されている。したがって左チャンネ
ルのオーディオ信号に関しては−(Lot lie I
4 ”・・)と各ワードか連続するPCMデータが得ら
れ、右チャンネルのオーディオ信号に関しても(ROe
 Rle R,・・・)と各ワードが連続するPCMデ
ータが得られる。この左右のチャンネルのPCMデータ
が夫々6チヤンネルずつに分けられ、計12チャンネル
のPCMデータ系列が入力される。所定のタイミングに
おいては−(LIk、φR4e L6針1 m ”sr
t+1e :Ls吐冨・R6針冨―LIIl+lt @
s、+se Lsrr+4e R@El+4 )の12
ワードが入力される。この例では、1ワードを上位8ピ
ツ)と下位8ビツトとに分け、 12チヤンネルを]l
!に24チヤンネルとして処通している。 PCMデー
タの1ワードを簡単のためg、Wiとして表わし、上位
8ビツトに関しては、Wi、Aと人のすフィックスを付
加し、下位8ビツトに関し【は、Wi、、とBのすフィ
ックスを付加して区別している0例えばL軸がW、1.
、A及びW1細、Bの2つに分割されることになる。
この24チヤンネルのPCMデータ系列がまず偶奇イン
ターリーバ(1)K対して供給される。(a=0、1、
2・・・)とすると、L6a(=W12n, a、W12
n,B),R6N(=w12n+1,A、W12n+1,B)、
L6n+2(W12n+4,A、W12n,B)、”11a
+4e B ) * R@a+2 (−Wt!$IeA
* W1it$i* B )。
I4a+4  (−Wl意a+Ie A  、  Wl
l(pg 、、)  、  R@吐4  (=W1xa
−s−so ム。
Wlz+會、B)の夫々が偶数番目のワードであり、こ
れ以外が奇数番目のワードである。偶数番目のワードか
らなるPCMデータ系列の夫々が偶奇インターリーバ(
1)の1ワ一ド遅延回路(2A) (2B) (3A)
 (3B)(4A) (4B) (MA) (5B) 
(6A) (6B) (7A) (7B) Kよって1
ワード遅駕される。勿論、ly−ドより大きい例えば8
ワードを逼駕させるようにしても良い。まり、偶奇イン
ターリーバ(1)では、偶数番目のワードからなる12
個のデータ系列が第1−第121目までの伝送チャンネ
ルを占め、奇数番目のワードからなる12個のデータ系
列が第13〜第24番目までの伝送チャンネルを占める
ように変換される。
偶奇インターリーバ(1)は、左右のステレオ信号の夫
々に関して連続する2ワ一ド以上が誤り、然もこのエラ
ーが訂正不可能となることを防止するためのものである
。例えば(Lt−1* Lt e Lt+s )と連続
する3ワードを考えると、L条が誤っており。
然もこのエラーが訂正不可能な場合に、Li−1又はL
i+xが正しいことが望される。それは、誤っているデ
ータLiを補正する場合において、前の正しい9−ドL
i−5でもってLiを補間(前値ホールド)したり、 
Lj、、及びL1+1の平均値でもって稍を補間するた
めである。偶奇インターリーバ(1)の遅延回路(!A
)(2B)〜(7AX7B)は、隣接するワードが異な
るエラー訂正ブロックに當筐れるようにするために設け
られている。また、偶数Il目のワードからなるデータ
系列と奇数番目のワードからなるデータ系列毎とに伝送
チャンネルなオとめているのは、インターリーブしたと
きに、近接する偶数喬■のワードと奇数番目のワードと
の記鐘位置間の距離をなるぺ〈大とするためである。
偶奇インターリーバ(1)の出方には、1s1の配列状
■にある24チヤンネルのPCMデータ系列が現れ、そ
の夫々から1ワードずつが散り出されて符号器(8)K
供給され、第1のチェツタワードQ1a□Qlk+x 
e Qllo+se Qlsn+sが形成される。雛!
のチェックワードを含んで構成される第1のエラー訂正
プロッタは (Wt意n−”” A” ””−”中”1冨n+1−1
2e A11 ”1紛1−11e 33mWtsa+n
−tz *)、 s Wszn十a−1意中Wt*ms
−xse yx * W1sn+5−1x* B 5W
12n+4−1鵞讃ム、 ”l !o+1−11e I
l−wl*rl+9−11e ムs Wl 2針9−1
1e f3−W12n+3−As%yl+x e @ 
−Wl zfi+s e A −”1意n十葛伊トW1
2n+@e A 、 ”11B幅B−Wl lft+7
e ム* ”1雛1e 3% *W1204101 A
、WlmNloe B、Wl!o+11−ム亀”llo
+山1 mQtxn、   QllIl+l 、   
Qx4+z 、   Qlxn+s )となる、第1の
符号器(8)では、lブロックのワード数: (am2
8)、1ワードのビット数:(n−8)。
チェックワード数:(k−4)の符号化がなされている
この24個のPCMデータ系列と、4個のチェックワー
ド系列とがインターリーバ(91に供給される。
インターリーバ(9)では、偶数Il目のワードからな
るPCMデータ系列と奇数番■のワードからなるPCM
データ系列との間にチェツタワード系列が介在するよう
に伝送チャンネルの位置を変えてから。
インターリーブのための遅駕処場を行なっている。
この遅延処場は、第1I■の伝送チャンネルを除く他の
27儂の伝送チャンネルの夫々に対しC1ID、 2D
、 3D、 4D、・・・・、 26D、 27D (
但し、Dは単位遅蔦量で伺えば4ワード)の遅延量の遅
延回路を挿入することでなされている。
インターリーバ(9)の出力には、第2の配列状態にあ
る28個のデータ系列が現れ、このデータ系列の夫々か
ら1ワードずつが取り出され【符1m!QlK供給され
、第2のチェックワードPI MQ e Plkr+l
・’1kl+2 I P1xly4−sが形成される。
第2のチェックワードを含んで構成される32ワードか
らなる菖2のエラー訂正ブロックは、下記のものとなる
CWt 軸−1stA、Wlmm−1諏〉÷lb、、W
l!$?lUD+1)A、W1mトlno+t>B。
1 q亀−臘纏ω・喝H−前ID) Ax針ト燻l樽・q2
針ト諏■いPsxrs  *      plffia
+1  、      PlbrH、Pl!n+8  
)かかる第1及び第2のチェックワードを含む32個の
データ系列のうちで、偶数番目の伝送チャンネルに対し
てlワードの遅延回路が挿入されたインターリーバQυ
が設けられており、1また第2のチェツタワードMFI
に対してインバータB2J (13(141f;1!j
が挿入される。インターリーバαυによつ【ブロック同
士の境界Kまたがる工2−が訂正不可能となるワード数
のエラーとなり易いことに対処している。
また、インバー!03〜αSは、伝送時におけるドロッ
プアウトによつ【lプ胃ツク中の全【のデータが@0”
となり、これを再生系において正しいも、のと判別して
し1誤動作を肪止するため設けられている。同様7の目
的で第1のチェックワード系列。
に対してもインバータを挿入するようKしても良い。
そして、最終的に得られる24備のPCMデータ系列と
8個のチェックワード系列との夫々から取り出された3
2ワード毎に直列化され1lE2tElに示すよ5に、
その先頭に16ビツトの同期信号が付加されて!@送ズ
ブロックなされて伝送される。
第2図では15図示の簡単のため第11の伝送チャンネ
ルから職り出されたlワードなuiとして表示している
。伝送系の具体的な例とし【は、al気記a再生装置1
回転ディスク装置などがあげられる。
上達の符号at(8)は、前述したようなエラー訂正袴
4#に関するもので、  (lsm211.mmg、 
j■4)であり。
同様の符号器α骨は−(n−32,m5=ll、 kx
4)である。
再生されたデータが1伝送ブロツクの32ワード毎に第
3111iQK示す誤り訂正デコーダの入力に細見られ
る。再生データであるために、エラーを含んでいる可能
性がある。エラーがなければ、このデコーダの入力に細
見られる32ワードは、誤り訂正エンコーダの出力に現
れる32ワードと一致する。11Aり訂正デコーダでは
、エンコーダにおけるインターリーブ逃場と対応するデ
ィンターリーブ処場を行なって、データの順序を元に戻
してからエラー訂正を行なう。
オず、奇数*Sの伝送チャンネルに対してlワードの逼
jI崗路が挿入されたディンターリーバaeが設けられ
、また、チェックリード系列に対してイyパータ同舖(
11(21)が挿入され、初段の復号器Qυに供給され
る。復号器gυでは、第4図に示す15に、パリティ検
査行列Hclと人力の38ワード<v”)とから、シン
ド11−ム5lee 8IIs 8□意、8□1が発生
され、これにもとすいてエラー訂正が行なわれる。
αt!(F(xl=*x”−)x’+x”+x”+l)
のqF(2”)の元である。
復号器Qυからは、24儂のPCMデータ系列と4個の
チェックワード系列とが現れ、このデータ系列の1ワー
ド毎にエラーの有無を示す少なくとも1ビツトのポイン
タ(エラーがある場合には、@1”。
そう受ないときには、10′″)が付加されている。
この第4図及び後述の籐5図において、並びに以下の説
明では、受信されたlワードWiを単K Wtとして表
わしている。
この復号器なυの出力データ系列がディンターリ−ハ(
12K供給される。ディンターリーパロは、誤り訂正エ
ンコーダにおけるインターリーバ(9)でなされる遅延
処場なキャンセルするためのもので。
第1I目の伝送チャンネルから@ 27 IHの伝送チ
ャンネル1での夫々K (27D、 26D、 2!S
D、・・・・。
2D、10)と遅延量が異ならされた遅延回路が挿入s
れている。ディンターリーバ(2)の出力が次段の復号
8a@に4I&給される。復号器@では、第5図に示す
15に、パリディ検査行列Hc gと入力の28ワード
とがら、シンド’ ””” ” S20* Si!is
 ’!!* 823が発生され、これkもとずいて工2
−訂正が行なわれる。
かかる次段の復vanの出力に現れるデータ系列が偶奇
ディンターリーバCi!4KIi給される。偶奇ディン
ターリーバ−では、偶数番目のワードからなるPCMデ
ータ系列と奇数番目のワードからなるPCMデータ系列
とが互いちがいの伝送チャンネルに位置するようKHさ
れると共に、奇数番目のワードからなるPCMデータ系
列に対してlワード遅蝿回路が挿入されている。この偶
奇ディンターリーバ−の出力には、誤り訂正エンコーダ
の入力に供給されるのと全く同様の配列と所定番目の伝
送チャンネルとを有するPCMデータ系列が得られるこ
とKなる・第3ai!では1図示されてないが、偶奇デ
ィンターリーバ(至)の次に補正回路が設けられており
、復号器Qυ儲で訂正しきれなかったエラーを目立たな
くするような補正例えば平均値補間が行なわれる。
この発明の一真では、初段の復号器I2υにおいて。
lワードエラー及び2ワードエツーを訂正し、3ワ一ド
以上のエラーを検出するようにしている。
これと共に、これらの訂正及び検出の対象のワードに対
して、エラーがあることを示し、且つ互いに区別される
3種類のポインタを付加する。2ビツトのポインタを例
にとると、lワードエラーを訂正した場合には、そのエ
ラー訂正ブロック内の32ワード又はチェックワードを
除く28ワードを除く28ワードの全てのワードに対し
て、 (01)のポインタを付加し、2ワードエツーを
訂正した場合には、4)ワードに対して(10)のポイ
ンタを付加し、3ワ一ド以上のエラーが検出された場合
には、 (11)のポインタを付加する。勿論、エラー
が検出されないときは、ポインタが(00)となされる
また、3ビツトのポインタを用いるようにしても良い、
この場合は、エラーが検出されないと龜に(00G)、
  1ワードエラーを訂正したと自で(001)、  
lワードエラーを訂正したと龜で(010)。
3ワ一ド以上のエラーを検出したときで(10G)のパ
ターンが使用される。
これらのポインタは、各ワード毎に付加され。
ディンターリーバ(至)で逃場されて次段の復号器(至
)に供給される。以下に述べるよ5に、次段の復号器@
におけるエラー訂正によって、ポインタが付加されたり
、クリアされ、補正回路では、最終的に残りているポイ
ンタをもとに補正動作が行なわれる。
次段の復号器0においては、上述のポインタによって示
される。菖lのエラー訂正ブロック内のエラーワードの
個数又はエラーロケーションを用いてエラー訂正を行な
う。第6図は、この次段の復号器−におけるエラー訂正
の一例を示しており。
第6Ill及び以下の説明では、lワードエラー訂正の
場合に付加される第1のポインタによるエラーワードの
個数をNlで表わし、2ワードエツー訂正の場合に付加
される第2のポインタによるエラーワードの個数なN3
で表わし、3ワ一ド以上のエラーを検出した場合に付加
される第3のポインタによるエラーワードの個数をN3
で表わす、また、第6図において、Yは肯定を表わし、
Nは否定を表わす6次段の復号器(至)では、2ワード
エラー1で訂正するので、エラー訂正のアルゴリズムと
しては、変形されたアルゴリズムが好ましい。つ壜り。
第6図に示される70−チャートの最初において前述の
エラーロケーション多項式(Aa”+Bα1+C=O)
が演算され、この各係数A、 B、 Cとシンドローム
810〜82mとを用いたエラー訂正が行なわれる。
これと共に、1ブロツク内に含まれる第1.第2゜a1
3のポインタの各々の総数Nl * N2 * N3が
数えられる。勿論、シンドロームを用いてエラーがない
ことの検出、lワードエラーの検出、2ワードエラーの
検出を段階的に行な5基本的なアルゴリズムを用いても
良い。
(1)  エラーがないかどうかを調べる。(A−B=
C。
o、 82G”(L 8xs=O) ノドle!、 一
応!?−rjLとする。その場合、  (Ns≦gl)
かどうかを−ベる。(Ns≦gl)であれば、エラーな
しと判定し。
そのエラー訂正ブロック内のポインタをクリアするe 
 (Ns>!x)であれば、シンドロームによる検出が
正しくないと判定し、ポインタをそのま宜としておく。
仁のポインタコピーの際に。
3ワ一ド以上のエラーの検出時に付加される第3のポイ
ンタのみ、或いはこれに加えて、2ワ一ド訂正時に付加
される第2のポインタをコピーの対象とするよ5Kして
も^い、りtす、lワードエラー訂正が誤ったものであ
る確率は。
かなり小さいので、第1のポインタをコピーの対象から
外すようにしても良い。zlの値は、かなり大きく、1
0〜14程度である。
(2) lワードエラーかどうかを調べる。(AまB=
Cm’s 820’FOs 8ss’FO)のときに1
ワードエラシ冒ン量を求める。このエラーロケーション
lが(O〜27)の範■Ktlれるかどうか検出される
。この範囲外のときは、lワードエラーの訂正を行なう
ことができない、そして、(N3≦xB)が成立するか
どうかが判断される。このzs。
値は、3或いは4である。この条件が成立すると龜は、
lワードエラーと誤って検出するIIIKは、ポインタ
の個数が少なすVるので、そのエラー訂正ブロック内に
含まれる全てのワードに対して、#I3のポインタを付
加する(オールポインタ) @ (Ns>gs)のとき
は、ポインタ;ビーの動作が前述と同様になされる。
次に、このエラーロケーションIKポインタが宣ってい
るかどうかが検出される。この場合。
2ワード訂正で付加されるポインタ及び3ワ一ド以上の
エラーワードの検出時に付加されるポインタが判断の対
象とされる。エラーロケーションゑにポインタが豆って
いれば1次にCNs≦zりかどうかが調べられる1口は
1例えばlOである。(Ns≦gl)であれば、lワー
ドエラーと判断し*  (et =Szo)を用いてエ
ラー訂正が行なわれる。ポインタが豆っていても、(N
s>口)であれば、1ワードエツーの割には、ポインタ
の個数が多すぎるので、lワードエラーと判断すること
は危険であると判断し、ポインタをその筐筒とし、てお
く(ポインタコピー)。
エラーロケータ1ンiに第2及び@3のポイン夕が立っ
ていない場合には、(N3≦zl)かどうかが調べられ
る。第1のポインタがエラーロケーシH7ifC立って
いても、同様に扱われる。
翼3はかなり小さい数で例えば2である。CNs≦匂)
が成立すると自は、シンドロームの演算でもってエラー
ロケーションiKついての1”7−ドエラーを訂正する
・ (N3〉匂)の場合では、更K(Ns≦寞4)かどうか
が調べられる。つ宜り、(!3<Nl≦!4)のときは
、シンドロームによるlワードエラーの判定が誤ってい
る@には、Nsが小さすぎることを意味するから、その
ブロックの全ワードのポインタを立てるようKする。逆
にCNs>xa’)であれば、ポインタをその11とす
る。
なお、(N3≦83)の判断において、第2のポインタ
の個数N2を考慮しても良い。例えば、第3のポインタ
の個数Nsに比べて1Ii2のポインタの個数N8に対
してより小さい重み付けがなされ、そのうえで両者の合
計の数が比較される。
(3) 2ワードエツーかどうかが謁ぺられる。2ワー
ドエラーであれば、演算によってエラーロケ求められる
。このエラーロケーション(1,j)が共に、(0〜2
7)の範囲に含まれるかどうか検出される。この範囲外
のときは、2ワードエラーの訂正を行なうことができな
い。
そして、(N3≦柿)が成立するかどうかが判断される
。この冨・の値は、2〜311度である。
この条件が成立するときは、2ワードエラーと誤って検
出する割には、ポインタの個数が少なすぎるので、その
エラー訂正ブロック内に含まれる全てのワードに対して
、第3のポインタを付加する(オールポインタ)@ (
Ns>!*)のときは、ポインタコピーの動作が前述と
同様になされる。
また、エラーロケーション(1,3)が共K。
(O〜27)の範■にある場合には、これらに醜3のポ
インタが立っているかどうかが調べられる。この場合、
2ワードエラーの検出そのものが、v4っているおそれ
がlワードエラーの検出の場合と比べて大急いので、第
3のポインタのみが判断の対象とされる。1.1の何れ
にも、ポインタが立っていないときは、(N3≦工・)
かどうかが調べられる。z6は例えば2である。これが
成立するときには、z、3の何れにも、ポインタが立っ
ていない割には、ポインタの数が少な丁「るので、その
エラー訂正ブロックの全てのワードに対して第3のポイ
ンタが付加される(オールポインタ)。また、 (Na
>is)のときには、ポインタコピーがなされる。
エラーロケーション(傷、j)の何れか一方にポインタ
が立っているときは、(N3≦zy) (Nrは例えば
3である)が調べられる。これが成立するとIKは、オ
ールポインタとされ、そうでないときは、ポインタコピ
ーが行なわれる。
エラーロケーション(1,J)の何れにもポインタが立
つズいるときには、 (Ns≦Xa)(!Sは例えば4
である)が調べられる。(Ns≦Za)でアtLki、
 エラーロケーション1.1に関する2ワードエラーの
訂正が行なわれる。この訂正は。
エラーパターンei、ejを前述のように求めることで
なされる。(Ns>gs)のと自は、3ワ一ド以上のエ
ラーを2ワードエラーと−って検出しているおそれが高
いとして訂正を行なわず、ポインタコピーが行なわれる
(4)上述の(1)(2バ3)のどの場合にも咳轟しな
い即ち2レードをこえるエラーがある場合には、エラー
訂正が行なわれない。そして(Ns≦ff1xo)かど
うかが謁べられる* (Nm≦J6)であれば、ボイ/
りの信頼性が低いと判断し、オールポインタが行なわれ
る。(Nm>gxo)’であれば、ポインタをそのまま
としておく。
第7図及び第8図の夫々は1次段の復号におけるエラー
訂正の部分的変形の説明に用いるフローチャートである
第6図では、オールポインタとポインタコピーとの2通
りしかなかったが、第1及び第2のポインタの個数を考
慮することにより、一層細かな処場を行なうことができ
る。第7図に示すように。
まず、lll3のポインタの個数N3について、  (
N3≦l1l)が調べられ、 (Ns>gtt)のよう
に、エラーワードが多いと自は、第3のポインタだけが
その壇1*される。また、(N3≦冨11)が成!する
ときには* (Ns 十N* 十N3≦!1m)につい
て詞ぺられる。
Illが41j度の値に対し、z18は、10111度
の大きい値とされている。この関係が成立するときには
ポインタの信頼性が低いと判断され、そのブロックの食
てのワードに対して第3のポインタが付加される@  
(Nl十Nz+81)zll)のときは、ポインタの信
頼性が高いとされ、第1.第2.lll3のポインタが
食てそのオ盲とされる。
また、3ワ一ド以上のエラーが検出される場合において
、ポインタで示されるエラーロケーション(曇、j、k
)又は(11j、ktI)を用いて3ワードエラー或い
は4ワードエツーを訂正するポインタイレージヤを行な
うようにしても良い。118図は。
この場合の70−チャートを示している。3ワ一ド以上
のエラーと判定されたと1には、第1.第2、第3のポ
インタの合計が3又は4であるかどうかが調べられる。
(Nl +Nz 十NB = 3 (又は4))の場合
には、このポインタによって示されるエラーロケーショ
ン1. Is k、 (慮)を用いてエラーパターンを
求めるようになされる。上式の関係が成立しないときに
は、第3のポインタの個数N3が2(又は3)より少な
いかどうかが調べられる。(N3≦2(又は3))のと
きは、3ワ一ド以上のエラーの割には、ポインタの個数
が少なすぎるので、ポインタの信頼性が低いと判断され
、全てのり−ドに対してポインタが付加される。(Ns
>2(又は3))の場合には、第2及び第3又は第3の
ポインタがその11とされる。このように、ポインタイ
レージヤのときに、@1のポインタを用いることによっ
て、誤った訂正、訂正不能の確率を減らすことができる
上述の第3図に示す誤り訂正デコーダでは、第1のチェ
ックワードQxxn* Q1sn+t e Qsx(t
+わQl gn+sを用いたエラー訂正と第2のチェッ
クワードP1m(ItPif!n+1* P12rrH
* P11rr+1を用いたエラー訂正とを夫*1回ず
つ行なっている。この各エラー訂正を2回以上(実際的
には、2回1度)ずつ行なう15にすれば、訂正された
結果のよりエラーが減少されたことを利用できるから、
エラー訂正能力をより増すことがで論る。このように、
更K11l&に復号I11を設ける場合には、復号器+
211@においてチェックワードの訂正も行なっておく
必要がある。
なお、上述の例では、インターリーバ(9)Kおける遅
鷺@場として、遅鷺量をDずつ異ならせるようにしたが
、このような規則的な遅蔦量の変化と異なり、不規、鋼
的なものとしても良い、また、第2のチェックワードP
iは、PCM:y′−夕のみならず、第1のチェックワ
ードQlをも含んで構成される誤り訂正符号である。こ
れと同様に、第1のチェックワードQlが第2のチェツ
タワードPムをも含むようKすることも可能である。臭
体的には。
$2のチェックワードP1を帰還して第11)チェック
ワードを形成する符号器に供給すれば良い。
仁のような帰還形の構成は、復号の回数を上述の15K
IS回以上とする場合に対して有効である。
以上の説明から通解されるように、この発明に依ttば
、クロスインターリーブによってバーストエラーを分散
させるよ5Kt、ているので、ランダムエラー及びバー
ストエラーの何れに対しても有効なエラー訂正を行なう
ことができる。また、2段以上の復号な行なう場合、前
段で複数種拳のポインタを付加しておき1次段では、こ
のポインタを、その償輌度の違いを考慮して利用するこ
とKより、v4つた訂正のおそれや、訂正不能となるお
それを軽減することができる。
なお、上述の一実施例では、エラー訂正符号として隣接
符号を用いたが、lワードエラーを訂正で龜、2ワード
エラー鷹で検出で龜るエラー訂正符号を用いるようにし
ても良い。
【図面の簡単な説明】
第1図はこの発明が適用された誤り訂正エンコーダの一
例のブロック図、JIg図は伝送時の配列を示すブロッ
ク図、第3図は誤り訂正デコーダの一例のブロック図、
第4図、第5図及び第6図は誤り訂正デコーダの復号器
の動作の説明に用いる図、第71!!Q及び第8図の夫
々は誤り訂正デコーダの一部変形された復号器の動作の
説明に用いる図である。 (1) (9)αυはインターリーバ、(8)α4Iは
符号器、 ae(2)−はディンターリーバ、 cll
)@は復号器である。

Claims (1)

  1. 【特許請求の範囲】 1、 第1の配列$lIKある複数チャンネルのPCM
    デー−系列の各々に食まれるlワードとこれに対する第
    1のチェックワードとからなる第1のエラー訂正ブロッ
    クが形成され、上記複数チャンネルのPCMデータ系列
    と第1のチェックワード系列をチャンネルごとKJII
    なる時間遅蔦させる仁とkよって第2の配列状態とし、
    この第2の配列状態KToi複数チャンネルのPCMデ
    ータ系列とjIlのチェックリード系列との各々に會壜
    れるlワードとこれに対する第2のチェックワードとか
    らなる第2の工2−訂正プ鑓ツクが形成されたもののエ
    ラー訂正方法において、菖2のエラー訂正ブロックに対
    する初段の復号な行ない1次に第2の配列状態にある複
    数チャンネルのPCMデータ系列と第1のチェツタワー
    ド系列とをチャンネルごとKJ%なる時間逼延させるこ
    とによって菖lの配列状態とし、この後に第1のエラー
    訂正プロッタに対する次段の復号な行なうようになし、
    上記初段の復号では、WN2のエラー訂正ブロック内の
    少なくともlワードのエラーを訂正すると共に、2ワ一
    ド以上のエラーを検出し、この17−ド訂正と2ワ一ド
    以上のエラー検出とを区別できる2種のポインタを各ワ
    ードに対して付加し、上記次段の復号で−は、第1のエ
    ラー訂正ブロック内Kttnるワードに関するエラーを
    訂正し、この訂正の退場で第1のエラー訂正プロッタ内
    に食1れる上記2種のポインタの個数、状態等をvlg
    lJL、このq4J別結果によってエラー検出の見逃し
    、誤った訂正を防止することを特徴とするエラー訂正方
    法。 2.2種のポインタのうちで、信頼度が高い一方のポイ
    ンタの第1のエラー訂正プaツク内に會筐れる個数を次
    段の復号において比較判別し。 訂正可能かどうかを判断することな特徴とする特許請求
    の範111E1項記載のエラー訂正方法。 3、次段の復号でエラー訂正が不可能な場合において、
    使用したエラー訂正符号のポインタの信頼度に応じて、
    共通のエラー訂正ブロック内に含オれるワードの食てに
    ポインタを付加するか。 初段の復号で付加されたポインタをそのままとすること
    を特徴とする特許請求の範囲第1項記載のエラー訂正方
    法。
JP56127595A 1981-08-14 1981-08-14 エラ−訂正方法 Granted JPS5829237A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP56127595A JPS5829237A (ja) 1981-08-14 1981-08-14 エラ−訂正方法
CA000406845A CA1184678A (en) 1981-08-14 1982-07-08 Method for error correction
EP82304042A EP0072640B1 (en) 1981-08-14 1982-07-30 Methods of data error correction
DE8282304042T DE3273916D1 (en) 1981-08-14 1982-07-30 Methods of data error correction
AT82304042T ATE23071T1 (de) 1981-08-14 1982-07-30 Verfahren zur fehlerkorrektur von daten.
US06/615,670 US4541092A (en) 1981-08-14 1984-05-31 Method for error correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56127595A JPS5829237A (ja) 1981-08-14 1981-08-14 エラ−訂正方法

Publications (2)

Publication Number Publication Date
JPS5829237A true JPS5829237A (ja) 1983-02-21
JPH0351140B2 JPH0351140B2 (ja) 1991-08-05

Family

ID=14963963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56127595A Granted JPS5829237A (ja) 1981-08-14 1981-08-14 エラ−訂正方法

Country Status (6)

Country Link
US (1) US4541092A (ja)
EP (1) EP0072640B1 (ja)
JP (1) JPS5829237A (ja)
AT (1) ATE23071T1 (ja)
CA (1) CA1184678A (ja)
DE (1) DE3273916D1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161547A (ja) * 1982-03-19 1983-09-26 Pioneer Electronic Corp デ−タの復号化方式
JPS605478A (ja) * 1983-06-22 1985-01-12 Hitachi Ltd 誤り訂正方法及び装置
JPS607543A (ja) * 1983-06-24 1985-01-16 Hiroichi Okano 誤り訂正および検出を行うbch符号の復号装置
JPS60204126A (ja) * 1984-02-29 1985-10-15 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 復号装置
DE3523278A1 (de) * 1984-06-28 1986-01-09 Mitsubishi Denki K.K., Tokio/Tokyo Decoder zur decodierung eines zweistufig codierten codes
JPS61227273A (ja) * 1985-04-01 1986-10-09 Sony Corp 誤り訂正方法
JPH01268318A (ja) * 1988-04-20 1989-10-26 Sanyo Electric Co Ltd データ誤り検出回路
US5684810A (en) * 1993-12-28 1997-11-04 Mitsubishi Denki Kabushiki Kaisha Error correcting decoder and error correction decoding method

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661156B2 (ja) * 1983-05-21 1994-08-10 ソニー株式会社 エラ−訂正のための符号化方法
JPS6029073A (ja) * 1983-06-17 1985-02-14 Hitachi Ltd ディジタル信号構成方式
DE3484455D1 (de) * 1983-09-06 1991-05-23 Toshiba Kawasaki Kk Fehlerkorrekturschaltung.
JPH0812612B2 (ja) * 1983-10-31 1996-02-07 株式会社日立製作所 誤り訂正方法及び装置
US4627058A (en) * 1984-01-27 1986-12-02 Pioneer Electronic Corporation Code error correction method
JPS60185263A (ja) * 1984-03-02 1985-09-20 Hitachi Ltd エラ−訂正方式
JPH084233B2 (ja) * 1984-06-29 1996-01-17 株式会社日立製作所 誤り訂正符号の復号装置
US4727547A (en) * 1984-07-18 1988-02-23 Willi Studer Method and apparatus for decoding
JPH0619721B2 (ja) * 1984-07-20 1994-03-16 パイオニア株式会社 符号誤り訂正方法
JP2539353B2 (ja) * 1984-10-05 1996-10-02 株式会社日立製作所 Pcm信号再生方法及び装置
JPH06101207B2 (ja) * 1985-03-13 1994-12-12 ソニー株式会社 誤り検出及び誤り訂正方法
US4849975A (en) * 1987-11-10 1989-07-18 International Business Machines Corporation Error correction method and apparatus
JP2563389B2 (ja) * 1987-11-13 1996-12-11 松下電器産業株式会社 誤り検出訂正方法
JP3109087B2 (ja) * 1990-08-24 2000-11-13 ソニー株式会社 符号化装置及び復号化装置
JPH04222029A (ja) * 1990-12-21 1992-08-12 Sony Corp エラー訂正方法
GB2275393B (en) * 1993-02-20 1997-08-20 Northern Telecom Ltd Transmission system
US5412667A (en) * 1993-07-08 1995-05-02 Commodore Electronics Limited Decoder for cross interleaved error correcting encoded data
JP3234493B2 (ja) * 1996-03-11 2001-12-04 三洋電機株式会社 符号誤り訂正方法及び符号誤り訂正装置
JP3214478B2 (ja) * 1998-12-28 2001-10-02 日本電気株式会社 誤り訂正復号装置
US6625774B1 (en) * 1999-10-29 2003-09-23 Stmicroelectronics, Inc. Redundancy system and method for locating errors in interleaved code words
FR2845772B1 (fr) * 2002-10-11 2005-01-21 Airbus France Procede de detection de defaut de blindage d'un cable multifilaire
US7328395B1 (en) 2004-04-13 2008-02-05 Marvell International Ltd. Iterative Reed-Solomon error-correction decoding
US7590923B1 (en) * 2004-10-27 2009-09-15 Marvell International Ltd. Architecture and control of Reed-Solomon error identification and evaluation
US10296405B2 (en) * 2016-07-05 2019-05-21 SK Hynix Inc. Nonvolatile memory system and error determination method thereof
US11722152B1 (en) 2020-11-25 2023-08-08 Astera Labs, Inc. Capacity-expanding memory control component
US12061793B1 (en) * 2020-11-25 2024-08-13 Astera Labs, Inc. Capacity-expanding memory control component
US12596612B1 (en) 2023-10-30 2026-04-07 Astera Labs, Inc. Virtual metadata storage with decode-alias mitigation
US12277350B1 (en) 2023-10-30 2025-04-15 Astera Labs, Inc. Virtual metadata storage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507439A (ja) * 1972-11-15 1975-01-25
JPS5488109A (en) * 1977-12-23 1979-07-13 Ibm Error corrector
JPS55131860A (en) * 1979-03-30 1980-10-14 Matsushita Electric Ind Co Ltd Error correction unit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3078443A (en) * 1959-01-22 1963-02-19 Alan C Rose Compound error correction system
US3496549A (en) * 1966-04-20 1970-02-17 Bell Telephone Labor Inc Channel monitor for error control
GB1445439A (en) * 1973-11-20 1976-08-11 Ibm Error correction systems for a multichannel data handling system
US3988677A (en) * 1975-06-23 1976-10-26 Nasa Space communication system for compressed data with a concatenated Reed-Solomon-Viterbi coding channel
JPS5380105A (en) * 1976-12-24 1978-07-15 Sony Corp Digital signal transmission method
US4142174A (en) * 1977-08-15 1979-02-27 International Business Machines Corporation High speed decoding of Reed-Solomon codes
JPS5857781B2 (ja) * 1978-01-17 1983-12-21 三菱電機株式会社 符号化復号化方式
JPS54137204A (en) * 1978-04-17 1979-10-24 Sony Corp Digital signal transmission method
JPS54139406A (en) * 1978-04-21 1979-10-29 Sony Corp Digital signal transmission method
JPS5556744A (en) * 1978-10-23 1980-04-25 Sony Corp Pcm signal transmission device
JPS55115753A (en) * 1979-02-27 1980-09-05 Sony Corp Pcm signal transmission method
JPS56119550A (en) * 1980-02-25 1981-09-19 Sony Corp Transmission method of pcm signal
JPS574629A (en) * 1980-05-21 1982-01-11 Sony Corp Data transmitting method capable of correction of error
US4371930A (en) * 1980-06-03 1983-02-01 Burroughs Corporation Apparatus for detecting, correcting and logging single bit memory read errors
JPS5710558A (en) * 1980-06-20 1982-01-20 Sony Corp Error correcting method
US4380071A (en) * 1981-02-02 1983-04-12 Sony Corporation Method and apparatus for preventing errors in PCM signal processing apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507439A (ja) * 1972-11-15 1975-01-25
JPS5488109A (en) * 1977-12-23 1979-07-13 Ibm Error corrector
JPS55131860A (en) * 1979-03-30 1980-10-14 Matsushita Electric Ind Co Ltd Error correction unit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161547A (ja) * 1982-03-19 1983-09-26 Pioneer Electronic Corp デ−タの復号化方式
JPS605478A (ja) * 1983-06-22 1985-01-12 Hitachi Ltd 誤り訂正方法及び装置
JPS607543A (ja) * 1983-06-24 1985-01-16 Hiroichi Okano 誤り訂正および検出を行うbch符号の復号装置
JPS60204126A (ja) * 1984-02-29 1985-10-15 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 復号装置
DE3523278A1 (de) * 1984-06-28 1986-01-09 Mitsubishi Denki K.K., Tokio/Tokyo Decoder zur decodierung eines zweistufig codierten codes
JPS61227273A (ja) * 1985-04-01 1986-10-09 Sony Corp 誤り訂正方法
JPH01268318A (ja) * 1988-04-20 1989-10-26 Sanyo Electric Co Ltd データ誤り検出回路
US5684810A (en) * 1993-12-28 1997-11-04 Mitsubishi Denki Kabushiki Kaisha Error correcting decoder and error correction decoding method

Also Published As

Publication number Publication date
ATE23071T1 (de) 1986-11-15
JPH0351140B2 (ja) 1991-08-05
EP0072640A1 (en) 1983-02-23
CA1184678A (en) 1985-03-26
US4541092A (en) 1985-09-10
EP0072640B1 (en) 1986-10-22
DE3273916D1 (en) 1986-11-27

Similar Documents

Publication Publication Date Title
JPS5829237A (ja) エラ−訂正方法
JPS6095640A (ja) 誤り訂正方法及び装置
NL8103001A (nl) Werkwijze en inrichting voor foutkorrektie.
JPS6041770B2 (ja) エラ−・チェック修正システム
DK162862B (da) Fremgangsmaade til fejl-korrigering i digitale datatransmissionssystemer
JPH02189032A (ja) エラー訂正方法
JPS5846741A (ja) 復号器
JPH0361381B2 (ja)
JPH0353818B2 (ja)
EP1280281A1 (en) Decoder and decoding method
EP0310220B1 (en) An apparatus useful for correction of single bit errors and detection of double bit errors in the transmission of data
US5745510A (en) System for detecting frame/burst synchronization and channel error using cyclic code
JPH0241032A (ja) 誤り訂正装置
JPS58111539A (ja) エラ−訂正方法
JPH1117557A (ja) 誤り訂正方法及び誤り訂正装置
JP3071482B2 (ja) パケット受信機の誤り訂正回路
JP3583905B2 (ja) 誤り訂正装置
JPH0353816B2 (ja)
JPH06244741A (ja) 誤り訂正方法
JPH0361380B2 (ja)
JPH0259660B2 (ja)
JPH0361379B2 (ja)
JPH10229343A (ja) 誤り訂正処理方法
JPS61186027A (ja) 誤り訂正方法
JPH047848B2 (ja)