JPS5829286A - 交換方式 - Google Patents
交換方式Info
- Publication number
- JPS5829286A JPS5829286A JP12740681A JP12740681A JPS5829286A JP S5829286 A JPS5829286 A JP S5829286A JP 12740681 A JP12740681 A JP 12740681A JP 12740681 A JP12740681 A JP 12740681A JP S5829286 A JPS5829286 A JP S5829286A
- Authority
- JP
- Japan
- Prior art keywords
- line
- input
- output
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本＠＠は交換方式、１１ｔｈＷＣ評しく言えば、高信頼
ｌ１ｋ１１Ｐ有し、同一部品の反復接続により任意の規
模の交換機を構威し得る交換方式に関する。
ｌ１ｋ１１Ｐ有し、同一部品の反復接続により任意の規
模の交換機を構威し得る交換方式に関する。
従来の交換方式は、単一プロセッサによる蓄積プログツ
ム制御のものが大半であるが、交換機の最高も瑠能力は
プａセッｔｔｇ力で決定されてしまう。また信頼性につ
いても、プロセッサの障害は交換機金体にわたる影響な
もたらし、プロセッサの信頼性がその大半を決定してい
る。この問題の解決のためＫ１１ｌｌ来からプロセッサ
の複数化も実施されている。しかしながら１従来のプロ
セッサの複数化は、本来１つのプロセッサで行う処理を
分散しているた゛め、メモッパスのスループットが処理
能力の最大値を決定するととになり、更に高い処理能力
を要求される鳩舎不充分であった。また信頼性について
は、プロセッサが複数化されてもメ毫ツパス、メモツ上
の共通データ等交換機として単一の部分もあり交換機の
容量が多いにもかかわらず信頼性について考慮されてい
るとは貴丸なかった。
ム制御のものが大半であるが、交換機の最高も瑠能力は
プａセッｔｔｇ力で決定されてしまう。また信頼性につ
いても、プロセッサの障害は交換機金体にわたる影響な
もたらし、プロセッサの信頼性がその大半を決定してい
る。この問題の解決のためＫ１１ｌｌ来からプロセッサ
の複数化も実施されている。しかしながら１従来のプロ
セッサの複数化は、本来１つのプロセッサで行う処理を
分散しているた゛め、メモッパスのスループットが処理
能力の最大値を決定するととになり、更に高い処理能力
を要求される鳩舎不充分であった。また信頼性について
は、プロセッサが複数化されてもメ毫ツパス、メモツ上
の共通データ等交換機として単一の部分もあり交換機の
容量が多いにもかかわらず信頼性について考慮されてい
るとは貴丸なかった。
従来の上記の交換方式においては、交換機の規模を任意
に、しかも無駄のない、特に交換ＪＩ＆層能力に無駄の
ないように、設電することは容易ではなかった。そして
、同一構成の部品として構成された交換機の構成単位を
追加して簡単に規模の増大すなわち交換機の容量を増加
するようなことは従来は知られていなかった。
に、しかも無駄のない、特に交換ＪＩ＆層能力に無駄の
ないように、設電することは容易ではなかった。そして
、同一構成の部品として構成された交換機の構成単位を
追加して簡単に規模の増大すなわち交換機の容量を増加
するようなことは従来は知られていなかった。
本発明は、これらの欠点を除去し、交換処理を極度に分
散化することにより交換機の規模の大小に絢すず高ｆｉ
ｌｌ性が得られ、また、同一構成の部品として構成され
た交換機の構成単位を必要数接続して任意の規模の交換
機を得ることが可能な交換方式を提供することを目的と
する。
散化することにより交換機の規模の大小に絢すず高ｆｉ
ｌｌ性が得られ、また、同一構成の部品として構成され
た交換機の構成単位を必要数接続して任意の規模の交換
機を得ることが可能な交換方式を提供することを目的と
する。
以下本発明の実施例を図面について詳細に説明する。
第１ＩＩは本！ｉ明の実施例の概要を示す図であって、
１は入力回路、２は出力回路、５は入力回路ＩＫ接続さ
れた水平の出力線、４は出力回路２に接続された謹直の
入力線であり、５は、上紀水平纏５と一直線４の各交点
に設けられた交点スインｔである。入力回路１および出
力回路２の数は任意に設定し得る。第１図は、入力回路
１および出力回路２はそれぞ３Ｂ個あり、８ｘ８のマト
リクスで構成した交換機を示す。
１は入力回路、２は出力回路、５は入力回路ＩＫ接続さ
れた水平の出力線、４は出力回路２に接続された謹直の
入力線であり、５は、上紀水平纏５と一直線４の各交点
に設けられた交点スインｔである。入力回路１および出
力回路２の数は任意に設定し得る。第１図は、入力回路
１および出力回路２はそれぞ３Ｂ個あり、８ｘ８のマト
リクスで構成した交換機を示す。
図において入力回路１はそれぞれ入回線を収容し、出力
回路２は同様にそれぞれ出回線に接続され、入力回路１
は、入回線よりの接続情報により。
回路２は同様にそれぞれ出回線に接続され、入力回路１
は、入回線よりの接続情報により。
該入力口ｊｉ１１に接続されている水平線Ｓのうちの１
個の交点スイッチ５を選択動作させ、この動作した交点
スイッチを介して上記水平線３を垂直線４に接続し、接
続情報により指定された出力回路２に接続される。
個の交点スイッチ５を選択動作させ、この動作した交点
スイッチを介して上記水平線３を垂直線４に接続し、接
続情報により指定された出力回路２に接続される。
入回線から入力回路１が接続要求を受けると、該入力回
路１は接続要求を表わす信号をその水平線５に流し、続
いて、入回線から入力する接続情報により指定された出
力回路２のアドレスを送出する。当該水平線５に接続さ
れている交点スイッチ５は自己のＷＩ続されている出力
回路のアドレスと入力回路１の送出したアドレスが一致
するかどうか監視し、一致していればただちに動作して
出力回路２を捕縄し、該入力回路１と一該出力回路２を
接続する。また当該出力回路２が使用中であれば接続侍
ちの状態に入り該出力回路２が空き次第接続する。上記
アドレスが一致しなければその交点スインｆ５は動作し
ない。こうして作られた交点スイッチ５の接続は、当該
入力回路１から送出される開放指示信号により復旧し元
の状態にもどる。
路１は接続要求を表わす信号をその水平線５に流し、続
いて、入回線から入力する接続情報により指定された出
力回路２のアドレスを送出する。当該水平線５に接続さ
れている交点スイッチ５は自己のＷＩ続されている出力
回路のアドレスと入力回路１の送出したアドレスが一致
するかどうか監視し、一致していればただちに動作して
出力回路２を捕縄し、該入力回路１と一該出力回路２を
接続する。また当該出力回路２が使用中であれば接続侍
ちの状態に入り該出力回路２が空き次第接続する。上記
アドレスが一致しなければその交点スインｆ５は動作し
ない。こうして作られた交点スイッチ５の接続は、当該
入力回路１から送出される開放指示信号により復旧し元
の状態にもどる。
上記の、接続された状態において、上記入力回路１から
送られる通信信号は該当水平線Ｓ、交点スイツデ５．お
よび垂直線４を経て上記出力回路２に伝達される。
送られる通信信号は該当水平線Ｓ、交点スイツデ５．お
よび垂直線４を経て上記出力回路２に伝達される。
次に第１図の実施例の詳細な構成および動作を説明する
。第２Ｅは、第１図の点線で囲んだ部分すなわち交ａｍ
の構成単位９の構成を示す図である。ｔｉＡｒｔｃおイ
テム、 ａ 、 Ａ’ 、 ｔ’ ； Ｂ 、 ｂ 、
Ｗ 、 ｂ’ ； Ｃ。
。第２Ｅは、第１図の点線で囲んだ部分すなわち交ａｍ
の構成単位９の構成を示す図である。ｔｉＡｒｔｃおイ
テム、 ａ 、 Ａ’ 、 ｔ’ ； Ｂ 、 ｂ 、
Ｗ 、 ｂ’ ； Ｃ。
Ｃ９σ、ｃ’；ｐ、ａ、Ｉｙ、ｄ’；はそれぞれ水平線
（第１１１ＩのＳ）を示し、また、Ｐ＊ Ｐ ＊ Ｐ＊
Ｖ ； Ｑ ＊ ｑ＊Ｑ： ｅ ｑ’ ； Ｒ＊ ｒ
＊ Ｒ’ ｅ ｒ’ ； ８ ｍ ’ ＃ ８’ ＊
” ； ｉｔ ’ｔ” ｔＬぞれ一直線（第１１１１
の４）を示す。第２図は４×４のマトリクスを示すが、
これを交換機の構成単位９として、集積回路またはパッ
ケージに構成して１個の部品とし、この部品をマ）９ク
ス状に平面上に配置し、隣接する単位９のムとに、暑と
ａ’ ； Ｂと「、＃ａとＶ； 〜およびＰと？、ｐと
グ；Ｑとｑ、ｑと硅僻を接続することにより、任意の大
きさのマトリクスを構成し得られ、このようにして交換
機の規模を任意に設定できる。
（第１１１ＩのＳ）を示し、また、Ｐ＊ Ｐ ＊ Ｐ＊
Ｖ ； Ｑ ＊ ｑ＊Ｑ： ｅ ｑ’ ； Ｒ＊ ｒ
＊ Ｒ’ ｅ ｒ’ ； ８ ｍ ’ ＃ ８’ ＊
” ； ｉｔ ’ｔ” ｔＬぞれ一直線（第１１１１
の４）を示す。第２図は４×４のマトリクスを示すが、
これを交換機の構成単位９として、集積回路またはパッ
ケージに構成して１個の部品とし、この部品をマ）９ク
ス状に平面上に配置し、隣接する単位９のムとに、暑と
ａ’ ； Ｂと「、＃ａとＶ； 〜およびＰと？、ｐと
グ；Ｑとｑ、ｑと硅僻を接続することにより、任意の大
きさのマトリクスを構成し得られ、このようにして交換
機の規模を任意に設定できる。
第６図は、上記の満１位、交換機の構成単位９を集合し
て構成した交換機の一例を示すものである。
て構成した交換機の一例を示すものである。
なお、線９−１’ ＊Ｑ−ｑ’ ｇｒ −ｒ’ 、ｓ−
ｓノは、その最上の構成単位の出端Ｖ 、 ｑｌ 、
ｒ′、 ｓ７がそれぞれ出力回路２に接続されループを
構成する。
ｓノは、その最上の構成単位の出端Ｖ 、 ｑｌ 、
ｒ′、 ｓ７がそれぞれ出力回路２に接続されループを
構成する。
第５図の９は、第２図の４×４のマトリクスとして構成
された構成単位であり第Ｓ図全体として１２Ｘ１２のマ
トリクスを構成している。
された構成単位であり第Ｓ図全体として１２Ｘ１２のマ
トリクスを構成している。
第２図に示す構成単位９はその単位内で制ａＳ能をある
程度共通化させている。第２図において、６ム！、６ム
ｑ参６ムＲ，６ム８参６ＢＰ〜等はゲート−路装置であ
り、７ム、 ７Ｂ 、 ７ｃ 、 ７Ｄは水平地理装置
、８Ｐｓ ｋ 、 ８ｍ 、 ８ｇは謹直処理装置であ
る。上記６種の装置の機能を総合して交点スイッチ５の
機能が実現できる。第４図は水平処理装置７なの動作閣
であり、第５ａｌｌは、その内部構成図である。第５ａ
ｌｉＫｋいて、■、■、■、■、［有］は端子であり、
端子０は、例えば水平処理装置７ム（第２図参ｊｌｉ）
においては線ム−Ａ′に接続され、■■■［相］はそれ
ぞれ幽単位内のムーＡ′線に接続されたゲート回路装置
６ム１．６ム１．＋６ムＱｅ４ムＰの端子■に接続され
ている。空の状態では捕捉待ち状態であるが、入力義健
から接続要求があり、該入力回路よりの水平線、例えば
第２図のムがオフからオンになることにより、第５図に
示す水平処理装置７ムの端子■がオ）／になり、その補
拠識別部１０が動作し、アドレス待ち状態に入る。アド
レス受信部１１は、端子■から引きつづき入力されるス
タート・ビットにつづ（宛先アドレスを受信すると、ア
ドレス判定部１２へこれを転送、アドレス判定部１２で
は当該構成単位９にあらかじめ付与されたアドレスと、
受信したアドレス中の上位ピッ）と一致するか判定し、
一致していればただちに受信したアドレスの下位２ビツ
トをデコードし、該当するグー）囲路装置６ムｓ、４ム
ｘ、６ムＱｅ６ムＰへの出端子■■■［相］の１つに出
力しこれを接続要求として知らせる。
程度共通化させている。第２図において、６ム！、６ム
ｑ参６ムＲ，６ム８参６ＢＰ〜等はゲート−路装置であ
り、７ム、 ７Ｂ 、 ７ｃ 、 ７Ｄは水平地理装置
、８Ｐｓ ｋ 、 ８ｍ 、 ８ｇは謹直処理装置であ
る。上記６種の装置の機能を総合して交点スイッチ５の
機能が実現できる。第４図は水平処理装置７なの動作閣
であり、第５ａｌｌは、その内部構成図である。第５ａ
ｌｉＫｋいて、■、■、■、■、［有］は端子であり、
端子０は、例えば水平処理装置７ム（第２図参ｊｌｉ）
においては線ム−Ａ′に接続され、■■■［相］はそれ
ぞれ幽単位内のムーＡ′線に接続されたゲート回路装置
６ム１．６ム１．＋６ムＱｅ４ムＰの端子■に接続され
ている。空の状態では捕捉待ち状態であるが、入力義健
から接続要求があり、該入力回路よりの水平線、例えば
第２図のムがオフからオンになることにより、第５図に
示す水平処理装置７ムの端子■がオ）／になり、その補
拠識別部１０が動作し、アドレス待ち状態に入る。アド
レス受信部１１は、端子■から引きつづき入力されるス
タート・ビットにつづ（宛先アドレスを受信すると、ア
ドレス判定部１２へこれを転送、アドレス判定部１２で
は当該構成単位９にあらかじめ付与されたアドレスと、
受信したアドレス中の上位ピッ）と一致するか判定し、
一致していればただちに受信したアドレスの下位２ビツ
トをデコードし、該当するグー）囲路装置６ムｓ、４ム
ｘ、６ムＱｅ６ムＰへの出端子■■■［相］の１つに出
力しこれを接続要求として知らせる。
通信終了後、ゲート回路装置を開放するための開放指示
信号を受信する開放指示信号受信ｓ１３が開放指示信号
を繍Ａから受信すると、この情報を状態管理部１４に送
り、状態管理部１４はこの情報に基き、アドレス受信部
１１．アドレス判定部１２を復旧制御して、初めの捕捉
待ち状態に戻すととも、端子■〜［相］の何れかに出し
ていたオン信号をオフにする。開放指示信号はＨＤＬＣ
手順と同様に、データ中の連続する５個の“１″に対し
て″０”を挿入することにより”０１１１１１１０”が
使える。
信号を受信する開放指示信号受信ｓ１３が開放指示信号
を繍Ａから受信すると、この情報を状態管理部１４に送
り、状態管理部１４はこの情報に基き、アドレス受信部
１１．アドレス判定部１２を復旧制御して、初めの捕捉
待ち状態に戻すととも、端子■〜［相］の何れかに出し
ていたオン信号をオフにする。開放指示信号はＨＤＬＣ
手順と同様に、データ中の連続する５個の“１″に対し
て″０”を挿入することにより”０１１１１１１０”が
使える。
第６図はゲート回路装置６ムア〜の動作フロー図であり
、第７図はその内部構成を示す図である。
、第７図はその内部構成を示す図である。
ゲート回路装置６ムＰの端子■および■は―直旭理装置
に接続され、また端子■はオアゲートＯＧ？を介してＰ
ＩＩＩＫ接続８れる。例えば、ゲート回路装置６ムアが
水平処理装置７ムの端子［株］のオン信号を接続要求と
して、その端子■に受けると、この信号はその端子■に
直通し、端子■から垂直処理装置８Ｆへ通知する。−直
処理装置８Ｐから後−するよ５ＫＲ信可償号（オン信号
）を端子■に受けると、この送信可信号がアントゲ−ト
ム化の一方の入力端に与えられ、このアントゲ−） Ａ
Ｇ−は導通し、端子■（線ム）と端子■とを接続すると
ともに端子■よりオアグー）ＯＧＡおよび線膳を経て該
当入力囲路へデータ迦出可を通知する。これ等の接続は
端子■への接続要求が切れると、端子■がオフとなり、
これをｔａ処理装置８Ｆで検知して、端子０をオフとし
、これにより復旧する。
に接続され、また端子■はオアゲートＯＧ？を介してＰ
ＩＩＩＫ接続８れる。例えば、ゲート回路装置６ムアが
水平処理装置７ムの端子［株］のオン信号を接続要求と
して、その端子■に受けると、この信号はその端子■に
直通し、端子■から垂直処理装置８Ｆへ通知する。−直
処理装置８Ｐから後−するよ５ＫＲ信可償号（オン信号
）を端子■に受けると、この送信可信号がアントゲ−ト
ム化の一方の入力端に与えられ、このアントゲ−） Ａ
Ｇ−は導通し、端子■（線ム）と端子■とを接続すると
ともに端子■よりオアグー）ＯＧＡおよび線膳を経て該
当入力囲路へデータ迦出可を通知する。これ等の接続は
端子■への接続要求が切れると、端子■がオフとなり、
これをｔａ処理装置８Ｆで検知して、端子０をオフとし
、これにより復旧する。
第８図は―直処通装置８Ｐ〜の動作フロー図であり、第
９図はその内部構成を示す。
９図はその内部構成を示す。
例えば垂直処理装置８ア（第２図参照）においては、そ
の端子のは纏ｐに、端子［相］は線Ｖに接続されており
、端子■０［相］■は、それぞれゲート回路装置６Ｄν
、 ６ｏν、 ６ｓｐ 、 ６ムＰの端子■に、また端
子ＯＯ［相］［株］は、同様に、それぞれゲート回路装
置６ｐν、 ４ｏｙ 、 ６ｓｐ 、 ４ムＰの端子■
に接続されている。
の端子のは纏ｐに、端子［相］は線Ｖに接続されており
、端子■０［相］■は、それぞれゲート回路装置６Ｄν
、 ６ｏν、 ６ｓｐ 、 ６ムＰの端子■に、また端
子ＯＯ［相］［株］は、同様に、それぞれゲート回路装
置６ｐν、 ４ｏｙ 、 ６ｓｐ 、 ４ムＰの端子■
に接続されている。
なお第１図から容易に判明するように―直線の下方には
出力回路２が接続されている。出力回路２が空いていて
、接続可能な状態にあれば［ｉ直線の制例線Ｐ＠ｑ＠’
＊’にはオン信号が送られており塞っていればオフ信号
が送出される。従って、いま、垂直線Ｐ、ｐに接続され
ている出力回路が空くと線ｐにオン信号が送出され垂直
処理装置８１０入端［相］にオン信号が入力するものと
する。
出力回路２が接続されている。出力回路２が空いていて
、接続可能な状態にあれば［ｉ直線の制例線Ｐ＠ｑ＠’
＊’にはオン信号が送られており塞っていればオフ信号
が送出される。従って、いま、垂直線Ｐ、ｐに接続され
ている出力回路が空くと線ｐにオン信号が送出され垂直
処理装置８１０入端［相］にオン信号が入力するものと
する。
いま、該当出力回路が空き、ｐ線へオン信号が送出され
る等によりｐ線のオフ信号が垂直処理装置８ｙの端子［
相］に入力し、端子［株］がオンになり本装置８Ｐにデ
ータ送信権を与えられると、その時点での各ゲート回路
装置６ムア、 ６１１Ｆ 、 ６ａＰ ＊ ６叶の接続
要求をフリップフロップ部１５にフェッテする。
る等によりｐ線のオフ信号が垂直処理装置８ｙの端子［
相］に入力し、端子［株］がオンになり本装置８Ｐにデ
ータ送信権を与えられると、その時点での各ゲート回路
装置６ムア、 ６１１Ｆ 、 ６ａＰ ＊ ６叶の接続
要求をフリップフロップ部１５にフェッテする。
ここで接続要求を一度フリツプフａツブヘフエツテする
のは、引きつづき発生するかも知れない要求により他の
装置にデータ送信権がわたら奎≠４番屹ない様にするた
めである。
のは、引きつづき発生するかも知れない要求により他の
装置にデータ送信権がわたら奎≠４番屹ない様にするた
めである。
上記単位９のなかの１つの謹直列上にあるゲート回路装
置例えば４ＡＰ 、 ４ＢＰ 、 ６０Ｆ 、 ６Ｄｙ
よりの接続要求は、それぞれの端子■より謹直処理装置
８ｒの大端■＠・Ｏに入力している。この要求はフリッ
プフロラ、プ部１５にフェッテされる。このとき、ブリ
ッププロップ部１５の上記各端子に対応する線Ｔ１１．
テ１５．Ｔ１５．Ｔ１７は、接続要求のあった入端■＠
＠Ｏｗｃ対応するもののみがオンとなる。
置例えば４ＡＰ 、 ４ＢＰ 、 ６０Ｆ 、 ６Ｄｙ
よりの接続要求は、それぞれの端子■より謹直処理装置
８ｒの大端■＠・Ｏに入力している。この要求はフリッ
プフロラ、プ部１５にフェッテされる。このとき、ブリ
ッププロップ部１５の上記各端子に対応する線Ｔ１１．
テ１５．Ｔ１５．Ｔ１７は、接続要求のあった入端■＠
＠Ｏｗｃ対応するもののみがオンとなる。
上記のようにして、フッツブフロップ部１５にフェッテ
された接続要求は優先回路１＄により、線Ｔ１１から線
Ｔ１７へと順次に処理される。すなわち、線？１１に接
続要求があれば、これは端子Ｏより送出可信号（オン信
号）として送出され、一方このオン信号は否定回路ＩＮ
■１１を経てアントゲ−トムＧ１４．ムＧ１６．ムａ１
ｍの一方の入力端に入り、これ等アンドゲートを非導通
とし、端子ｏｏ［相］への出力を阻止する。同様に、線
ＴＬ５．Ｔ１５にオン信号があればそれぞれ、端子０＠
および端子［相］への出力を阻止する。従って１例えば
、繍Ｔ１１を経て端子・へ退出可信号が出ている間は、
他の端子０〜・から送出可信号が出力することが阻止さ
れる。
された接続要求は優先回路１＄により、線Ｔ１１から線
Ｔ１７へと順次に処理される。すなわち、線？１１に接
続要求があれば、これは端子Ｏより送出可信号（オン信
号）として送出され、一方このオン信号は否定回路ＩＮ
■１１を経てアントゲ−トムＧ１４．ムＧ１６．ムａ１
ｍの一方の入力端に入り、これ等アンドゲートを非導通
とし、端子ｏｏ［相］への出力を阻止する。同様に、線
ＴＬ５．Ｔ１５にオン信号があればそれぞれ、端子０＠
および端子［相］への出力を阻止する。従って１例えば
、繍Ｔ１１を経て端子・へ退出可信号が出ている間は、
他の端子０〜・から送出可信号が出力することが阻止さ
れる。
端子＠の退出可信号がゲート回路装置６ムＰで処理され
ると端子■の要求がオフになり、ブリップフロップリセ
ット回路１６が動作し、フッツブフロップ部１５の端子
１１および出線Ｔ１１に対応するフッツブフロップをリ
セットする。そして、次の送出可信号が処理される。こ
の様に全てのフシツブフロップがリセットされ、送信権
転送部１７への線Ｔ１１ 、Ｔ１５ 、Ｔ１５ 、Ｔ１
７よりの入力が全ぺてオフとなると、そのゲートが動作
して、出力端［相］をオンとし、線〆を経てこのオン信
号を次の垂直地理装置の入力端＠に与えて送信権をひき
わたす。
ると端子■の要求がオフになり、ブリップフロップリセ
ット回路１６が動作し、フッツブフロップ部１５の端子
１１および出線Ｔ１１に対応するフッツブフロップをリ
セットする。そして、次の送出可信号が処理される。こ
の様に全てのフシツブフロップがリセットされ、送信権
転送部１７への線Ｔ１１ 、Ｔ１５ 、Ｔ１５ 、Ｔ１
７よりの入力が全ぺてオフとなると、そのゲートが動作
して、出力端［相］をオンとし、線〆を経てこのオン信
号を次の垂直地理装置の入力端＠に与えて送信権をひき
わたす。
この様にして、同一の垂直線３に接続されている垂直処
理装置間の送信競合がさけられる。
理装置間の送信競合がさけられる。
上記の説明から理解されるように、接続状態においては
、入力回路１は、その水平線６０ム一に線（あるいはＢ
−Ｂ’線、Ｃ−α線、Ｄ−「線）と選択した一直線４０
Ｐ−Ｐ線（あるいはＱ−Ｑ’線。
、入力回路１は、その水平線６０ム一に線（あるいはＢ
−Ｂ’線、Ｃ−α線、Ｄ−「線）と選択した一直線４０
Ｐ−Ｐ線（あるいはＱ−Ｑ’線。
Ｒ−Ｒ’締、８−８’線）との交点にあるゲート囲路装
置のアントゲ−トムＧｒ、が導通するため、上記の線お
よびアントゲ−トムＧＬさらにオアゲートＯＧν（ある
いはＯＧＢ 、 ＯＧ！Ｌ 、 ＯＧｇ ）を経て１選
択した出力回路２に接続され、入力回路１から通信信号
なムーム′線に送出すると、この信号は上記味およびゲ
ートを経て出力回路２に達する。第５図にもどって、入
力回路１と出力回路２について補足説明する。入力回路
１は送出する通信信号があればその水平線の線Ａ〜等を
オフからオンにし、更に実売アドレスを送出する。水平
線の線１〜等がオフかｂオンになれば直ちに通信信号を
送出する。
置のアントゲ−トムＧｒ、が導通するため、上記の線お
よびアントゲ−トムＧＬさらにオアゲートＯＧν（ある
いはＯＧＢ 、 ＯＧ！Ｌ 、 ＯＧｇ ）を経て１選
択した出力回路２に接続され、入力回路１から通信信号
なムーム′線に送出すると、この信号は上記味およびゲ
ートを経て出力回路２に達する。第５図にもどって、入
力回路１と出力回路２について補足説明する。入力回路
１は送出する通信信号があればその水平線の線Ａ〜等を
オフからオンにし、更に実売アドレスを送出する。水平
線の線１〜等がオフかｂオンになれば直ちに通信信号を
送出する。
また通信が完了すれば線Ａ〜等に開放指示信号を這出し
、 線ａ〜等がオン
からオフになるのを確認して復旧する。
、 線ａ〜等がオン
からオフになるのを確認して復旧する。
又、出力回路２は、常に通信信号を受ける体制をととの
えてお（、上記通信信号はデータ信号が適するが、ゲー
トを適当に選定することにより通話信号を通すことも可
能である。
えてお（、上記通信信号はデータ信号が適するが、ゲー
トを適当に選定することにより通話信号を通すことも可
能である。
送信権の制御は謹直線Ｐ−ｐ’（あるいはＱ””ｌ’
ａｆ−ａｔ’、＠−１’）のループで行なわれるため問
題が起らないが、出力回路２からの通信制御（流量制御
などのため）のために線ｐ−グ（あるいはｑ−ｑＪ。
ａｆ−ａｔ’、＠−１’）のループで行なわれるため問
題が起らないが、出力回路２からの通信制御（流量制御
などのため）のために線ｐ−グ（あるいはｑ−ｑＪ。
ｒ−ｒ’、ａｍａ’）のループを出力回路２に引き込ん
で送信権を出力回路で保持することにより制御可能とし
ている。
で送信権を出力回路で保持することにより制御可能とし
ている。
本実施例では構成単位９０大きさとして４×４のマトリ
クスを選定しているが、その規模は利用する集積回路等
の可能な限度で決めれば良く、他の大きさのものでも本
発明は実現できる。
クスを選定しているが、その規模は利用する集積回路等
の可能な限度で決めれば良く、他の大きさのものでも本
発明は実現できる。
以上説明したように本発明によれば極度に制御を分散し
ているため障害の波及範囲がせまく、大容量交換機を実
現する際の信頼性の問題を解決する。また第５′図に示
す交換機の構成単位９は容易に１個の部品として集積回
路化が可能であるから、同一構成の単位部品の単調なは
んぶ（回路により、交換機が実現可能でよの規模は、構
成単位となる単位部品の使用数によって任意に設定が可
能であり、また、このようにして構成された交換機の装
置実装も容易である◎ さらに、通信信号は単にグー）を通過するのみであるか
ら、遅延を生ずることなく、これは通信信号としてデー
タ信号、ディジタル信号を使用する場含有利であり、特
に高適度データ交換に好適である。
ているため障害の波及範囲がせまく、大容量交換機を実
現する際の信頼性の問題を解決する。また第５′図に示
す交換機の構成単位９は容易に１個の部品として集積回
路化が可能であるから、同一構成の単位部品の単調なは
んぶ（回路により、交換機が実現可能でよの規模は、構
成単位となる単位部品の使用数によって任意に設定が可
能であり、また、このようにして構成された交換機の装
置実装も容易である◎ さらに、通信信号は単にグー）を通過するのみであるか
ら、遅延を生ずることなく、これは通信信号としてデー
タ信号、ディジタル信号を使用する場含有利であり、特
に高適度データ交換に好適である。
第１１１は本発明の実施例の概要を示す図、第２図は本
発明に使用する交換機構成単位の構成を示す図、第５図
は、第２図の構成単位の相互の接続例を示す図、第４図
は本発明に使用する水平処理装置の動作フロー図、第６
図は上記水平処理装置の接続構成図、第６図は、本発明
に使用するゲート回路装置の動作フａ−図、第７図は上
記ゲート回路装置の接続構成図、第８図は本発明に使用
する謹直処理装置の動作フロー図、第９図は上記垂直処
理装置の接−構成図である。 １−入力回路、２・・・出力回路、３・・・水平線、４
−一直線、５−交点スイッテ、６ＡＰ 、 ６ｍｐ 、
６ｏｖ。 ６Ｄｙ 、 ６ムｑ０等−ゲート回路装置、７ム〜７Ｄ
−水平処理装置、８Ｐ〜８−−１直処理装置、９−交換
機構成単位、１〇−捕捉識別部、１１−アドレス受領部
、１２−アドレス判定部、１３−Ｍｍ指示信号受信部、
１４−状態管理部、１５−フッツブフロップ部、１６・
・・フシツブプロップリセット回路、１７・−送信権転
送部、１８−優先回路、ＡＧＬ。 ムＧ１４ ｅ ＡＧ １４ ｅムＧ唱８・・・アンドゲ
ート、ＯＧム〜ＯＧｎ。 ＯＧＰ 〜ＯＧｇ−１７’ｆ−）、ＩＮＶｌｌ 、ＩＮ
Ｖｌ、、ＩＮＶｌｓ−否定回路。 特許出願人 日本電信電話公社 代理人 弁理士玉蟲久五部 （外３名） １１Ｉｉ３ 図 （水革賂理装置）
発明に使用する交換機構成単位の構成を示す図、第５図
は、第２図の構成単位の相互の接続例を示す図、第４図
は本発明に使用する水平処理装置の動作フロー図、第６
図は上記水平処理装置の接続構成図、第６図は、本発明
に使用するゲート回路装置の動作フａ−図、第７図は上
記ゲート回路装置の接続構成図、第８図は本発明に使用
する謹直処理装置の動作フロー図、第９図は上記垂直処
理装置の接−構成図である。 １−入力回路、２・・・出力回路、３・・・水平線、４
−一直線、５−交点スイッテ、６ＡＰ 、 ６ｍｐ 、
６ｏｖ。 ６Ｄｙ 、 ６ムｑ０等−ゲート回路装置、７ム〜７Ｄ
−水平処理装置、８Ｐ〜８−−１直処理装置、９−交換
機構成単位、１〇−捕捉識別部、１１−アドレス受領部
、１２−アドレス判定部、１３−Ｍｍ指示信号受信部、
１４−状態管理部、１５−フッツブフロップ部、１６・
・・フシツブプロップリセット回路、１７・−送信権転
送部、１８−優先回路、ＡＧＬ。 ムＧ１４ ｅ ＡＧ １４ ｅムＧ唱８・・・アンドゲ
ート、ＯＧム〜ＯＧｎ。 ＯＧＰ 〜ＯＧｇ−１７’ｆ−）、ＩＮＶｌｌ 、ＩＮ
Ｖｌ、、ＩＮＶｌｓ−否定回路。 特許出願人 日本電信電話公社 代理人 弁理士玉蟲久五部 （外３名） １１Ｉｉ３ 図 （水革賂理装置）
Claims (1)
- 複数個の入力回路のそれぞれに設けられ、入力−路より
の出力を導く出力線と、複数個の出力回路のそれぞれに
設けられ出力回路への入力を導く入力線とを交ささせ、
その各文さ点に相夏に交さす番上記島力線と上記入力線
とを接続するための交点スイッテを設け、また上記入力
回路からの出力線のそれぞれに、入力回路から送られる
接続情報を受け、この情報中のアドレスに基いて、上記
出力線と、上記アドレスにより指定された出力回路への
入力線との交点にある交点スイッテを動作＄せるための
４６３１１俵置を有装ることを特徴とする交１１１：Ｊ
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12740681A JPS5829286A (ja) | 1981-08-14 | 1981-08-14 | 交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12740681A JPS5829286A (ja) | 1981-08-14 | 1981-08-14 | 交換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5829286A true JPS5829286A (ja) | 1983-02-21 |
Family
ID=14959188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12740681A Pending JPS5829286A (ja) | 1981-08-14 | 1981-08-14 | 交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829286A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451304A (en) * | 1977-09-09 | 1979-04-23 | Ericsson Telefon Ab L M | Switching and transmitting ic |
-
1981
- 1981-08-14 JP JP12740681A patent/JPS5829286A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5451304A (en) * | 1977-09-09 | 1979-04-23 | Ericsson Telefon Ab L M | Switching and transmitting ic |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158223B2 (ja) | スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法 | |
| US4736364A (en) | Switching system control arrangements | |
| US4442502A (en) | Digital information switching system | |
| US4955054A (en) | Integrated telecommunication system with improved digital voice response | |
| US4201889A (en) | Distributed control digital switching system | |
| US4201890A (en) | Multiport digital switching element | |
| JP3605121B2 (ja) | 多重回線電話通信に対する分散制御交換ネットワーク | |
| JPH0319745B2 (ja) | ||
| JPS59501849A (ja) | パケツト交換用重複ネツトワ−クアレイ及び制御装置 | |
| JPH0552118B2 (ja) | ||
| CA1264845A (en) | Digital telephone switching system having a message switch with address translation | |
| US4306303A (en) | Switching of digital signals | |
| JP3569294B2 (ja) | 分散交換ネットワークに対する同報通信システム | |
| JPS63301642A (ja) | リング型伝送路を用いたパケット通信システム | |
| EP0289733B1 (en) | Switching method for integrated voice/data communications | |
| US5644570A (en) | Arrangement for connecting a computer to a telecommunications network, and a method for bit rate adaptation in this arrangement | |
| JPH0316343A (ja) | フレーム選択受信方法 | |
| JPH07322318A (ja) | 私設交換機の局線中継台インターフェース装置及び方法 | |
| KR19990031949A (ko) | 넘버 7 망관리 블록의 마스터/슬레이브 제어 방법 | |
| Cotton et al. | Design of a digital exchange | |
| JPS61289745A (ja) | 呼再設定方式 | |
| JPH0216630B2 (ja) | ||
| JPS63211845A (ja) | ステ−タス報告方式 | |
| JPH02235460A (ja) | アクセス情報パスの管理方式 | |
| JPS61257042A (ja) | パケツト伝送方式 |