JPS583101Y2 - Ｍｏｓ ｆｅｔの特性測定回路 - Google Patents

Description

【考案の詳細な説明】 この考案は、ＮチャンネルＭＯ８ＦＥＴやＣＭＯ８（相
補型ＭＯ８） ＦＥＴなどで動作中に発生する負性抵抗
ブレークダウン（またはスナップバック、スイッチバッ
ク）電圧やラッチアップ電圧を測定するＭＯＳ ＦＥＴ
の特性側定向路に関するものである。

従来のこの種回路を第１図に示し、１はパルス発生器、
２は周波数選択スイッチ、３はパルスレベル設定スイッ
チ、４はパルス出力端子、５はパルス用配線、６は被測
定回路、７は被測定回路６の入力端子、８は電源配線、
９はＧＮＤ配線、１０は被測定回路６の出力端子、１１
は配線、１２はオシロスコープ入力端子、１３はオシロ
スコープ、１４は電源、１５は電源出力端子、１６は出
力電圧設定スイッチ、１７は電圧レベルメータである。

そして、この測定回路においては、パルス発生器１の周
波数選択スイッチ２で周波数を定め、パルスレベル設定
スイッチ３で、パルス出力端子４からでるパルスレベル
を設定し、パルス用配線５で被測定回路６の入力端子７
にパルスを供給する。

この場合、パルスレベルは、通常、被測定回路６の電源
の配線８，９によって加えられている電圧と同じか、そ
れ以下のレベルが設定される。

また、被測定回路６の出力波形は、出力端子１０が配線
１１によりオシロスコープ１３の入力端子１２に接続さ
れることにより、このオシロスコープ１３で観測される
。

さらに、被測定回路６の電源は、電源１４により、その
電源出力端子１５から配線８，９により加えられている
。

しかして、上記のような回路により、被測定回路（ＭＯ
Ｓ ＦＥＴ）６が負性抵抗ブレークダウンやラッチアッ
プを起す電圧を測定する場合は、被測定回路６の電源電
圧ＶＤを電源１４の出力電圧設定スイッチ１６を用いて
順次上昇させていき、それに伴って、任意の周波数に設
定したパルス発生器１のパルスレベル設定スイッチ３を
用いてパルスレベルを電源電圧■。

レベルと同等レベルに上昇させることを繰り返し、オシ
ロスコープ１３で被測定回路６の出力波形、電源１４の
レベルメータ１７で電源電圧ｖ′Ｄを観測し、急激な、
波形の変動゛、レベルメータ１７の低下が生じる電源電
圧を読みとり、その値を負性抵抗ブレークダウン電圧Ｂ
ＶｓＤＪラッチアップ電圧ＢＶＬとする。

゛−しかるに、このような測定回路では、
電源電圧の上昇に伴って、被測定回路６へ入力させるパ
ルスレベルを逐次変える必要があり、また負性抵抗ブレ
ークダウンまたはラッチアップが起ったときには、被測
定回路６内に大電流（数百ｍＡ以上）が流れる可能性が
あって、通常のＭＯＳ ＦＥＴのＩＣＪ集積回路）など
では内部の金属配線などが溶断し、破壊され、再現性も
なくなるという欠点があった。

この考案は上記の点に鑑みなされたもので、ＭＯＳＦＥ
Ｔの負性抵抗プレーＺダウンまたはラッチアップ電圧を
容易にかつ操作性よく測定でき、しかも再現性も得るこ
とができるＭＯＳＦＥＴの特性測定回路を提供すること
を目的とする。

以下この考案の実施例を図面を参照して説明する。

第２図はこの考案の実施例を示す図である。この図にお
いて、２１は水晶振動子またはＣＲで発振する発振回路
や分周回路を内部したＭＯＳ ＦＥＴ（ＭＯＳ ＩＣ
）からなるパルス発生器で、電源入力端子、２２とパル
ス信号出力端子２３を有する。

また、２４は出力端子２５を有し、電圧と電流を可変し
得る直流電源回路、２６は電圧降下用抵抗である。

さらに、２７は単数よ、たは複数のＭＯＳＦＥＴからな
り、電源電圧入力端子２８と信号入力端子２９さらには
庄号出力端子３０を有する被測定回路、３１は供給電圧
測定手段としての電圧計、３２は波形観測用のオシロス
コープである。

そして、上記直流電源回路２４の出力端子２５がパルス
発生器２１の電源入力端子２２に接続キれるが、この両
端子２２．２５間に電圧降下用抵抗２６が介在される。

また、パルス発生器２１の電源入力端子２２に被測定回
路２７の電源電圧入力端子２８が接続されるとともに、
パルス発生器２１のパルス信号出力端子２３に被測定回
路２７の信号入力端子２９が接続されており、さらに被
測定回路２７の信号出力端子３０にオシロスコープ３２
が接続される。

また、電圧計３１は、パルス発生器２１の電源入力端子
２２と接地電位間に接続されるものである。

なお、パルス発生器２１のＭＯＳＦＥＴには負抵抗ブレ
ークダウンまたはラッチアップ電圧が充分高いＭＯＳ
ＦＥＴが使用される。

また、このようなＭＯＳＦＥＴからなる上記パルス発生
器２１は、出力パルス信号レベル（信号電圧）が電源電
圧と等しく、かつ電源電圧に応じて可変して取出せるの
で、被測定回路２７の入力パルス信号源としては最適で
ある。

このように構成された回路により、被測定回路（ＭＯＳ
ＦＥＴ）２７が負性抵抗ブレークダウンやラッチアッ
プを起す電圧を測定する方法について述べると、負性抵
抗ブレークダウンまたラッチアップ現象は、ＭＯＳＦＥ
Ｔの動作中に発生し、電源電圧に依存する。

ゆえに、パルス発生器２１から被測定回路２７にパルス
信号を供給して動作させながら、直流電源回路２４の出
力電圧を上げていく。

この場合、直流電源回路２４の出力電流は、通常動作に
おいて、パルス発生器２１と被測定回路２７で必要とさ
れる電流値に制限しておく。

そして、このようにしておいて電圧を上げていくと、あ
る電圧値■Ｘで負性抵抗ブレークダウンまたはラップア
ップが発生する。

その電圧・電流特性は第３図のようになり、急激な大電
流が流れる。

この最大電圧が上記現象の電圧（ＢＶＳＤまたはＢｖＬ
）となるわけであり、これを電圧計３１で読み取る。

また、その時の被測定回路２７の出力波形をオシロスコ
ープ３２で観測する。

ところで、急激な電流増加が続いて、その電流が被測定
回路２７に流れ込むと、その内部回路が破壊されるおそ
れがある。

しかるに、上記回路においては、急激な電流増加が生じ
ると、その電流による電圧降下が抵抗２６で生じて被測
定回路２７の電源電圧が下がる。

したがって、被測定回路２７は負性抵抗ブレークダウン
などの発生が押えられて正常動作に戻り、破壊が防止さ
れるようになり、その結果、被測定回路２７の再測定が
でき、再現性が生じる。

なお、このような測定回路においては、電源電圧により
出力パルス信号レベルが変化するパルス発生器２１を被
測定回路２７と同じ電源電圧で動作させるものであるか
ら、測定条件は絶えず一定である。

以上実施例で詳述したように、この考案のＭＯＳＦＥＴ
の特性測定回路では、ＭＯＳＦＥＴで構成さ、れ出力パ
ルス信号レベルが電源電圧により可変されるパルス発生
器を被測定回路（ＭＯＳＦＥＴ）と同一な電源電圧で使
用上でいるため、電源電圧の上昇に伴いパルス信号レベ
ルを逐次変える操作が不要であり、操作が簡単になる。

また、パルス信号のレベル合せは必要なく、絶えず一定
した周波数゛とパルス幅が得られ、測定毎の条件の差（
周波数、パルス幅などの差）が生じないため、データの
比較が容易である。

さらに、上記測定回路によれば、負性抵抗ブレークダウ
ンやラッチアップが起った時に、抵抗の電圧降下により
、被測定回路に対する大電流の流入防止が図られるため
、被測定回路を破壊することなく測定可能となり、また
再現性を得ることができる。

このように、この考案のＭＯＳＦＥＴの特性測定回路に
よれば、種々の設計基準やプロセス条件で作ったＭＯＳ
ＦＥＴの特性を容易にがっ：操作性よく、シかも再現性
を有して測定できるものである。

【図面の簡単な説明】

第１図は従来のＭＯＳＦＥＴの特性測定回路を示す構成
図、第２図はこの考案によるＭＯＳＦＥＴの特性測定回
路の実施例を示す構成図、第３図は負性抵抗特性図であ
る。 ２１・・・・・・パルス発生器、２２・・・・・・電源
入力端子、２３・・・・・・パルス信号出力端子、２４
・・・・・・直流電源回路、２５・・・・・・出力端子
、２６・・・・・・電圧降下用抵抗、２７・・・・・・
被測定回路、２８・・・・・・電源電圧入力端子、２９
・・・・・・信号入力端子、３０・・・・・・信号出力
端子、３１・・・・・・電圧計。

Claims (1)

【実用新案登録請求の範囲】
1. ＭＯＳＦＥＴからなり、電源入力端子とパルス信号出力
   端子を有し、電源電圧によりパルス信号電圧が可変され
   るパルス発生器と、出力電圧を可変可能な直流電源回路
   と、この電源回路の出力部と上記パルス発生器の電源入
   力端子間に結合された電圧降下用抵抗と、上記パルス発
   生器の電源入力端子に結合された電源電圧入力端子と上
   記パルス発生器の信号出力端□子に結合された信号入力
   端子を有し、単数または複数のＭＯＳＦＥＴからなる被
   測定回路と、上記パルス発生器の電源入力端子と接地電
   位間に結合された供給電圧測定手段とを具備してなるＭ
   ＯＳＦＥＴの特性測定回路。