JPS583118A

JPS583118A - デイスク再生装置の波形変換回路

Info

Publication number: JPS583118A
Application number: JP56101691A
Authority: JP
Inventors: Shigeaki Wachi; 滋明和智
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-06-30
Filing date: 1981-06-30
Publication date: 1983-01-08
Also published as: GB2104276B; NL8202642A; DE3224478A1; CA1185011A; FR2508686A1; US4466089A; FR2508686B1; DE3224478C2; JPH0223945B2; GB2104276A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は例えばＰＣＭオーディオディスクなどのデジ
タル信号が記録されたディスクを再生する装置において
、再生信号からもとの「１」「ｏ」のデジタルデータ合
有する信号を得るための波形変換回路に関する。

ＰＣＭオーディオディスクの信号検出方式として光学式
が知られているが、この光学式のＰＣＭオーディオディ
スクの場合、記録信号によって光変調されたレーザーを
用いて、記録°信号の「１」又は「０」と対応するピッ
ト（りぼみ）を形成して原盤を作成するマスタリングと
、との原盤から通常のアナログディスクと同様の方法で
複製するプレスとを経てディスクが製造される。

この場合にお（へて、上記マスタリングの条件などによ
ってピットの大きさが一様に所定量だけずれ、その結果
、記録信号のオン−オフ比が５０％にならない現象、す
なわち記録信号の「１」である期間の長さく正極性の反
転間隔）と、「０」である期間の長さく負極性の反転間
隔）が同じであるときに、再生信号のそれらが同じにな
らない現象（アシンメトリ−と称する）が生じる。つま
り、再生系の波形変換回路において再生信号をパルス信
号に変換したときに、パルス幅が記録信号と異なったも
のとなり、その結果、再生データの復調などの処理が正
しくされなくなる問題点が生じる。従来では、ディスク
から読取られた信号を波形変換回路としての比較器に供
給して波形変換する場合に、比較用の基準レベル（スレ
ッショールドレベル）を手動で調整することによって上
述の問題点を克服していた。したがって調整操作が煩し
かった。このため再生信号を用いて、この再生信号のア
シンメトリ−を補正できるようにする装置が本出願人に
より先に提案された。

この発明の理解を容易にするために、この先の装置につ
いて説明しよう。

なお、オーディオＰＣＭ信号をディスクに記録する場合
、角速度一定で記録するのではなく、記録密度を高くす
ることから線速度一定で記録する方法が一般に用いられ
ておυ、この線速度一定の記録がなされたディスクは、
やはυ線速度一定で再生する必要があるので、以下に述
べる先の装置においては、再生信号を用いてこの線速度
一定の制御をなすようにしている。

この例の場合、ＰＣＭ信号を記録する場合の次の点が、
考慮されている。

オーディオＰＣＭ信号を記録するに当たって、ＡＭ変調
やＦＭ変調などのキャリア変調方式にならないベースバ
ンドで記録する場合、通常ランレ：／　ｆ　スＩＪ　ミ
ｆ　”）　）”　コ）’　（ｒｕｎ　ｌｅｎｇｔｈ　ｌ
　１ｍ（ｊ６ｄｔ＋ｃｏｄｅ　）の変調方法が用いられ
る。この変調方法は「０」又は「１」のデータに関して
２つのデータの遷移（トランジション）間の最小反転間
隔Ｔｍ１ｎを長くして記録効率を高くするとともに、最
大反転間隔Ｔｍａｘを短いものとして、再生側における
セルフクロックの容易化を図るものである。

そして、この先の装置では最大又は最小の反転間隔の、
線速度が基準のものとなっているときの基準値からのず
れを検出し、これを情報として速度サーボ及びアシンメ
トリ−の補正をするようにするＯさらに、この場合、最大反転間隔−ａｘが連続する変調
出力は、通常の変調によっては現われないことを利用し
て、第３図に示すように、最大反転間隔−ａｘが２回連
続する、つまり正、負極性として現れるビットパターン
をフレーム同期信号として（＾る。そこで、このフレー
ム同期信号が１フレ一ム期間中に必ず現れることを考慮
して最大反転間隔’ｌ’ｍａｘが基準値となるように制
御する。

なお、例えば最大反転間隔Ｔｆｎａｘは５．５Ｔ（’Ｉ
’は記録する人力データのビットセルの期間）とされて
いる。

第１図はこの先に提案した再生装置の一例の系統図を示
すものである。

図において、（１）は光検出器で、これよりはほぼ正弦
波状になまった波形の°再生ＰＣＭ信号８ｐが得られる
。この信号Ｓｐはアンプ（２）を通じて比較回路（３）
　Ｋ　供給され、スレッショールド電圧ｖＴ　と比較さ
れて、記録信号の１１」　「０」に対応した出力信号Ｓ
ｏが得られ、出力端子（Ｉ７）に導出される。

この出力信号Ｓｏは、１だ、最大反転間隔Ｔｍａｘの第
１の検出回路（４）に供給されるとともに、信号Ｓｏが
インバータ（５）にて反転された信号５が最大反転間隔
’ｌ’ｍａｘの第２の検出回路（６）に供給される。

これら第１及び第２の検出回路（４）及び（６）は、そ
れぞれ鋸歯状波形成回路（４Ａ）（６Ａ）とピークホー
ルド回路（４Ｂ）　（６Ｂ）とからなっている。鋸歯状
波形成回路（４Ａ）は、比較回路（３）の出力信号Ｓ。

の「１」の区間で一定の傾きをもってレベルが徐々に増
加する鋸歯状波ＳＡ１を発生する。一方、鋸歯状波形成
回路（６Ａ）は出力信号Ｓ。の「０」の区間で回路（４
人）と同一の傾きをもってレベルが徐々に増加する鋸歯
状波ＳＮ２を発生する。ピークホールド回路（４Ｂ）　
（６Ｂ）においては各鋸歯状波８Ａ１．　ＳＡ２のピー
クレベルがホールドされる。

これらピークホールド回路（４Ｂ）及び（６Ｂ）の出力
信号すなわち第１及び第２の検出回路（４）及び（６）
の出力信号■ｄ１及びＶｄ２は再生信号中の最大反転間
隔’ｐｍａｘの長さと対応するレベルとなる。したがっ
てオーディオＰＣＭ信号のビットセルの所定の長さをＴ
として、５．５Ｔの反転間隔が検出回路（４）又は（６
）に供給されたときのその出力■ｄ１又はＶｄ２のレベ
ルを速度基準電圧Ｅｓとし、この速度基準電圧ＢＳとｖ
ｄｌ又はＶｄ２とめレベル差を検出すれば、記録時の線
速度に対するずれの量を検出することができる。この例
では、検出回路（６）の出力■ｄ２と速度基準電圧Ｅｓ
とがレベル比較回路（７）に供給され、出力端子（８）
に速度制御信号が得られる。この速度制御信号は、ディ
スクを回転させるモータの駆動回路に供給される。こう
して、ディスクは線速度一定で回転するようにされる。

また、検出回路（４）及び（６）の出力信号■ｄ１及び
Ｖｄ２は減算回路（７）に供給され、両者の差の出力が
電圧発生回路０〔（例えばアンプ）に供給され、この電
圧発生回路（１０の出力がスレッショールド電圧ＶＴと
して比較回路（３）に帰還される。

（７）この場合、再生信号Ｓｐとして前述のようなフレーム同
期信号が供給されたときについて説明すると、比較回路
（３）からは第２図人に示す出力信号Ｓｏ、が得られ、
その反転信号％は同図Ｂのようなものとなる。したがっ
て、鋸歯状波形成回路（４Ａ）　（６Ａ）からは、これ
ら信号Ｓｏ、Ｓ′ｏのそれぞれの「１」の区間において
、所定の傾斜で徐々にレベルが増大する鋸歯状波ＳＡ、
　（第２図Ｃ）　、　ｉ２（同図Ｄ）が得られる。

今、アシンメ）　ＩＪ−の現象が生じていないと仮定す
ると、第２図人及び同図Ｂにおいて実線で示すように、
比較回路（３）の出力信号Ｓｏの５．５Ｔの「０」の区
間と５．５Ｔの「１」の区間とは等しい長さとなる。出
力信号Ｓｏと逆極性の出力信号％においても、５．５Ｔ
の「１」の区間と５．５Ｔの１０」　の区間とは等しい
長さとなる。したがって鋸歯状波８Ａ１のピーク値■ｄ
１及び鋸歯状波８Ａ２のピーク値■ｄ２が互いに等しい
ものとなり、減算回路（９）の出力に現れる誤差信号が
０となる。このとき電圧発生回路Ｑｌにより形成される
基準電圧ＶＴは、所定レベル（８）のものとなる。

一方、アシンメトリ−の現象のために、第２図人及び同
図Ｂにおいて破線で示すように、出力信号Ｓｏの１１」
の区間のパルス幅が狭くなり、その「０」の区間のパル
ス幅が広くなシ、出力信号島が逆のパルス幅の変化を呈
すると、第２図Ｃ及び同図りにおいて破線で示すように
、鋸歯状波ｉｔのピーク値が■ｄ１′のように下がシ、
鋸歯状波ＳＡ２ノヒーピーカ■ｄ２′ノヨウニ上昇シ、
（Ｖｄｔ’−Ｖｄ２’＝−Δ■）なる誤差信号が減算回
路（９）から発生する。

この誤差信号によって電圧発生回路００から生じる基準
電圧ＶＴのレベルが減少され、Δ■＝０となるように制
御される。また、アシンメトリ−によるパルス幅のずれ
の方向が第２図と逆であると、誤差信号の極性が正とな
り、基準電圧ＶＴのレベルが上昇するように制御される
。

コラして、アシンメトリ−によるパルス幅ノ変動を除去
することができる。

なお、フレーム同期信号として、その変調方式の最大反
転間隔Ｔｍａｘ　（上述の例で５．５Ｔ）を越えるよう
な反転間隔のパターンを用いてデータと区別している場
合には、この同期信号のもつ反転間隔を検出し、保持す
れば良い。要するに、再生信号中に含まれる反転間隔の
うちで、最大又は最小のものを検出し、保持するように
なされる。

なお、ディスクが線速度一定の回転をするように引き込
まれた後は、さらにワウフラッタのきわめて少ない高精
度の回転制御を行なうようにされている。

すなわち、比較回路（３）の出力信号Ｓｏは微分回路住
υに供給されて再生ＰＣＭ信号Ｓｏ中のクロック成分が
取シ出され、これがＰＬＬ回路（Ｉｚに供給される。こ
のＰＬＬ回路（１２の出力には再生信号と同一の時間軸
変動を有するピット周波数の再生クロックが得られる。

この再生クロックは位相比較回路Ｑ漕に供給されて、水
晶発掘器０菊の出力が分周器（１！９で分周されたもの
と比較され、その比較出力が出力端子Ｑｅに得られ、こ
れがモータの駆動回路に供給される。こうしてディスク
は、線速度一定で、かつ、ワウフラッタが極めて少ない
状態で回転するようにされる。

前述の出力端子（８）に得られる速度制御信号は、ＰＬ
Ｌ回路（１２１が正規の位相ｌロックを行なうために用
いられる。Ｐ　Ｌ　Ｔ、回路ｆ＋２）は、１浪られたロ
ックレンジを有しているので、出力端子（８）に生じる
速度制御信号を用いないと、ピックアップの走査位置に
よる大幅な線速度の変化に追従して水晶発振器（１（イ
）の出力にディスクの回転を位相ロックできないのであ
る。

この発明は以上述べた先の装置の改良に係わるもので、
アシンメトリ−の補正をする制御系をデジタル的に構成
できるようにしたものである。

以下、この発明の一実施例を図を参照しながら説明しよ
う。

第４図はこの発明の一例を光学式信号検出方式のディス
ク再生装置に適用した場合の系統図で、この例では速度
サーボ系等もデジタル的に構成できるようにしている。

着た、この例では、再生信号の最大反転期間の長さが基
準値５．５Ｔであるかどうかの検出をなすには、再生信
号のビット周波数よシも十分高（０一定周波数のクロッ
クを用意し、信号Ｓｏの最大反転間隔内に含まれるとの
クロックの数をカウントし、その数が最大反転間隔が線
速度が所定のものであるとき、つまり５．５Ｔのときに
含まれる数となっているかどうかによシなす。

第４図で、ｅυは再生信号の最大反転間隔が５．５Ｔで
あるかどうかを検出するためのカウンタ、働は再生信号
のビット周波数よりも十分に高い周波数のクロックを得
るクロック発生器で、このクロック発生器（２）の出力
クロックＣｐがカウンタ（２Ｉ）のクロック端子に供給
される。このカウンタ（２Ｉ）はそのクリア端子に供給
される信号が「０」であるときはクリア状態となり、「
１」であるときは入力クロックをカウントする状態とな
る。

（ハ）はごのカウンタ（２１）のクリア信号発生回路で
、比較回路（３）の出力信号Ｓｏ　（第５図ｋ）がその
ままスイッチ回路（ハ）の一方の入力端に供給されると
ともにこの信号Ｓｏがインバータ（財）にて極性反転さ
れた信号５（同図Ｂ）がスイッチ回路（ハ）の他方の人
力端に供給される。そして、このスイッチ回路（ハ）が
後述する信号Ｓｗによ＃）１フレ一ム分のデータの期間
（以下単に１フレ一ム同期期間という）毎あるいは正確
な１フレ一ム周期期間毎に一方及び他方の入力端に交互
に切シ換えられて、このスイッチ回路（ハ）より信号Ｓ
ｏと％が交互に取り出され、クリア信号発生回路（ハ）
に供給される。

信号Ｓｏは、また、フレーム同期信号検出回路（ホ）に
供給される。このフレーム同期信号検出回路（イ）はＰ
ＬＬ回路を有し、ディスクが、一旦線速度一定に引き込
まれた後においては、とのＰＬＬ回路が再生信号Ｓｐの
フロック成分に同期するようにされており、このＰＬＬ
回路よりのクロックに基づいて最大反転間隔５．５Ｔが
２度続くフレーム同期信号が検出される。そして、この
フレーム同期信号検出回路（ハ）よシはフレーム同期信
号が検出されないときは「１」の状態で、フレーム同期
信号が検出されると１０」の状態になる検出出力信号Ｓ
Ｆが得られる。

また、フレーム同期信号はドロップアウト等によシ欠如
してしまうことがあることを考慮して、このフレーム同
期信号検出回路（イ）よりは、検出信号８Ｆに同期する
とともに、ドロップアウトによシ欠如したものが挿入さ
れた状態の信号ＳＦＧが得られるようにされている。こ
の場合、線速度一定に引き込まれた後の定常状態におい
ては、この信号８　Ｆ　Ｇはフレーム同期信号が存在す
るであろう位置を示す情報を有するもので、第５図Ｃに
示すようにフレーム同期信号区間及びその前後の若干の
期間を含む期間ＴＦＳで「０」となっている。

この検出回路（ハ）からの信号ＳＦＧはスイッチ回路（
至）の一方の入力端に供給される。

一方、水晶発振器（２樽の出力信号が分局器（ハ）に供
給されて、これよシ線速度が所定の値のときのフレーム
同期信号の周期に等しい一定周期の信号、すなわちフレ
ーム周期の信号５ＦＸ（第５図Ｈ）が得られ、これがス
イッチ回路（至）の他方の入力端に供給される。

この場合、図からも明らかなように信号ＳＦＸは微少パ
ルス幅の正のパルス信号である。

このスイッチ回路（（４）はディスクが線速度一定に引
き込まれるまでは分周器（２！′ｌ）側に切り換えられ
るもので、その切換信号は次のようにして得られる。

すなわち、スイッチ回路Ｃ効の出力信号が分周器（３ｘ
ｅ）にて十に分周され、その分周出力がさらに分周器（
３１１３）に供給されてスイッチ回路（１）の出力信号
が土に分周され、その分周出力がフレー６ム同期信号の有無検出回路（３２）に供給される。また
、フレーム同期信号検出回路（ハ）よりの検出信号ＳＦ
がこの有無検出回路Ｃ３２１に供給され、フレーム同期
信号が例えば１６フレ一ム期間にわたって検出されない
とき、つまり線速−一定に引き込まれてすないと’９１
’−ＯＪで、フレーム同期信号が検出されるとき、つま
り線速一定に引き込まれたとき「１」となる出力信号Ｄ
ＦＳが、この有無検出回路Ｃ３２１よシ得られる。そし
て、この出力信号ＤＦＳがスイッチング制御信号として
スイッチ回路（７）に供給され、このスイッチ回路（至
）が、出力信号ＤＦＳが「０」であるとき図の状態とは
逆の状態に、出力信号ＤＦＳが「１」であるとき図の状
態に、それぞれ切シ換えられるようにされる。

したがってディスクが線速度一定に引き込まれていない
ときはスイッチ回路−からは分周器０１）の出力ＳＦＸ
が得られ、線速度一定に引き込まれ、安定にフレーム同
期信号が検出されるようになるとこのスイッチ回路Ｏ０
からは信号ＳＦＧが得られる。

そして、スイッチ回路００）よりイｑられた信号はクリ
ア信号発生回路（２！９に供給されるとともに分周器（
３１Ａ）に供給される。したがって、分周器（３ｔＡ）
からは１フレ一ム周期毎に、あるいは１フレ一ム同期期
間毎に［Ｊ　　ｒＯＪを交互にくり返す信号Ｓｗが得ら
れる。そして、この信号Ｓｗがスイッチ回路０３）に牛
の切換信号として供給され、例えば信号Ｓｗが「１」で
ある期間ではスイッチ回路（ハ）は図の状態に、信号Ｓ
ｗが「０」である期間ではスイッチ回路（２３１は図の
状態とは逆の状態に、それぞれ切り換えられ、信号Ｓｏ
と信号島が、１フレ一ム周期毎、あるいは１フレ一ム同
期期間毎に、交互にこのスイッチ回路（２３）より得ら
れる。そして、このスイッチ回路（ハ）の出力信号がク
リア信号発生回路Ｃ２最に供給される。

このクリア信号発生回路（２つからはスイッチ回路（至
）の出力信号がｒＯＪである期間で、スイッチ回路（２
３）の出力信号が得られ、またスイッチ回路（至）の出
力信号が「１」であるときは「０」となるクリア信号が
得られ、これがカウンタ（２０のクリア端子に供給され
る。

カウンタ（２１）は、前述したようにそのクリア端子に
供給される信号が「０」であるときはクリア状態となり
、「１」であるときに入力クロックＣＰをカウントする
ようにされているから、スイッチ回路（７）の出力信号
が「０」の状態で信号Ｓｏ又は信号％がこのカウンタ（
２１）のクリア端子に供給されるときは、信号Ｓｏでは
正極性の反転間隔内で入力クロックＣＰがカウンタ（２
１）でカウントされ、信号島では負極性の反転間隔内で
人力クロックＣＰがカウンタ（２１）でカウントされる
ものとなる。つ壕シ、正極性及び負極性の反転間隔内に
含まれるクロックＣＰの個数がカウントされる。

スイッチ回路（至）の出力信号が「１」の状態であると
きは、カウンタ（２１）のクリア端子に供給される信号
は「０」であるのでカウンタ（２１）はクリア状態とな
っている。そして、このスイッチ回路Ｃｌ０）の出力信
号が「１」から「０」に変わる位置は１フレ一ム周期毎
又は１フレ一ム同期期間毎に現れるので、カウンタ（２
１）は１フレ一ム周期毎は１フレ一ム同期期間毎にもク
リアされる。

そして、この場合、スイッチ回路（ハ）よりは１フレ一
ム周期期間毎又は１フレ一ム同期期間毎に信号Ｓｏと信
号％が交互に得られるから、正極性の反転間隔の長さの
検出と負極性の反転間隔の長さの検出とは１フレ一ム周
期毎あるいは１フレ一ム同期期間毎に時分割的になされ
るものである。

そして、とのカウンタ叫）からは１フレ一ム周期期間あ
るいは１フレ一ム同期期間内において、信号Ｓｏ又は５
中にディスクの線速度が所定のものであるときの最大反
転間隔５．５Ｔであるときに含まれるクロックＣＰの数
よりも１クロツクでも余分にカウントされる長い反転間
隔が存在すると１０」となシ、そうでないときは「１」
となる出力Ｎ。

が得られる。そして、この出力Ｎｏが「０」になると、
これによυカウンタ（２Ｊ）はカウント不能状態にされ
るとともに、この出力Ｎｏがクリア信号発生回路Ｑ！９
に供給されていることによシ、もはや信号Ｓ。

あるいは信号５によってはカウンタ０υがクリアされな
いようにされる。そして、どれが次のフレーム周期の信
号５ＦＸ４るいはフレーム同期周期の信号８ＦＧによっ
てカウンタ（２］）がクリアされるまで続くようにされ
る。

つまり、カウンタ（２Ｉ）の出力Ｎ、は１フレ一ム周期
期間毎、又は１フレ一ム同期期間毎に更新される。

このカウンタ０１）の出力ＮｏはＤフリップフロップ回
路＜４１のＤ端子に供給され、スイッチ回路（至）よシ
の信号ＳＦＸ又は信号８ＦＧの立ち上がシにより、この
出力ＮｏがＤフリップフロラプ回路四にラッチされる。

この場合、信号ＳＦＸ又は信号ＳＦＧによるカウンタ（
２１）のクリアはＤフリップフロップ回路（４Ｇへの出
力Ｎｏのラッチが終了した後なされるようにクリア信号
発生回路（ハ）においてスイッチ回路（３０）の出力信
号は遅延されている。

このＤフリツブフロ２プ回路顛の出力に応じて線速度引
き込み及び速度サーボ、さらにアシンメトリ−の補正を
なすものである。

−は線速一定引き込み及び速度サーボのための系であり
、また、（７０）はアシンメトリ−の補正のための系で
ある。これらはそれぞれアップダウンカウンタ６］）及
びσ１）と、そのカウント値出力をＤ／Ａ変換等するた
めの出力処理回路（６々及びｆｆｉ有しておシ、クロッ
クパルス発生回路６（至）からのクロックパルスがＤフ
リップフロップ回路（４Ｉの出力に応じてアップダウン
カウンタ１１１　ｆｆ１）のアップカウント端子又はダ
ウンカウント端子に供給されるようにされている。

すなわち、クロックパルス発生回路（５ｏ）には分周器
（３１Ａ）の出力信号Ｓｗが供荀され、この信号ＳＷ、
− が「１」である期間毎にパルスＰＵが発生されるととも
に、この信号ＳｗがｒＯＪである期間毎にパルスＰＤが
発生される。

そして、パルスＰＴＪがゲート回路（７３を通じてアッ
プダウンカウンタｆｆ１）のアップカウント端子に供給
され、パルスＰＤがゲート回路σ荀を通じてカウンタσ
ωのダウンカウント端子に供給される。また、パルスＰ
Ｄはゲート回路（６′５を通じ、切換回路（財）を通じ
てアップダウフカ１クンタ（ｆｉｌ）のアップカウント
端子に供給されるとともに、このパルスＰＤはゲート回
路σａ及び切換回路（６４）を通じてアップダウンカウ
ンタ（６Ｉ）のダウンカウント端子に供給される。そし
て、Ｄフリップフロップ回路（４ＧのＱ出力■Ｓが「１
」であればゲートｆｆ３及び（２）が開とされ、Ｑ出力
ＶＳが「１」であればゲー）　ｆｆ１３）が開となるよ
うにされている。

そして、出力処理回路１２１からの電圧がレベル比較回
路（力に供給されて、ディスク駆動用モータがＰライブ
され、また、出力処理回路６渇よ多波形変換用の比較回
路（３）に供給されるスレッショールド電圧ｖＴが得ら
れるようにされている。

切換回路＠ａは線速度一定にディスクが引き込まれた稜
は、系０３０１を位相サーゼ系に切り換えるためのもの
で、水晶発振器（ハ）の出力が分局６缶にて分周されて
得られるフレーム周波数の３倍の周波数の信号３ｆｘ（
第６図Ａ）と、フレーム同期信号検出回路（イ）におい
て例えばそのＰＬＬ回路の出力が分周されて得られるフ
レーム同期信号の周波数の３倍の周波数の信号３ｆｐ（
第６図Ｂ）とが供給される・そして、フレーム同期信号
有無検出回路０２の出力ＤＦＳによって、この切換回路
（６４）は、ディスクの回転が線速一定に引き込まれる
まではゲート回路６漕及び（２）の出力を選択するよう
に切り換えられ、線速度一定に引き込まれた後は信号３
ｆｘ及び信号３ｆｐを選択するように切シ換えられる。

信号３ｆＸ及び信号３ｆｐが切換回路１４）で選択され
る状態のときは、カウンタ［Ｆ］１）のアップカウント
端子に信号３ｆｘがカウンタ１１）のダウンカウント端
子に信号３ｆｐが供給されるものとなる。すると、カウ
ンタ６υの最下位ビットの出力８１．は、第６図Ｃに示
すように、信号３ｆｘが供給される毎に「１」となυ、
信号３ｆｐが供給されることに「０」となる信号となる
。すなわち信号８１．は周期が信号３ｆｘに等しく、デ
ュ、−ティレシオが信号３ｆｘと信号３ｆｐの位相差に
応じたものとなる。これ以上の上位ビットは変化ないか
ら、モータにはこの最下位ビットのパルス幅に応じ変化
する電圧が与えられ、これにて制御される。つまり位相
ザーぎがかかるものである。

次にこの第４図の例をさらに訝明するに、先ず、ディス
クが線速度一定に引き込壕れるまでについて諸明する。

すなわち、ディスクが線速度一定に引き込まれるまでは
フレーム同期信号有無検出回路０２の出力ＤＦＳが「ｏ
」の状態とかっており、スイッチ回路（７）からは分周
器翰の出力信号５ＦＸ（第５図Ｈ）が得られる。したが
って、分局器（３１Ａ）の出力ＳＷは第５図工に示すよ
りな１フレ一ム周期期間毎にｒｌＪｒＯＪを交互にくり
返す信号８Ｗ１とたり、スイッチ回路Ｃ）３１からはこ
の信号８Ｗ１が「１」である１フレ一ム周期期間ＦＡで
は信号Ｓｏが、この信号ＳＷｔが「０」である１フレ一
ム周期期間ＦＢでは信号％が、それぞれ得られる。

そして、この場合、信号ＳＦＸは微少パルス幅の正のノ
ぞルス信号であるので、クリア信号発生回路（ハ）から
は期間ＦＡでは信号Ｓｏが、期間ＦＢでは信号札がほぼ
そのまま得られる。したがって期間ＦＡでは再生信号の
正極性の反転間隔の長さが、期間ＦＢでは再生信号の負
極性の反転間隔の長さが、それぞれその１フレ一ム周期
期間全体にわたって検出されゐことになる。

そして、カウンタｅＩ）からは各フレーム周期期間ＦＡ
及びＦ’Ｂ内において、１回でも反転間隔の長さが、デ
ィスクの線速度が所定のものであるときの最大反転間隔
５，５Ｔより長いときに、つまりディスクの線速度が遅
いときにはｒＯＪとなる出力Ｎ。

が得られるから、この引き込みがなされるまでの回転速
度が遅い間は、Ｄフリップフロップ回路（４ｔ）の出力
■Ｓは「Ｏ」であシ、出力Ｖ８はｒｌＪである０したが
って、このときはゲート回路ｌ１１１Ｓのみが開の状態
となる・また、このときフレーム同期信号有無検出回路
Ｃ１２１の出力ＤＦＳによシ切換回路（財）はゲート回
路ＩＩ及び（７４）の出力信号を選択する状態にある。

したがって、クロック発生回路５１からは期間ＦＡの始
めの時点で／ＲルスＰＵ　（第５図Ｊ）が、期間ＦＢの
始めの時点でパルスＰＤ（同図Ｋ）とが得られるが、パ
ルスＦＤがゲート回路（財）及び切換回路Ｉ４を通じて
アップダウンカウンタ伯りのアップカウント端子に供給
され、そのカウント値が上昇される０したがって、出力
処理回路曽からは徐々に上昇する電圧が得られ、これが
レベル比較器（７）に供給されるから、モータに与えら
れる電圧が上昇してモータの回転速度が上がる。

この状態のときは、ゲート回路σ３釘は閉であるためア
シンメトリ−補正系（仰カカウンタσηにはアップ又は
ダウンのクロックは供給されず、予め設定され九カウン
ト値に応じた電圧が出力処理回路６３から得られ、これ
がスレッショールド電圧■Ｔトされる。

回転速度が上昇して所定の線速度近傍にまでなると、信
号８０又はＳ、中の最大反転間隔は５．５Ｔに近いもの
となるのでカウンタ０υの検出精度に応じて、最大反転
間隔が５．５Ｔよυ長い場合と、短い場合とが表われ、
カウンタ（２１）の出力Ｎｏは「Ｏ」のみでなく「ｌ」
にもなる。つまり、最大反転間隔が５．５Ｔより短くな
ったとき、つまり速度が所定値より若干速くなると、出
力Ｎｏは「１」となり、Ｄフリップフロップ回路（４１
の出力ｖＳは「１」、出力ｖＳが「０」となる。すると
、このときはゲート回路Ｇ４がオンと表るから、クロッ
ク発生回路印よりのクロックパルスＰＤがこのゲート回
路σ沿及び切換回路（財）を通じてアップダウンカウン
タ却のダウンカウント端子に供給され、そのカウント値
が下げられる。したがって、出力処理回路−の出力電圧
が下がりモータの回転速度が下げられる。

そして、Ｄフリップフロップ回路（４０の出力■Ｓがｒ
ｔＪとなる期間の長さと、「０」に々る期間の長さとが
出力処理回路線の時定数との関係からみて等しいように
なると、アップダウンカウンタ１１）のカウント値はほ
ぼ一定のものとなり、出力処理回路婦からはこのカウン
ト値に応じた宵、圧が得られ、これによシディスクは線
速度一定の回転をするようになる。

このとき、Ｄフリツゾフロツプ回路（４［）の出力■８
が「１」となる期間にクロックツぞルスＰＤ又はＰＵが
得られれば、ゲート回路σＪ及び（７４）が開の状態で
あるためアップダウンカウンタυυのアップ又はダウン
カウント端子に供給され、これにより後述するようにア
シンメトリ−の現象を補正する方向に制御される。

こうして線速度一定に引き込壕れると、フレーム同期信
号検出回路（ホ）よりの検出信号８Ｆが「０」になるこ
とによりフレーム同期信号有無検出回路０２の出力ＤＦ
Ｓが１１」にかり、スイッチ回路（至）が図の状態に切
シ換えられてこれより信号８ＦＧが得られる。また、こ
の出力ＤＦｓにより切換回路６４）が信号３ｆｘ及び３
ｆｐを選択する状態に切シ換えられ、モータには前述の
ような位相サーＩがかかる。

この状態のときは、切換回路（財）が信号３ｆｘ及び３
ｆｐを選択する状態に切り換えられていることから、カ
ウンタ（２Ｂはアシンメトリ−補正系σ＠の反転間隔検
出回路として働く０そして、このときスイッチ回路ｃ３
＠から得られる信号ＳＦ’Ｇはフレーム同期信号が存在
する区間の情報を有する信号であるから、この例ではこ
の信号ＳＦＧを利用してこのフレーム同期信号部分、つ
まり最大反転間隔の正極性のものと負極性のものとが連
続する部分近傍でのみ、カウンタ（２１）は反転間隔の
検出動作をするようにされる。したがって、この場合、
アシンメトリ−の補正は再生信号中のフレーム同期信号
部分の最大反転間隔のオン・オフ比が５０％になるよう
にされる。

再生信号には、このフレーム同期信号部分のみで々く、
他の期間にも最大反転間隔が存在することがあるのに、
このようにフレーム同期信号部分でのみアシンメトリ−
の補正がなされるようにするのは次のような理由による
。

すなわち、最大反転間隔はフレーム同期信号区間以外に
も含まれており、これは全くランダムに生じる。一方、
第１図の例にも示したように、ＰＣＭオーディオディス
クの再生装置の場合、一般にアシンメトリ−の補正とと
もにディスクの速度サージも同時に行なわれるものであ
シ、ディスクの回転速度はｌフレーム中においても刻々
と変化している。したがって、これに伴いランダムに生
じる最大反転間隔も変動することになり、特定位置にお
ける信号のオン・オフ比を比較しないと正確なオン・オ
フ比の判定ができないのでおる。

また、フレーム同期信号区間以外においても、信号のオ
ン・オフ比を比較しようとすると、ディスクについた傷
により長い反転期間が生じた場合に、この影響により正
確なアシンメトリ−の補正ができないということも考慮
されている。

以下、このアシンメトリ−の補正について説明する。

スイッチ回路（至）から得られた信号５ＰＧ（第５図Ｃ
）はクリア信号発生回路（ハ）に供給されるとともに分
局器（３１Ａ）に供給される。信号８ＦＧは再生信号中
のフレーム同期信号の周期に一致した信号であるから、
分局器（３１Ａ）からの出力信号８Ｗは、第５図りに示
すように１フレ一ム同期期間毎にｒｌＪｒＯＪを交互に
くシ返す信号ＳＷ２となシ、信号８Ｗ２が「ｌ」となる
１フレ一ム同期期間ＴＡではスイッチ回路（ハ）よりは
信号Ｓｏが得られ、信号８Ｗ２が「０」となる１フレ一
ム同期期間ＴＢではスイッチ回路（２３）よシは信号％
が得られる。また、クロック発生回路５０）の出力クロ
ックＰＵ及びＰＤは第５図Ｅ及びＦに示すように１フレ
一ム同期期間ＴＡの始めの時点毎及び１フレ一ム同期期
間ＴＢの始めの時点毎に、それぞれ得られる。

一方、クリア信号発生回路（ハ）からは、各１フレ一ム
同期期間内において信号８ＦＧが「Ｏｊであるフレーム
同期信号部分を含む期間ＴＦ８においてはスイッチ回路
（ハ）を通じた信号Ｓ。あるいは氾がそのまま得られ、
信号８ＦＧが「１」である他の期間においては常に「０
」となるクリア信号が得られ、これがカウンタ（２Ｉ）
のクリア端子に供給されるから、カウンタＱυはこの期
間’Ｉ’ＦＳで得られるフレーム同期信号の最大反転間
隔が５．５Ｔよシ長いか短いかを検出する。そして、ヌ
イッチ回路ＣＩ！四よ多信号Ｓｏが得られる期間ＴＡで
はカウンタＱυでは正極性の最大反転間隔の検出がなさ
れ、またスイッチ回路（ハ）よ多信号Ｓ。が得られる期
間ＴＢではカウンタ（２Ｉ）では負極性の最大反転間隔
が検出される。

そしてｔカウンタ（２ｍ）の検出出力Ｎ。は信号ＳＦＧ
の立ち上がシによシＤフリツゾフロツプ回路（４１ｊＣ
ラツチされるので、Ｄフリツプフロッゾ回路顛の出力ｖ
Ｓ及び■紘第５図Ｇに示すようにそれぞれ期間ＴＦ８の
終わシの時点で更新される。

例えば、正極性の最大反転間隔を検出する期間ＴＡにお
いて、信号Ｓ。中の正極性の最大反転間隔の長さが５．
５Ｔよシも短いと、カウンタＣ１’ｌ）の出力Ｎ。

は「１」であるため、出力■Ｓは同図Ｇに示すように期
間ＴＡ中の期間ＴＦＳの終わりの時点から、次の期間Ｔ
Ｂ中の期間ＴＦ８の終わシの時点まで「１」となる＠す
ると、ゲート回路σ騰及びσ４がこの期間で開の状態と
なるが、この期間ではクロックツ４ルス発生回路（至）
からはパルスＰＤのみが得られ、とれがダート回路間を
通じてカウンタσυのダウンカウント端子に供給すれる
。したがって、カウンタ（７〃のカウント値が下げられ
・比較用スレッショールド電圧ＶＴＯ値が下けられる。

正極性の最大反転間隔の長さが短くなるのは、第７図に
示すように比較用スレッショールド電圧ＶＴがアシンメ
トリ−が生じないときの電圧■Ｔｏよシも高い電圧ＶＴ
Ｕとなっているときであるから、上記のようにして電圧
■Ｔの値が下げられて正しい電圧■Ｔｏとなるように補
正されるわけである。

一方、負極性の最大反転間隔を検出する期間ｌにおいて
、信号Ｓｏ中の負極性の最大反転間隔の長さが５．５Ｔ
よシも短いと、カウンタＱυの出力Ｎ。

はやはシ「１」となるが、このときはＤフリッゾフロツ
プ回路（４０の出力■Ｓは期間ＴＢ中の期間ＴＦＳの終
わりの時点から、次の期間ＴＡ中の期間ＴＦ８の終わシ
の時点まで「、１」となる（第５図Ｇとは逆極性の状態
となる）０すると、この期間では、クロックパルス発生
回路６ｅから・ぐルスＰＵのみが得られるので、このパ
ルス陀がダート回路σ騰を通じてカウンタσυのアップ
カウント端子に供給されて、そのカウント値が上昇され
、比較用スレッショールド電圧ＶＴＯ値が上げられる。

負極性の最大反転間隔の長さが短くなるのは、第７図か
ら明らかなように、スレッショールド電圧ＶＴが正しい
電圧■Ｔｏよシも低い電圧ＶＴＤとなっているときであ
るから、上記のように電圧ＶＴＯ値が上げられて正しい
電圧ｖＴｏとなるように補正されるものである。

以上のようにしてディスクが線速度一定でほぼ安定に回
転しているときにおいて、波形変換回路の出力にアシン
メトリ−の現象が生じるときには波形変換回路の出力中
の最大反転間隔の正極性の吃のの検出出力と負極性のも
のの検出出力に応じてアップダウンカウンタがアップカ
ウント又はダウンカウントされて、アシンメトリ−の現
象が補正されるものである。

なお、信号３ｆＸ及び３ｆｐによシ位相す−ががモータ
に対してかけられているときに、ドロップアウトや何等
かの理由により回転速度が大きく変動してフレーム同ζ
期信号検出回路（ハ）において、フレーム同期信号が、
連続して１６フレ一ム同期期間以上にわたって検出され
なくなると、フレーム同期信号有無検出回路０りの出力
Ｉ）ｒｓが「０」になシ、切換回路−がダート回路−及
びσ４の出力信号を選択する状態に切シ換えられる。そ
して、カウンタ０１）での最大反転間隔の検出出力Ｎｏ
のラッチ出力であるＤ７リツプフロツプ回路（ト）の出
力ＶＢ及び■Ｓによって、適宜アップダウンカウンタ６
υにアップクロック又はダウンクロックが供給され、線
速度が所定のものとなるように急速に速度サーがかかか
る。

フレーム同期信号が検出されるようになると、有無検出
回路０２の出力ＤＦＳが「１」に戻シ、位相サーボがか
かる状態に切換回路（財）が切シ換えられる０以上述べ
た第４図の装置の具体的表構成例を第８図に示す。

この例においては、カウンタＱυの検出出力Ｎ。はナン
トゲート（２１Ｎ）よシ得るもので、最大反転間隔が５
．５Ｔであるどきに含まれるクロックＣＰの数をカウン
トすると、そのカウント出力の所定ビットのものがすべ
てｒｌＪになることによりナントゲート（２１Ｎ）の出
力Ｎｏが「０」となるよう圧されるものである。

クロックＣＰの発生器（ハ）は水晶発振器（２２Ａ）と
この発振器（２２Ａ）の出力を分局するカウンタ（２２
Ｂ）とからなり、クリア信号発生回路（ホ）からの信号
の立ち上がりＫよりカウンタ（２２Ｂ）が所定のカウン
ト値にロードされて、検出される反転間隔の始めの時点
とこのカウンタから得るクロックＣＰの発生位相とが常
に一定の関係となるようＫされる。

クリア信号発生回路（イ）はナントゲート（２５Ａ）と
インバータ（２５Ｂ）　（２５０）　（２５Ｄ）とから
なっている。インバータ（２５Ｂ）　（２５Ｃ）　（２
５Ｄ）はスイッチ回路（至）の出力信号の遅延用である
。

スイッチ回路＠はナンドグー）　（２３Ａ）（２３Ｂ）
とインバータ（２３Ｃ）とからなっており、＠号Ｓｏが
ナントゲート（２３Ａ）Ｋ、信号６がナンドグー）　（
２３Ｂ）に、それぞれ供給される。そして１分局器（３
１Ａ）からの信号Ｓｗがそのｔまナンドグー）　（２３
Ｂ）に、インバータ（２３Ｃ）を介してナンドグー）（
２３Ａ）Ｋ、それぞれ供給されることＫより、これらナ
ンドグー）　（２３Ａ）及び（２３Ｂ）が交互に開の状
態となるようＫされている。筐だ、これらナントゲート
（２３Ａ）（２３Ｂ）には、ナントゲート（２１Ｎ）の
出力Ｎｏが供給されて、この出力Ｎｏが「０」となった
ときけこれ・らナンドグ゛−）　（２３Ａ）及び（２３
Ｂ）が閉の状態とされて、信号Ｓｏ　ｒ　８ｏがｒ−）
されないようにされている。

スイッチ回１ｉ１！ｉ（至）はナンドグー）　（３０Ａ
）　（３０Ｂ）（３０Ｃ）からナシ、ｆ　７　）”ｆ”
　−）　（３０Ａ）　Ｋ７　ｖ−ム周期の信号ＳＦＸが
供給され、これがフレーム同期有無検出回路ｔ３２の出
力ＤＦＳによってダート制御され、また、ナントゲート
（３０Ｂ）にフレーム同期周波数の信号ＳＦＧが供給さ
れ、これが出力ＤＦＳがインバータ（３２Ｃ）によって
反転された信号によってゲート制御されるものである。

分周器（３１Ａ）及び（３１Ｂ）はこの場合、１個のカ
ウンタ６υで構成されている。

フレーム同期信号有無検出回路０りはカウンタとともに
ナンドグー）　（３２Ｂ）に供給され、また、分周用カ
ウンタＧυからのＴ分周出力がとのカウンタ（３２Ａ）
のクロック端子に供給される。フレーム同期信号検出回
路（ハ）において、フレーム同期信号が検出されるとき
は、信号ＳＦは「０」であるので、カウンタ（３２Ａ）
はリセット状態であるとともに、ナントゲート（３２Ｂ
）の出力ＤＦ８が「１」の状態と々る。また、フレーム
同期信号検出回路（イ）においてフレーム同期信号が検
出されないとき拡〜信号８Ｆは「１」になるので、カウ
ンタ（３２Ａ）はカウント可能状態と々る。すると、フ
レーム同期信号が検出されなくなってから、１６フレー
ム同期期間経過すると、カウンタｃ１１）の１分周出力
が「１」に立ち上がるため、カウンタ（３２Ａ）の出力
がｒｌＪＫｅｊ７、ナンドケート（３２Ｂ）の出力ＤＦ
８が「０」にガる・クロック信号発生回路−のクロックパルスＰ１）の発生
回路部分は遅延回路として働く３個のインバータ（５０
Ａ）　（５０Ｂ）　（５０Ｃ）と、ナントゲート（５０
Ｄ）と、インバータ（５０ｇ）とからなる。そして、信
号８Ｗと、この信号８Ｗがイｙ　バー　ｆｉ　（５０Ａ
）　（５０Ｂ）（５０Ｃ）によって遅延されたものとが
ナントゲート（５０Ｄ）に供給されて、インバータ（５
０Ｅ）からハ期間ＴＡ又はＦＡの始の時点で３個のイン
バータ（５０Ａ）　（５０Ｂ）　（５０Ｃ）の遅延時間
分のパルス幅を有するパルスＦＤが得られるものである
。また、クロックツ（ルスＰＵの発生回路部分は同様に
遅延回路として働く３個のインバータ（５０Ｆ）　（５
０Ｇ’）　（ｓｏＨ）と、ナントゲート（５０Ｉ）と、
インバータ（５０Ｊ）とからなシ、インノ９−タ（５０
Ｃ）の出力と、これがインバータ（５０Ｆ）　（５０Ｇ
）　（５０Ｈ）で遅延されたものとがナントゲート（５
０Ｉ　）に供給され、インバータ（５０Ｊ）よシ期間Ｔ
Ｂ又は期間ＦＢの始めの時点で、３個のインバータ（５
０Ｆ）　（５０Ｇ）　（５０Ｈ）の遅延時間分の・やル
ス幅を有するノ４ルスＰＵが得られる。

ｒ−）回路−（ハ）及び１ａ４Ｉ゛はゴカ・ンドｒ−ト
である・切換回路（財）はナントゲ−ト（６４ＡＸ６４ＢＸ６４
ＣＸ６４Ｄ）（６４Ｆｉ）及び（６４Ｆ）からなる。ナ
ントゲート（５４Ａ）には信号３ｆｘが、ナンドグー）
　（６４Ｂ）には信号３ｆｐが、それぞれ供給され、一
方、有無検出口ｌ８０３の出力ＤＦ８がこれらナンドダ
ート（６４Ａ）（６４Ｂ）にそのまま供給され、７レ一
ム同期信号が安定に検出されるときにこれらｒ−ト（６
４Ａ）　（６４Ｂ）が開とされる。また、ナントゲート
Ｉ■の出力がナンドグー）　（６４Ｃ）に、ナンドデー
ト（７４）の出力がナンドグー）　（６４Ｄ）に、それ
ぞれ供給されるとともに、出力ＤＦ８がインバータ（３
２Ｃ）にて反転された信号がこれらナンドグー）　（６
４Ｃ）　（６４Ｄ）に供給され、これらナントゲート（
６４Ｃ）　（６４Ｄ）がフレーム同期信号が１６フレ一
ム周期期間ヌは１６フレ一ム同期期間以上検出され方い
とき開となるようにされる。

そして、ナンドグー）　（６４Ａ）と（６４Ｃ）の出力
がナンドグー）　（６４Ｅ）に供給され、その出力がア
ップダウンカウンタ６υのアップカウント端子に、ナン
ドデート（６４Ｂ）と（６４Ｄ）の出力がナンドｆ−）
（６４Ｆ）に供給され、その出力がカウンタ６υのダウ
ンカウント端子に、それぞれ供給される。

そして、この例では、このカウンタ旬は４ビツトのカウ
ンタとされるもので、出力処理回路−においてはカウン
タ６υの４ビツトのカウント出力のうちの上位３ビツト
のカウント出力が一端が共通に接続される抵抗（６２Ａ
）　（６２Ｂ）　（６２Ｃ）によってＤ／Ａ変換される
。またカウンタ旬の最下位ビットのカウント出力がナン
）′ダート（６２Ｆ）　、インバータ（６２Ｇ）及び抵
抗（６２Ｈ）を通じて上記Ｄ／Ａ変換出力に加えられ、
位相サーが用とされる。

また、との場合、アップダウンカウンタ旬でアップカウ
ントによシフルカウントに方ったとき、またアップダウ
ンカウンタＩυでダウンカウントによりゼロカウントに
なったとき、それぞれアップカウント及びダウンカウン
トを停止させないと、サー鱈−回路は誤動作となるので
、上位３ピツトノカウント出力が供給されるナンドｆ　
−）　（６２Ｄ）及び（６２Ｅ）の出力がそれぞれナン
ドグ−）　（６４Ｂ）及び（６４Ｆ）に供給され、それ
ぞれフルカウント及びゼロカウントとなったとき、とれ
らゲート（６４Ｅ）（６４Ｆ）が閉と々るようにされて
いる。

アップダウンカウンタ（７１）　４　ｔた４ビツトのカ
ウンタで、その上位３ビツトのカウント出力が出力処理
回路σ４の抵抗（７２Ａ）　（７２Ｂ）　（７２０）に
てＤ／Ａ変換されて、スレツノショールＰ電圧ＶＴとさ
れる・なお、この例では特に線速度一定の引き込みがな
され、安定に線速度一定で回転するような状態となった
後、なんらかの理由によシ位相す−がのロックがはずれ
たとき位相サーがかオフされるとともに、速度サーがの
効き１合をはやくして急速に安定な状態に引き戻すよう
に考慮されている。

すなわち、（財）は線速度一定引き込みロック回路で、
これはＤフリツプフロツプ回路（８０Ａ）と、ナンドデ
ート（８０Ｂ）　（８０Ｃ）と、イｙ　バー＃（８０１
ＤＸ８”Ｑｌｉ：）とからなっておシ、有無検出回路０
２の出力ＤＦＳがナントゲート（８０Ｂ）　Ｋ供給され
るとともにＤフリップフロップ回路（８０Ａ）のＱ出力
がとのナン）′ｒ−）　（８０Ｂ）に供給される。この
Ｄ７リツプフロツプ回路（８０Ａ　）のＤ端子はハイレ
ベルにされている。

また、そのクロック端子には分周用カウンタ０１）の４
分周出力が供給されている。また、ナンｙ）Ｉｋ−）　
（６２Ｄ）及び（６２Ｅ）の出力がナントゲート（８０
Ｃ）に供給され、その出力がインバータ（８ＱＤ）を通
じてこのＤフリップフロップ回路（８０Ａ）のクリア端
子に供給されている＠そして、ナンドｅ　−）　（８０Ｂ）の出力は位相サー
が用のナンドグ−）　（６２Ｆ）に供給されるとともに
インバータ（８０Ｂ）を通じてレベル比較回路（７）の
反転入力端子に供給されている。

したがって、フレーム同期信号が得られていて、出力Ｄ
ＦＳが「１」であるときに、アップダウンカウンターが
フルカウントでも々く、ゼロカウントでもなければ、イ
ンバータ（８０Ｄ　）の出力が「１」の状態となるため
Ｄフリップフロップ回路（８０Ａ）はクリアされ、その
Ｑ出力はｒＯＪとなるので、ナンドデート（８０Ｂ）の
出力が「１」となシ、ナンドグー）　（６２Ｆ）が開と
なって位相サーが回路が働くとともに、レベル比較回Ｗ
８（７）の比較用基準電圧レベルであるインバータ（ｓ
ｏＥ）の出力がローレベルとされる。

一方、ＤＦ８が「１」の状態においてアップダウンカウ
ンタがフルカウントあるいはゼロカウントとなってしま
うようないわばサーがロックがはずれた状態になると、
ナンドｆ　−）　（８０Ｃ）の出力が「１」・インバー
タ（８０Ｄ）の出力が「０」となるため、カウンタ０υ
の１分周出力によって、Ｄフリ１６ツブフロップ回路（ｓ□Ａ）にクロックが４見られ、そ
のＱ出力が「１」になる。すると、ナンドｒ−）　（８
０Ｂ）の出力は「０」になるためナントゲート（６２Ｆ
）は閉じられるとともに比較器（７）の反転入口端子に
供給される信号がハイレベルとなって、速度サーがか急
激にきくようにされる。

力お、線速度一定に引き込まれるまでの間、特に水晶発
振器から得たフレーム周期の信号ＳＦＸによシカウンタ
ｅ１１＞をリセットするようにして、このフレーム周期
単位で反転間隔の長さの検出をするのは、との引き込み
までの間もフレーム同期周期の信号８ＦＧを用いると、
フレーム同期信号が検出され危いときは、この信号８Ｆ
Ｇの周波数はＰＬＬ回路の自走周波数の分局信号と々つ
てフレーム周期に対してか−７１）高い周波数となって
お見ディスクの回転速度が遅く、フレーム同期周期が長
くなっている再生信号に対してこの信号８ＦＧの一周期
内に最大反転間隔を含ｔ−ａいことがあるため、線速度
一定の引き込みができなくなるおそれがあるためである
。

以上述べたようにして、この発明によれば、アップダウ
ンカウンタを用いるとともに、正及び負極性の反転間隔
を時分割的に検出し、その検出出力の一方によ如アップ
カウント、他方によシダランカウントさせるようにする
ことによジアジンメトリーの補正ができるものである〔
そして、この発明においては、このようにデジタル的に
アシンメトリ−の補正ができるので補正の精１度が高い
という効果がある。

【図面の簡単な説明】

第１図は先に提案されたディスク再生装装置のサー？系
及び波形変換回路の一例の系統図、第、、２．５ｉ！Ｉ
及び第３図はその説明のための波形図、第４図はとの発
明によるディスク再生装置の波形変換回路の一例をサー
が回路とともに示す系統図、第５図第６図及び第７図は
その説明のための波形図、第８図は第４因の例の具体的
実施例の一例を示す図である・（３）は波形変換をするためのレベル比較回路、（財）
は最大反転間隔を検出するカウンタ、（４０Ｆｉその出
力のラッチ回路としてのＤフリップフロップ回路、（至
）はアップ又はダウン用のクロックパルス発生回路％σ
Ｏはアシンメトリ−の補正系で、συはアップダウンカ
ウンタ、（７３はＤ／Ａ変換をガす出力処理回路である
。

Claims

【特許請求の範囲】

ランレングスリミテッドコードで変調されたＰＣＭ信号
が記録されたディスクを再生する装置において、再生信
号が比較回路にてスレッショールド電圧と比較されるこ
とにより波形変換され、この波形変換された信号の反転
している期間のうちで最大又は最小のものの間隔が検出
され、この最大又は最小の反転間隔の正極性のものと、
負極性のものとが等しくなるように上記スレッショール
ド電圧を制御するに当たって、上記最大又は最小の反転
間隔の正極性のものの検出と、負極性のものの検出とが
カウンタを用いることにより時分割でなされるとともに
、上記正極性の反転間隔が所定値より太きいときは、そ
の検出出力から形成したパルスがアップダウンカウンタ
でダウン（又はアップ）カウントされ、上記負極性の反
転間隔が上記所定値より大きいときはその検出出力から
形成したパルスが上記アップダウンカウンタでアップ（
又はダウン）カウントされ、上記アップダウンカウンタ
の出力がＡ−Ｄ変換されて上記スレッショールド電圧と
されるようになされたディスク再生装置の波形変換回路
。