JPS5832420B2 - プログラム制御電子装置 - Google Patents

Description

【発明の詳細な説明】 本発明は外部電源からの入力が瞬断すなわち極めて短時
間停電した場合に自動的に異常なく処理を継続できるよ
うにしたプログラム制御電子装置に関する。

プログラムにより制御される電子装置には、必ず記憶装
置（以後メモリと称する）が付加されている。

そのメモリがＩＣメモリなどの半導体メモリの場合には
電源がオフとなったとき記憶内容が消滅してしまうもの
が多い。

また消滅しないまでも、コアメモリのように、読出し／
書込み時に電源オフになると記憶が破壊されるものが多
い。

このためプログラム制御電子装置には停電検出回路を設
けて、該回路が停電を検出した時は、レジスタ内容の不
揮発性メモリへの退避、メモリ読出し／書込みの停止な
どの対応処理を行って記憶の消滅や破壊の防止をはかつ
ている。

第１図は従来のプログラム制御電子装置の一例を示し、
第２図はこの電子装置が外部電源の正常なオン、オフ時
に正常に動作した時のシーケンス・ダイアグラム、第３
図はこの電子装置の外部電源瞬断に対する異常な対応を
示すシーケンス・ダイアグラムである。

まず正常動作の場合について述べる。

外部電源からの入力がオンになると、第１図中、電源部
１の中にある出力安定化回路４が動作を始め、論理回路
部２に必要な安定な電圧を供給するようになる。

その際電源立上がり検出回路５が、電源部１から論理回
路部２へ供給される電圧を監視して動作を開始し、論理
回路復旧回路７に電源の立上がりを信号で知らせる。

論理回路後日回路７はこの信号で論理回路部の全論理回
路を復旧、イニシャライズする。

その後出力電圧が安定したところで復旧動作を停止する
。

以上は一般的な電源立上がり時の復旧動作である。

つぎに外部電源からの入力がオフになると、まず外部電
源からの入力電圧を監視している停電検出回路６が動作
を開始し、停電検出信号を出力して処理プログラム３に
知らせ、処理プログラムは停電検出処理ルーチン８の処
理を開始し、レジスタの退避等を行う。

これは一般的には割込みによって行われる。

この間出力安定化回路４は出力電圧を保持している。

その後出力安定化回路４の出力電圧が垂下してくると、
再び電源立上がり検出回路５が動作を始め、論理回路部
２を復旧させる。

しかしこの時には電源部１の出力はオフしており動作不
能になっている。

第２図は前記の場合のシーケンス・ダイアグラムで、Ｉ
ＰＶａは外部電源電圧を、０ＰＶａは電源部１の出力電
圧を、ＰＲ８ａは電源立上がり信号を、ＦＤＳ ａは停
電検出信号を、ＩＴは停電検出信号ＦＤＳａが停電検出
処理ルーチン８に送られてから停電に対応する処理が終
了するまでの時間を、ＬＲは電源立上がり信号ＰＲ８ａ
が出力され論理回路復旧が行われている期間を示してい
る。

以上は外部電源の正常なオン・オフに対して従来の装置
が正常に動作した場合の説明であるが、外部電源が瞬断
を生じた時には従来の装置は、第３図のシーケンス・ダ
イアグラムが示すような異常な対応動作を行う。

すなわち外部電源からの入力が瞬断し、その電圧が第３
図にＩＰＶａａと示すように短時間だけ零となった時に
も停電検出回路６が動作して停電検出信号ＦＤＳａａを
出力し、それによって処理プログラム３の中の停電検出
処理ルーチン８が停電に対応するために必要な処理を開
始する。

しかし他方で外部電源からの入力しゃ断時間が短いため
、出力安定化回路４の作用によって電源部１から論理回
路部２に供給される電圧０ＰＶａａ（第３図）は、はと
んど低下しないですぐ回復する。

したがってこの場合には電源立上がり検出回路５は全く
動作しない。

すなわち外部電源瞬断時には、停電検出処理ルーチン８
したがって、処理プログラム３は停電に対応するために
必要な処理たとえばレジスタの退避等を行ってしまった
が、論理回路部２は例もしなかったことになり、この従
来のプログラム制御電子装置そのものは元の状態に復旧
できなくなる。

上記のような外部電源瞬断時の異常事態に対処するため
に、従来は手動スタートボタンを付加してオペレータに
復旧させたり、あるいは第４図に示すような回路を用い
て外部電源瞬断時にも電源立上がり検出信号ＰＲ８ｂが
出力されるまで、電源部から論理回路部への出力電圧ｏ
ｐｖｂを強制的に大きく低下させるような手段などがと
られていた。

第４図に示す回路において、外部電源スィッチＳを閉じ
ると出力安定化回路４は出力電圧０ＰＶｂを出力する。

一方停電検出回路６には整流ダイオードＤを通して電圧
が与えられる。

第４図に示す回路で外部電源が瞬断すると、停電検出回
路６が停電検出信号ＦＤＳｂを出力するとともに、アラ
ームリレーＡＲが動作する。

アラームリレーＡＲには遅延復旧回路Ｔが接続されてお
り、一定時間動作を続けるようになっている。

アラームリレーＡＲが動作するとその接点ＡＲＣが開き
出力安定化回路４への入力を前記一定時間しゃ断する。

このため出力安定化回路４の出力電圧ｏｐｖｂは大きく
低下し、電源立上がり検出回路（第４図中には図示せず
）が必ず動作し、論理回路部が復旧するようにできる。

しかし第４図に示す回路は外部からの入力をリレーを用
いて制御するため複雑で高価なものとなる。

第５図は第４図に示した回路を用いた装置のシーケンス
・ダイアグラムで、ＡＲはアラームリレーＡＲの動作を
示し、その他の符号は添字にｂを用いたほかは第２図の
場合と同様である。

本発明は前記従来の装置の問題点を解消し、簡単な論理
素子（通常のＴＴＬ・ＩＣ）を用いて外部電源瞬断時に
も異常動作をしないプログラム制御電子装置を提供する
ことを目的とする。

上記目的を達成するために本発明においては、論理回路
部内に、停電検出回路からの信号を所定時間遅延させて
論理回路復旧回路に与えるタイマー回路を付加して設け
、該タイマー回路の所定遅延時間を、停電検出処理ルー
チンによる停電対応処理に要する時間よりも長く定めた
。

第６図は本発明の一実施例図で、第７図はこの実施例の
動作を示すシーケンス・ダイアグラムである。

外部電源から電源部１に入力されると、出力安定化回路
４が動作し、論理回路部２に必要な安定な電圧を供給す
る。

一方電源部１の出力電圧を監視している電源立上がり検
出回路５は電源立上がり信号ＰＲ８ｃ（第７図）を出力
する。

この信号ＰＲ８ｃによって論理回路復旧回路７は論理回
路部２の全論理回路を復旧、イニシャライズする。

この外部電源投入時の動作は従来の装置と同様である。

外部電源がオフしたときには、停電検出回路６が動作し
、停電検出信号ＦＤＳｃを出力する。

信号ＦＤＳｃが処理プログラム３に伝えられると停電検
出処理ルーチン８が停電に対応した必要な処理を割込ま
せて行う。

本発明では停電検白信号ＦＤＳｃは論理回路部２にも与
えられる。

すなわち本実施例の論理回路部２には、信号ＦＤＳｃを
記憶するフリップフロップ９と、フリップフロップ９の
出力を遅延させるタイマ１０とを追加して設けてあり、
タイマ１０の出力は論理回路復旧回路７の一方の入力（
回路Ｉの他方の入力は電源立上がり検出回路５から入力
される）となり、論理回路部２を復旧させる。

停電検出信号ＦＤＳｃが出力されると、該信号はフリッ
プフロップ９にいったん記憶され、タイマ１０をスター
トさせる。

タイマ１０の時間はあらかじめ処理プログラム３の停電
検出処理ルーチン８の処理時間より長く定めである。

所定時間後タイマ１０の出力が論理回路復旧回路７に入
力され、論理回路部２を復旧、イニシャライズする。

その際タイマ１０の出力は同時にフリップフロップ９を
リセットする。

なお出力安定化回路４の出力は、前記のように論理回路
が復旧されるまでの間、保持されるようにしておく。

このようにすれば、外部電源の瞬断があった場合にも、
処理プログラム３の停電検出処理ルーチン８による停電
に対応する処理をいったん終了した後、必ず論理回路部
２が復旧、イニシャライズされ、プログラム制御電子装
置そのものは、外部電源投入時と同様自動的に異常なく
再スタートする。

第７図は本実施例の動作を示すシーケンス・ダイアグラ
ムで、ＩＰＶｃは外部電源電圧を、０ＰＶｃは電源部１
の出力電圧を、ＰＲ８ｃは電源立上がり信号を、ＦＤＳ
ｃは停電検出信号を、ＦＦはフリップフロップ９の出力
を、ＴＯはタイマ１０の出力を、ＩＴは停電検出信号Ｆ
ＤＳｃが出力されてから停電検出処理ルーチン８による
停電に対応する処理が終了するまでの時間を、ＬＲは論
理回路復旧回路７によって論理回路部２の復旧が行われ
ている期間を示している。

なお第７図中の破線は外部電源が（瞬断てなく）正常に
オフとなった時の動作を示している。

以上説明したように本発明によれば、簡単な論理素子を
用いたタイマ回路を付加して設けただけで、外部電源瞬
断時にも異常状態におちいらずに自動的に再スタートし
、処理を続行するプログラム制御電子装置が得られる。

【図面の簡単な説明】

第１図は従来のプログラム制御電子装置の例を示す図、
第２図は第１図に示した装置の正常動作時のシーケンス
・ダイアグラム、第３図は第１図に示した装置の外部電
源瞬断に対する異常動作時のシーケンス・ダイアグラム
、第４図は従来の瞬断時異常動作防止用回路を示す図、
第５図は第４図に示した回路を用いた装置のシーケンス
・ダイアグラム、第６図は本発明の一実施例図、第７図
は第６図に示した実施例のシーケンス・ダイアグラムで
ある。 １・・・・・・電源部、２・・・・・・論理回路部、５
・・・・・・電源立上がり検出回路、６・・・・・・停
電検出回路、γ・・・・・・論理回路復旧回路、９・・
・・・・フリップフロップ、１０・・・・・・タイマ。

Claims (1)

【特許請求の範囲】
1. １ 出力安定化回路、電源立上がり検出回路、停電検出
   回路の３回路を含む電源部と、前記出力安定化回路の出
   力電圧を供給され、かつ該電圧が所定値の時出力される
   前記電源立上がり検出回路の信号によって復旧作用を行
   う論理回路復旧回路を含む論理回路部とを有し、前記停
   電検出回路からの信号を受けると停電対応処理を指令す
   る停電検出処理ルーチンを含む処理プログラムによって
   制御されるプログラム制御電子装置において、論理回路
   部内に、前記停電検出回路からの信号を所定時間遅延さ
   せて前記論理回路復旧回路に伝えるタイマ回路を付加し
   て設け、該タイマ回路の所定遅延時間を、前記停電検出
   処理ルーチンによる停電対応処理に要する時間よりも長
   くしたことを特徴とするプログラム制御電子回路。