JPS593953A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS593953A JPS593953A JP11370582A JP11370582A JPS593953A JP S593953 A JPS593953 A JP S593953A JP 11370582 A JP11370582 A JP 11370582A JP 11370582 A JP11370582 A JP 11370582A JP S593953 A JPS593953 A JP S593953A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- film
- copper
- alloy layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術°分野
本発明は半導体装置の製造方法に係り、″特に配線電極
の形成方法に関する。。
の形成方法に関する。。
（１）） 技術の背景
集積回路、素子の高密度、高速度化が急速に進展してい
る中で、微細配線電極を形成する技術が集積度や性能の
向上を左右する重要な技爾となって来ている。
る中で、微細配線電極を形成する技術が集積度や性能の
向上を左右する重要な技爾となって来ている。
（ｃ） 従来技術と問題点
微細なパターンの電極を形成する方法としてはフォトエ
ツチング法とりレトオフ法とがよく知られている。フォ
トエツチング法は、基板の表面に蒸着またはスパックと
いった方法で電極膜を形成してからその上にフオトレジ
ス）［９Ｋを塗布形成上。
ツチング法とりレトオフ法とがよく知られている。フォ
トエツチング法は、基板の表面に蒸着またはスパックと
いった方法で電極膜を形成してからその上にフオトレジ
ス）［９Ｋを塗布形成上。
を選択的にエツチングする方法である。
又り７トオ７法は最初に基板の表面に７オトレジスト膜
を塗布形成し、それを７＜ターンニングしてレジストマ
スクを形成した後、蒸着ま′ｆＩ：、＃′ｉスノ（ツタ
といった方法で、電極膜を露出した基板表面及びホトレ
ジスト膜上に蒸着し、ホトレジスト膜の除去によって、
ホトレジスト膜上の電極膜を同時に除去して基板表面に
所要の電極膜を形成する方法である。
を塗布形成し、それを７＜ターンニングしてレジストマ
スクを形成した後、蒸着ま′ｆＩ：、＃′ｉスノ（ツタ
といった方法で、電極膜を露出した基板表面及びホトレ
ジスト膜上に蒸着し、ホトレジスト膜の除去によって、
ホトレジスト膜上の電極膜を同時に除去して基板表面に
所要の電極膜を形成する方法である。
しかしながら集積度の向上にともなって、微細パターン
及びその精度の向上が求められ、一般に電極材刺として
アルミニウム（’ＡＩ）が使用されてイルカ、上述した
従来の光学露光ヱハクーンニングする方法１アルミニク
ム電極膜の反射や基板下地の凹凸によってパターン不良
や解像力の劣化を生じ１歩留低下及び信頼度低下につな
がる問題があった。
及びその精度の向上が求められ、一般に電極材刺として
アルミニウム（’ＡＩ）が使用されてイルカ、上述した
従来の光学露光ヱハクーンニングする方法１アルミニク
ム電極膜の反射や基板下地の凹凸によってパターン不良
や解像力の劣化を生じ１歩留低下及び信頼度低下につな
がる問題があった。
（ｄ） 発りｊの目的
オ・発りＪ目かかる問題点を解消するためレジスト膜を
利用せず銅（Ｃｕ）ｉ膜をアルミニウム電極膜上に形成
り、Ｐｆｔ望のアルミニウムー銅合金層を光照射よって
形成し、アルミニウムー桐台金層をマスクとして配線電
極膜を形成する寸法精度のよい微細ハターシの形成方法
を提供することにある。
利用せず銅（Ｃｕ）ｉ膜をアルミニウム電極膜上に形成
り、Ｐｆｔ望のアルミニウムー銅合金層を光照射よって
形成し、アルミニウムー桐台金層をマスクとして配線電
極膜を形成する寸法精度のよい微細ハターシの形成方法
を提供することにある。
（ｅ） 発明の構成
本発明の特徴は、半導体基板」二に配線用アルミニウム
膜、該アルミニウム膜上に、銅薄膜を順次形成し、該銅
薄膜の所望＠域に光線を照射してアルミニウム、−銅合
金層を形成する工程と、前記銅薄膜を酸化性溶液にてエ
ツチング除去し、更にＨｉｊ記アルアルミニウムー銅合
金層スクとして異方性ゴッチングし、前記半導体基板上
のアルミニウム膜を除去せしめる工程を含むことにある
。
膜、該アルミニウム膜上に、銅薄膜を順次形成し、該銅
薄膜の所望＠域に光線を照射してアルミニウム、−銅合
金層を形成する工程と、前記銅薄膜を酸化性溶液にてエ
ツチング除去し、更にＨｉｊ記アルアルミニウムー銅合
金層スクとして異方性ゴッチングし、前記半導体基板上
のアルミニウム膜を除去せしめる工程を含むことにある
。
・（ｆ） 発明の実施例
以下本発明の一実施例を図面を参照して具体的に説明す
る。第１図乃至第５図は本発明の一実施例を製造工程の
順に示す要部断面図で前回と同等の部分については同一
符号を付している。第１図において半導体基板１の表面
に厚さ約１μｍの配線用アルミニウム膜２を蒸着又はス
パッタなどの方法を用いて被着する。次いでｗ；２図に
示すと吉〈アルミニウム膜２上に同様の方法を用いて約
数１０只の＃１薄膜３を形成する。次いで第３図に示す
より うに所望寸法ｙを有するマスク４を使用し、たとえは通
常のホトレジスト露光に用いる紫外光５をマスク４を通
じて、銅薄膜の所望領域に照射し。
る。第１図乃至第５図は本発明の一実施例を製造工程の
順に示す要部断面図で前回と同等の部分については同一
符号を付している。第１図において半導体基板１の表面
に厚さ約１μｍの配線用アルミニウム膜２を蒸着又はス
パッタなどの方法を用いて被着する。次いでｗ；２図に
示すと吉〈アルミニウム膜２上に同様の方法を用いて約
数１０只の＃１薄膜３を形成する。次いで第３図に示す
より うに所望寸法ｙを有するマスク４を使用し、たとえは通
常のホトレジスト露光に用いる紫外光５をマスク４を通
じて、銅薄膜の所望領域に照射し。
アルミニウム膜２の数バーヤント程度、アルミニクムの
格子の中に［ｉＲＱ子が拡散し、アルミニウムー銅合金
層４を形成する迄露光する。露光時間はホトレジスト露
光の約１０倍程度である。
格子の中に［ｉＲＱ子が拡散し、アルミニウムー銅合金
層４を形成する迄露光する。露光時間はホトレジスト露
光の約１０倍程度である。
次いで第４図に示す如く、酸化性溶液たとえは濃硝酸に
数秒間浸漬し＠’ｆ！！膜３を除去するか、この揚台ア
ルミニウム銅２及びアルミニウム銅合金層４の表面にス
ティン膜（Ａユ２０３）か生成してエツチングされない
。次いで第５図に示すようにイオン・エツチング装機を
使用し、四塩化硅素（ｅｔｃ］、４）又ＦｉＣ１２／Ｂ
ｃ１．３１０Ｃ１４の混合ガスのような反応ガスを用い
てアルミニウム膜２及びアルミニウム銅合金層４を異方
性エツチングする。ガス圧約０．２Ｔ ｏ ｒ ｒ ＋
所要エンチング時間約］分以内にて所望の配線電極膜６
が完成する。これはアルミニウム膜２け反応ガスによっ
て半導体基板１の表面が露出する壕でエツチングが進行
するがアルミニウムー銅合金層４はエツチングの進行と
共に銅原子が表面に堆積して時間の経過と共にエツチン
グレートが減少し、約５０９６の膜減りの状態″′ｃ、
：Ｉ−ノチングが完全に停止することによる。勿論ｌｔ
Ｉ記反応ガスにその選択性により半導体基板ｌの表面は
殆んど浸されない。
数秒間浸漬し＠’ｆ！！膜３を除去するか、この揚台ア
ルミニウム銅２及びアルミニウム銅合金層４の表面にス
ティン膜（Ａユ２０３）か生成してエツチングされない
。次いで第５図に示すようにイオン・エツチング装機を
使用し、四塩化硅素（ｅｔｃ］、４）又ＦｉＣ１２／Ｂ
ｃ１．３１０Ｃ１４の混合ガスのような反応ガスを用い
てアルミニウム膜２及びアルミニウム銅合金層４を異方
性エツチングする。ガス圧約０．２Ｔ ｏ ｒ ｒ ＋
所要エンチング時間約］分以内にて所望の配線電極膜６
が完成する。これはアルミニウム膜２け反応ガスによっ
て半導体基板１の表面が露出する壕でエツチングが進行
するがアルミニウムー銅合金層４はエツチングの進行と
共に銅原子が表面に堆積して時間の経過と共にエツチン
グレートが減少し、約５０９６の膜減りの状態″′ｃ、
：Ｉ−ノチングが完全に停止することによる。勿論ｌｔ
Ｉ記反応ガスにその選択性により半導体基板ｌの表面は
殆んど浸されない。
このあとの工程は通常の方法に従って進めてよい。−ｔ
ｉ図示していないが上記一実施例を用いた方法を経返
し実施することにより多層配線を形成することも可能で
ある。
ｉ図示していないが上記一実施例を用いた方法を経返
し実施することにより多層配線を形成することも可能で
ある。
゛上記−丈施例によればＡ ］、 −Ｃｕ合金層を光照
射によって形成ｌ、、Ａｌ−Ｃｕ合金層をマスクとして
寸法精度のよい微細パターンの形成が可能である。
射によって形成ｌ、、Ａｌ−Ｃｕ合金層をマスクとして
寸法精度のよい微細パターンの形成が可能である。
（ｇ）発明の詳細
な説明したごとく本発明によれは、従来のレジスト膜露
光によるＡｌ電極膜の反射や基板下地の凹凸によるパタ
ーン不良や解像力の劣化を解消し、高集積度の配線電極
を精度よく形成すると吉ができ９歩梢及び信頼性向上に
大き力効果をもたらすものである。本発明は前記一実施
例に限定されるとと々く、その趣旨を逸脱しない範囲で
種々変形実施することが出来る。
光によるＡｌ電極膜の反射や基板下地の凹凸によるパタ
ーン不良や解像力の劣化を解消し、高集積度の配線電極
を精度よく形成すると吉ができ９歩梢及び信頼性向上に
大き力効果をもたらすものである。本発明は前記一実施
例に限定されるとと々く、その趣旨を逸脱しない範囲で
種々変形実施することが出来る。
第１図乃至第５図は本発明の一実施例の要部断面図であ
る。図において１は半導体基板、２け配線用アルミニウ
ム膜、３は銅薄膜、４はマスク。 ５Ｉ″ｉ紫外光、６は配線電極膜。
る。図において１は半導体基板、２け配線用アルミニウ
ム膜、３は銅薄膜、４はマスク。 ５Ｉ″ｉ紫外光、６は配線電極膜。
Claims (1)
- 半導体基板上に配線用アルミニウム膜、該アルミニウム
膜上に銅薄膜を順次形成し、該銅薄膜の所望＃域に光線
を照射してアルミニクムー銅台金層を形成する工程と、
前記銅薄膜を酸化性溶液にてエツチング除去し、更に前
記アルミニクムー銅合金層をマスクとして異方性エツチ
ングし、前記半導体基板上のアルミニウム膜を除去しめ
る工程とが含まれてなることを特徴ぶする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11370582A JPS593953A (ja) | 1982-06-29 | 1982-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11370582A JPS593953A (ja) | 1982-06-29 | 1982-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593953A true JPS593953A (ja) | 1984-01-10 |
Family
ID=14619075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11370582A Pending JPS593953A (ja) | 1982-06-29 | 1982-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593953A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003373A (en) * | 1987-11-30 | 1991-03-26 | Mitsubishi Denki Kabushiki Kaisha | Structure of electrode junction for semiconductor device |
| CN112635496A (zh) * | 2021-01-07 | 2021-04-09 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
-
1982
- 1982-06-29 JP JP11370582A patent/JPS593953A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003373A (en) * | 1987-11-30 | 1991-03-26 | Mitsubishi Denki Kabushiki Kaisha | Structure of electrode junction for semiconductor device |
| CN112635496A (zh) * | 2021-01-07 | 2021-04-09 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63236319A (ja) | 半導体装置の製造方法 | |
| JPS6211068B2 (ja) | ||
| JPH0466345B2 (ja) | ||
| US4826754A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPH0458167B2 (ja) | ||
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP2620952B2 (ja) | 微細パターン形成方法 | |
| JPS6148771B2 (ja) | ||
| JPH06180277A (ja) | 透過電子顕微鏡用試料の作成方法 | |
| JPH01105538A (ja) | フォトレジストパターン形成方法 | |
| JPS59123246A (ja) | 微細パタ−ン形成方法 | |
| JP2899542B2 (ja) | 転写マスクの製造方法 | |
| JPS58123711A (ja) | 磁気バブルメモリ素子の製造方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPS58202526A (ja) | Ｘ線露光用マスクの製造方法 | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPS62279633A (ja) | パタ−ン形成方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPH0338825A (ja) | ドライエッチング方法 | |
| JPS6063934A (ja) | 微細パタ−ンの形成方法 | |
| JPS58188138A (ja) | 半導体装置の製造方法 | |
| JPH0629261A (ja) | パタ―ン形成法 |