JPS5832523B2 - 自動遅延等化方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の２次移相回路を周波数軸上に配置した
等化器における遅延等化特性の調整方法に関する。

２次移相関数を有する回路を複数個周波数軸上に配置し
てこれら各回路の調整を行いその総合特性を等化器の遅
延特性とする方法は、既に知られている。

すなわち、第１図に示す如く、所定の等化帯域中に２次
移相回路をＮ個配置し、各回路の遅延特性τ１ 、τ２
、・・・、τＮを重ね合わせて成る総合遅延特性Ｈが
所望の等化特性となるように調整を行うものである。

しかしながら、従来のこの種の調整方法は手動によるも
のであり、等化器を横取する各２次移相回路の特性が互
いに相関を有するものであるため、調整は困難を極める
ものであり、多分に調整者の経験及び勘に頼るものであ
った。

しかも得られた等化特性についても、それが最良のもの
であるか否か確認できなかった。

本発明は従来の技術の上記問題点を解決するもので、そ
の目的は等化調整作業が容易であり、高精度の等化が行
える遅延等化方法を提供することにある。

この目的を達成する本発明の特徴は、２次移相回路を周
波数軸上に複数個配置して戒る等化器の遅延等化方法に
おいて、少くとも上記２次移相回路の中心周波数に対応
する周波数における等化対象物の遅延量を測定して特化
遅延特性を求めた後、各２次移相回路のそれぞれの遅延
特性を求める操作と該各遅延特性と前記等化遅延特性と
から所定の計算を行って上記２次移相回路のそれぞれの
Ｑを求める操作と該Ｑより上記２次移相回路を調整する
操作とを繰り返して行うことによって、前記等化遅延特
性を満足する各２次移相回路のＱを得ること、及び上記
所定の計算が式 によって行われるものであり、上記利得調整幅αｉにω
。

ｉ／ωｏ１の重みづげが行われている上記方法、及び等
化遅延特性が前記等化遅延特性に一定の付加遅延を与え
たものである上記方法にある。

以下本発明方法の原理を説明する。

本発明方法に用いられる等化量の２次移相回路（基本回
路）は、各移相回路の一個の抵抗もしくは容量の値を変
化させることにより、当該回路の共振尖鋭度（以下Ｑと
称する）が一定の法則に基いて変化する必要があり、こ
の条件が満される場合にはどのような構成であっても良
い。

いずれの場合においても、２次移相関数は次の第（１）
式の如く表わされる。

ここで、■１：入力電圧 ■２：出力電圧 Ｓ ：複素周波数 Ｑ ：２次移相関数のＱ ω ：２次移相関数の中心角周波数 第（１）式より遅延特性を求めると次の第（２）式の如
くなる。

第（２）式は第１図に示した如きＮ個の各々の２次移相
回路の遅延特性を表わしている。

さて、本発明は上記各２次移相回路の必要とすべきＱを
、あらかじめ測定された被等化対象物のＮ個の離散的な
遅延情報から求めるものである。

従って第（２）式はＱを添字付きの変数Ｑｉとして次の
ように書き換えられる。

この場合、２次移相回路の中心角周波数ω。

も変数として取り扱いできるが、この中心角周波数ω０
を変数にすると回路実現の際に多数個の可変抵抗あるい
は可変容量等が必要となるため、ここでは中心角周波数
をω。

ｉ とし単なる周波数軸上の順序を付加した定数である
とする。

変数Ｑｉの最適解を得るアルゴリズムには種々のものが
適用できるが、２次移相回路の遅延特性、及びその微分
が解析的に与えられるため、最急降下法を用Ｌ・ること
か最も望ましい。

この最急降下法は次の第（４）式で定義される。

ここで、αｉは利得調整幅、添字には繰り返し回数、す
なわち調整回数、εは誤差を示している。

誤差εの評価関数として、第（５）式のような２乗誤差
を定義する。

以下、式を簡単にするため添字には省略して記述する。

上式において、Ｈ（Ｑ）ｌ ・は関数Ｈ（Ｑ）を
ω２ωＪ ω−ωｊで標本することを意味し、この Ｈ（Ｑ ） ｌ ｃｏ＝（、、ｊはそれぞれの基本回路
の相関を考慮に入れて次のように記述される。

また、ｙｊは目的とする遅延特性の標本値であり、最初
に測定が行われると繰返しの過程では不変となるもので
ある。

基本回路の中心角周波数と遅延特性の標本角周波数とは
通常合致するように選ばれるが、これは必ずしも合致さ
せる必要はない。

この場合、標本点の個数を基本回路の個数よ※※り多く
することによって等化精度を向上させることができる。

第（５）式をＱｉで微分すると次の第（７ａ）式の如く
なる。

第（７ａ）式の行列における（ｉ、 ）要素は次の 第（７ｂ）式のようになる。

従って第（７ａ）、（７ｂ）式によって第（４）式のア
ルゴリズムに必要な誤差の傾斜δε／ａＱｉが与えられ
ることになる。

次に利得調整幅αｉについて説明する。

第（７ｂ）式において１／ωｏｉはＱｉの変化で示され
る誤差の方向とは無関係な係数である。

従って第（４）式においてＬ：ｔｉと相殺するようにす
れば非常に便利であるため、αｉは次式の如く表わされ
る。

ここでαは定数である。

なお実際に上記アルゴリズムにより計算を行う場合、互
いに相殺する係数すなわち第（７ｂ）式における１／ω
。

ｉと第（８）式におけるω。

ｉとはあらかじめ除去されるものである。

また、本等化器においては、各２次移相回路の中心角周
波数ω が互いに異なるため、Ｑ１０ の変化に対する位相の変化率は各回路によって異なる。

従って上記の位相の平均変化率を等しくするためにはＱ
ｉの変化に対して重みづげが必要となり、この場合には
上記αｉにさらにω。

ｉ／ω。１の重みづげがなされる。

このように、第（４）式乃至第（８）式を用いてｑｉ（
ｋ＋１）がＱｉｋにほぼ等しい値となるまで繰返しすな
わち調整を行うことにより、各回路の求むるＱが得られ
、このＱに従って各２次移相回路を設定することにより
目的の遅延等化特性が得られる。

以下図面を用いて本発明による方法の実施例を説明する
。

本発明方法に用いられる等化量の２次移相回路は例えば
第２図の如きものである。

第２図Ａはオペレーショ〕Ｊ−ルアンプを用いた２次移
相回路の例であり、この回路の伝達関数は次の如く記述
され、抵抗ＲＡあるいはＲＢのいずれか一方の値を変化
させるとＱの値を変えることができる。

ただし、Ｑ＝ｒ−４ρ、ρ−ＲＢ／ＲＡ、ω０＝１／Ｒ
Ｃ１γは定数である。

第２図Ｂはオペレーショナルアンプを用いた２次移相回
路の他の例であり、この回路の伝達関数は第（９）式に
おいてω。

１／ＲＣ，Ｑ””（ｌとした場合に与えられる。

第３図は本発明の一実施例を表わすブロック図である。

本発明の方法を行う際、すなわち等化量の調整を行う際
にはスイッチＳＷＩ 、ＳＷ２ 。

ＳＷ３ 、ＳＷ４はすべて可動接点と接点ａとが閉成さ
れるようになされてＬ・る。

まず、テスト信号発信器１より送信された信号は被等化
対象物、すなわち本例においては伝送路２を介してデジ
タルの遅延測定器３に人力し、伝送路２の遅延歪が等化
量に用いられる複数の基本回路のそれぞれにあらかじめ
設定された中心角周波数ω。

ｉと合致する周波数（前述の如く必ずしも合致する必要
性はない）で順次測定される。

これらの測定値が等化器制御部４に入力し、記憶される
。

次いであらかじめ等化器制御部４に与えられている初期
設定値がゲート回路５を介して被調整等化量６に印加さ
れて該等化器６の可変抵抗が初期設定されその場合の等
化量の遅延特性がテスト信号発信器７と遅延測定器３と
によって測定される。

これらの値は等化器制御部４のシフトレジスタに記憶さ
れる。

次に等化器制御部４より等什器６中の各基本回路のＱを
定める可変抵抗器の抵抗値制御用の電圧（あるいは電流
）が出力され、この電圧はゲート回路５を介して等化量
６の対応する基本回路の可変抵抗器に印加され抵抗値が
制御されて１回目のＱｉ （すなわちＱｌ（す）の調整
が終了する。

次いでテスト信号発信器７からのテスＩ・信号により１
回目の調整の終った等化量６の遅延特性を測定して等化
器制御部４によすＱｉ（２）の新しい情報を得て等化量
６を調整し、再び該等化器の特性測定及び調整を繰り返
す。

このような等化量６の調整を該等化器の等化特性が伝送
路の逆特性に近似するまで繰り返して行Ｌ・、その誤差
が所定の範囲内となった場合に調整終了となる。

次いでスイッチＳＷ１ 、ＳＷ２ 、ＳＷ３ 、ＳＷ４
すべてを接点す側に切換えて等化量６を送信器８、伝送
路２、受信器９に接続し通常の信号伝送を開始する。

第４図は第３図における等化器制御部４を詳細に表わし
たブロック図であり、以下この図により等化器制御部の
動作を説・明する。

送信側より伝送路２（第３図）を介してテスト信号を送
られている場合はスイッチＳＷ５の可動接点は接点Ｃと
閉成してＬ・る。

従って上記テスト信号による伝送路２の測定値はシフト
レジスタ１０さらに最小値検出回路１１に入力する。

シフトレジスタ１０から順次出力された信号は加算器１
２において最小値検出回路１１からの最小値信号弁だけ
減算されて基準化される。

次いで加算器１３において外部から与えられた等化幅設
定値より基準化されたーＥ記信号値を減算することによ
り遅延逆特性が得られる。

加算器１３の出力は次のクリップ回路１４において負の
値のものが強制的に零にされ、付加遅延回路１５におい
て一定の遅延量を付加されて記憶回路１６に記憶される
。

この記憶される信号値が目的の等化特性ｙｊである。

付加遅延回路１５は上記逆特性に一定の遅延量を付加す
ることにより等化量の各基本回路のＱｉの収れんを容易
にするためのもので、その付加遅延量は一般には等化設
定幅と逆比例の関係で与えられる。

求むる等化特性ｙｊの収納が終ると、スイッチＳＷ５は
接点ｄに、スイッチＳＷ６ 、ＳＷ７は接点ｅに切り換
えられる。

まず入力端子１７を介して外部より初期設定値Ｑ １（
１）が入力すると、この信号はスイッチＳＷ７を介して
Ｑ−Ｒ変換器１８及び出力端子１９を介して等化量６（
第２図）に印加され、同時にスイッチＳＷ６を介してシ
フトレジスタ２０にも印加されろ。

等化量６の可変抵抗器が初期設定値Ｑｉ（すにより前述
の如く初期設定されると等化量の特性が測定され、その
結果が入力端子２１及びスイッチＳＷ５を介してシフト
レジスタ２２（１） に印加される。

この値が前記のＨ（Ｑ） に（′Ｊ−０ｊ 相当する。

この時点でスイッチＳＷ６ 、ＳＷ７は接点ｆ側に切り
換えられる。

さて、記憶回路１６とシフトレジスタ２２との出力が加
算器２３に入力すおよ１．Ｃｏ出カアあお □（９）（
”）。

−、、、ｊ−ｙｊ）が乗算器２４に印加される。

一方、シフトレジスタ２０に入プルた初期設定値Ｑｉ（
１）は、微分行列計算器２５と遅延回路２６とに印加さ
れ、微分行列計算器２５では前述の第（７ａ）式におけ
る微分行列が計算され、その結果は上記乗算器２４に印
加されて加算器２３からの入力と乗算される。

乗算器２４の出力は乗算器２７において定数αが乗算さ
れその結果前述の第（４）式における÷α・（１）が得
られる。

遅延回路２６の出力がＱｉ（１）であることから、加算
器２８では第（４）式における右辺の計算が行われるこ
とになる。

加算器２８の出力のうちでもし負の値となるものがあれ
ばクリップ回路２９により強制的に零にされる。

さてクリップ回路２９の出力はＱｉ（２）であり、この
値はＱ−Ｒ変換器１８及び出力端子１９を介して等化量
へ送られ、同時に次の繰り返しのためにシフトレジスタ
２０へ印加される。

以上述べたように、本実施例では初期値を設定した後は
自動的に等化量の調整が繰り返し行われ、順次Ｑ 、（
２） 、 Ｑ １（３） 、 ００．、 Ｑ ｊＯ？）
の解を得て最終的に正しい解Ｑｉ（ｋ）が得られること
になる。

第４図におけるＱ−Ｒ変換器１８は、導入される２次移
相回路の種類によってその変換内容が異るものである。

しかし、２次移相回路のＱは一般に可変抵抗ＲＡの関数
としてＱ＝ｆ （ＲＡ）で与えられ、簡単な加減乗除で
求めることができるので、その構成は容易である。

例えば第２図Ａの回路ではＱ ＝ ｒ ４ （ＲＢ
／ ＲＡ ）となる。

第３図のテスト信号発信器７はＨ（Ｑ） ｌ （１）”
＝（１）ｊの値を測定によって求むる場合に必要なもの
で、第（３）式及び第（６）式に従ってこの値を計算し
て得るように構成した場合には削除することができる。

ただしこの場合等化量制御部４の構成が異なることにな
る。

以上説明したように、本発明の方法によれば初期値を与
えるだけで偏動的に各２次移相回路のＱが得られ、従っ
て所望の等化特性を得ることができる。

従って等化調整作業が容易となり、高精度の等化を誰で
も行うことができる利点を有している。

また、２次移相回路の遅延特性、及びその微分が解析的
に与えられることを利用して最急降下法を用いているた
め、システムの構成が非常に簡単になるという利点を有
している。

【図面の簡単な説明】

第１図は複数の２次移相回路及びそれらによる等化量の
等化特性を表わす説明図、第２図Ａ、Ｂは２次移相回路
の一例をそれぞれ表わす回路図、第３図は本発明方法の
一実施例を表わすブロック図、第４図は第３図の一部を
詳細に表わすブロック図である。 １．７・・・・・・テスト信号発信器、２・・・・・・
伝送路、３・・・・・・遅延測定器、４・・・・・・等
化量制御部、５・・・・・・ゲート回路、６・・・・・
・等化量、８・・・・・・送信器、９・・・・・・受信
器、１０，２０，２２・・・・・・シフトレジスタ、１
１・・・・・・最小値検出回路、１２，１３，２３゜２
８・・・・・・加算器、１４，２９・・・・・・クリッ
プ回路、１５・・・・・・付加遅延回路、１７，２１・
・・・・・入力端子、１８・・・・・・Ｑ−Ｒ変換器、
１９・・・・・・出力端子、２４゜２７・・・・・・乗
算器、２５・・・・・・微分行列計算器、２６・・・・
・・遅延回路。

Claims (1)

1. 【特許請求の範囲】 １２次移相回路を周波数軸上に複数個配置して成る等化
   器の遅延等化方法において、少くとも上記２次移相回路
   の中心周波数に対応する周波数における等化対象物の遅
   延量を測定して等化遅延特性を求めた後、各２次移相回
   路のそれぞれの遅延特性を求める操作と該各遅延特性と
   前記等化遅延特性とから所定の計算を行って上記２次移
   相回路のそれぞれのＱを求める操作と該Ｑより上記２次
   移相回路を調整する操作とを繰り返して行うことによっ
   て、前記等化遅延特性を満足する各２次移相回路のＱを
   得ることを特徴とする自動遅延等化方法。 ２ 上記所定の計算が式 によって行われ、上記利得調整幅ｃｔｉにω。 ｉ／ω０工の重みづげが行われた特許請求の範囲第１項
   記載の自動遅延等化方法。 ３ 等化遅延特性が前記等化遅延特性にて定の付加遅延
   を与えたものである特許請求の範囲第１項あるいは第２
   項記載の自動遅延等化方法。