JPS583289A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS583289A JPS583289A JP56101895A JP10189581A JPS583289A JP S583289 A JPS583289 A JP S583289A JP 56101895 A JP56101895 A JP 56101895A JP 10189581 A JP10189581 A JP 10189581A JP S583289 A JPS583289 A JP S583289A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- film transistor
- oxygen
- bomb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不９ｔｈ ’１４ ｙｌ ４ ｓｌ ）ランジスメの製
造方法に係り、４１に水嵩化無定形シリコンを用匹た薄
膜トランジスタめ製造方法に係る口 従来薄膜トランジスタとしては半導体層としてＣｄＳ、
Ｃｄ８＊、ａ−８１等が用いられ、ゲート絶縁膜として
Ｓ ｉｔｓ 、 ８１ｍＮａ 等が用いられている。
造方法に係り、４１に水嵩化無定形シリコンを用匹た薄
膜トランジスタめ製造方法に係る口 従来薄膜トランジスタとしては半導体層としてＣｄＳ、
Ｃｄ８＊、ａ−８１等が用いられ、ゲート絶縁膜として
Ｓ ｉｔｓ 、 ８１ｍＮａ 等が用いられている。
半導体層としてＣｄ８を用い、ゲート絶ｓａｇとして８
１０１を用＾た場合につめて説明すると、ガラス基板上
にＡＪ等の金Ｊｉｌｔ−蒸着後パターニングし、ゲート
電極を形成し、た基板上にゲート絶縁−を真空蒸着、ス
パッタリング、ＣＶＤ等により被着形成する。
１０１を用＾た場合につめて説明すると、ガラス基板上
にＡＪ等の金Ｊｉｌｔ−蒸着後パターニングし、ゲート
電極を形成し、た基板上にゲート絶縁−を真空蒸着、ス
パッタリング、ＣＶＤ等により被着形成する。
次いで、ゲート絶縁膜上に真空蒸着、スパッタリング等
によりＣｄＳ等の半導体層を形成していた。しかしこの
方法では、ゲート絶縁膜と半導体層が連続して形成する
ことができな＾ので、グー）ｌＰＪ鰍−を形成した鏝、
基板【ゲート杷嫌−形成装置から取出し、次いで牛導体
層形ｌｌ１１．装置にセットして半導体層を形成するも
のである。
によりＣｄＳ等の半導体層を形成していた。しかしこの
方法では、ゲート絶縁膜と半導体層が連続して形成する
ことができな＾ので、グー）ｌＰＪ鰍−を形成した鏝、
基板【ゲート杷嫌−形成装置から取出し、次いで牛導体
層形ｌｌ１１．装置にセットして半導体層を形成するも
のである。
この方法では、絶縁膜の形成とその動作層である半導体
膜の形成は真なる工８により行なわれるので、これらの
工程中で絶縁−中で電荷トラップとしてｗＩＪき、トラ
ンジスタのｌＩＪ作点Ｏドリフト【生じるといっ九不都
合の原因となるアルカリ学イオン等の不純物による絶ｌ
ｌａの汚染は避は得な輪とい９た欠点がある。
膜の形成は真なる工８により行なわれるので、これらの
工程中で絶縁−中で電荷トラップとしてｗＩＪき、トラ
ンジスタのｌＩＪ作点Ｏドリフト【生じるといっ九不都
合の原因となるアルカリ学イオン等の不純物による絶ｌ
ｌａの汚染は避は得な輪とい９た欠点がある。
まな、これら絶縁膜と牛導体層の形成温度に相違がある
場合には、両者の熱的性質の相違によりその境界面には
大きなひずみが生じ、多くの欠陥が生成されるという欠
点がある。
場合には、両者の熱的性質の相違によりその境界面には
大きなひずみが生じ、多くの欠陥が生成されるという欠
点がある。
さらに、薄−トランジスタに用いられる半導体材料は熱
的に極めて不安定であり、その絶縁膜ゲート形成の工程
も自ずと限られてしまうという不都合が生じていた。
的に極めて不安定であり、その絶縁膜ゲート形成の工程
も自ずと限られてしまうという不都合が生じていた。
第１図はゲート絶縁膜としてＳｉＯ諺、牛導体層として
シランのグロー放電忙より形成したアモルファスシリコ
ン（α−８１）ｔ−用いてガラス基板上に薄膜トランジ
スタを形成する際、従来工程、即ち８１Ｏ８膜形成後、
一度真空ｔやぶり大気にさらした後α−８亀層全形成し
た、 薄膜トランジスタ（１’Ｔ ）の特性を示したも
のである。縦軸はドレイン電ｆｉＩｐ（２）、横軸はゲ
ート電圧（Ｖ）ｔ−示す。
シランのグロー放電忙より形成したアモルファスシリコ
ン（α−８１）ｔ−用いてガラス基板上に薄膜トランジ
スタを形成する際、従来工程、即ち８１Ｏ８膜形成後、
一度真空ｔやぶり大気にさらした後α−８亀層全形成し
た、 薄膜トランジスタ（１’Ｔ ）の特性を示したも
のである。縦軸はドレイン電ｆｉＩｐ（２）、横軸はゲ
ート電圧（Ｖ）ｔ−示す。
１締のＮ、はゲート電圧の変化によるドレイン電流の変
化を調べた順番き示し、測定する毎にその動作点が大Ｉ
Ｉｌ＆！に変−するような不安定な＃漢トランジスタし
か得られていない。
化を調べた順番き示し、測定する毎にその動作点が大Ｉ
Ｉｌ＆！に変−するような不安定な＃漢トランジスタし
か得られていない。
本宛Ｅ１４は上述の点に鑑みなされたもので、水嵩化無
定形シリコンを用いたＩＩＩＩｌ［トランジスタのゲー
ト絶縁膜を１同一の連続した工１ｉ４により形成するこ
とでアルカリからの汚染ｔ−なくシ、かつ、画境界面で
のひずみ金少なくすることによｐ欠陥倉抑制し動作点変
動のない萬性能薄膜トランジス！全製造する方法金徒供
するものである。
定形シリコンを用いたＩＩＩＩｌ［トランジスタのゲー
ト絶縁膜を１同一の連続した工１ｉ４により形成するこ
とでアルカリからの汚染ｔ−なくシ、かつ、画境界面で
のひずみ金少なくすることによｐ欠陥倉抑制し動作点変
動のない萬性能薄膜トランジス！全製造する方法金徒供
するものである。
本発明は水Ａ化無定形シリコンの製造法であるシラン（
ＳｉＨ，）のグロー放電分解法において、その放区雰囲
気［酸素あるいは窒素を含んだガス金混入することによ
り、各々ｓ１ｏ、１或いは５ｔａＮ勢の良質な絶−１臭
が形成できることｔ−利用し、ゲート絶縁膜と動作層で
ある水素化無定形シリコンを同一の工程で形成するよう
和したものである。
ＳｉＨ，）のグロー放電分解法において、その放区雰囲
気［酸素あるいは窒素を含んだガス金混入することによ
り、各々ｓ１ｏ、１或いは５ｔａＮ勢の良質な絶−１臭
が形成できることｔ−利用し、ゲート絶縁膜と動作層で
ある水素化無定形シリコンを同一の工程で形成するよう
和したものである。
以下本発明を夷ＩＪ１例を参照して説明する。
く実ｍガ）
第２図にグロー放蝋分解装置の概略−ｔボす。
１は真空槽、２は真空ポンプ、３ ｒＪ ｄ極、４は陽
極、５はゲート電極が形成された基板、６は高周波発振
器、７は基板加熱ヒータ、８はアルゴンあるいσ水素で
希釈されたシラン（ｓｉａｉ）、９はアルゴンで希釈さ
れた酸素である。
極、５はゲート電極が形成された基板、６は高周波発振
器、７は基板加熱ヒータ、８はアルゴンあるいσ水素で
希釈されたシラン（ｓｉａｉ）、９はアルゴンで希釈さ
れた酸素である。
まず、真空油１倉士分に排気した後ヒータ７によりゲー
ト電極が形成された基板５を１５０〜２００’ＧＫ加熱
する。その後ボンベ８よりシランを０．０５〜０．ＩＴ
ｏｒｒ導入した後、ボンベ９から＊＊１その５〜１０鋒
体積導入し、高周波発振器６より５〜２０Ｗの電力を投
入すると、陽極３、陰極４間に放電が開始され、ゲート
を他が形成されている基＆５上にＳ１０重が分解、堆積
する。
ト電極が形成された基板５を１５０〜２００’ＧＫ加熱
する。その後ボンベ８よりシランを０．０５〜０．ＩＴ
ｏｒｒ導入した後、ボンベ９から＊＊１その５〜１０鋒
体積導入し、高周波発振器６より５〜２０Ｗの電力を投
入すると、陽極３、陰極４間に放電が開始され、ゲート
を他が形成されている基＆５上にＳ１０重が分解、堆積
する。
この８１０諺を所望の膜厚まで堆積後、ボンヘイ９から
の酸素の導入を止めると、この形成された５ｉｎｓ上に
今縦は水嵩化された無定形シリコンの堆積が始まり、こ
れｔｍ望のｄ厚まで准禎さゼる。
の酸素の導入を止めると、この形成された５ｉｎｓ上に
今縦は水嵩化された無定形シリコンの堆積が始まり、こ
れｔｍ望のｄ厚まで准禎さゼる。
その後、基板ｔ−＾空備外に４１１り出し、ソース・ド
レイ／ＭＥ極倉形成し、薄膜トランジスタとする。
レイ／ＭＥ極倉形成し、薄膜トランジスタとする。
このようにして製造された樗−トランジスタの特性の一
例ｋｌｔａ図に示す。前述の第１図と同様縦軸にドレイ
ン電流、横軸にゲート電圧でプロットしたものである。
例ｋｌｔａ図に示す。前述の第１図と同様縦軸にドレイ
ン電流、横軸にゲート電圧でプロットしたものである。
このプロセスで作装したものでは、ここに観られるよう
に何Ｋｍ定を繰り返しても、動作点変動のなりｈ＆好な
特性ｔもった薄−トランジスタが得られる。
に何Ｋｍ定を繰り返しても、動作点変動のなりｈ＆好な
特性ｔもった薄−トランジスタが得られる。
ｌお、実施例にお−では８１０．の形成にシランと酸素
のガスを混合したものを用いることｔ示したが、５ｉＯ
ｔ杉成には酸系の他亜酸化電素Ｎ、０等でも良い。
のガスを混合したものを用いることｔ示したが、５ｉＯ
ｔ杉成には酸系の他亜酸化電素Ｎ、０等でも良い。
また、絶縁膜としては８１ Ｎ４でも良くこの場合３に
は、シランとアンモニアＮ＆の混合ガスを用いれは良い
。
は、シランとアンモニアＮ＆の混合ガスを用いれは良い
。
更に、この８ｉ０．と水嵩化無定形シリコンの装量の唄
は辿でも艮く、その＠合［はソース・ドレインＩＩＩ！
Ｌ惚ｔまず基板上に形成しておけは艮い。
は辿でも艮く、その＠合［はソース・ドレインＩＩＩ！
Ｌ惚ｔまず基板上に形成しておけは艮い。
本発明ＶＣよれは、博＾トランジスタの動作層と絶縁ケ
ート映が同−工−でム造できるので、不桃物による汚染
かなく境界面での歪みが少なくなり、動作点変動のない
南性北トランジスタを表造することができる。
ート映が同−工−でム造できるので、不桃物による汚染
かなく境界面での歪みが少なくなり、動作点変動のない
南性北トランジスタを表造することができる。
第１図は従来の絶縁ゲートを異なる工程で形成したとき
の薄膜トランジスタの特性を示すグラフ、第２図は、グ
ロー放￥分解装置の概略図、縞３図は、本発明の絶縁ゲ
ートと半導体層とを同一工程で形成したときの博映トラ
ンジスタの時性【示すグラフである。 ＼ ご 棺 ７＼ ； 第１図 ケ゛−ト電圧ＶＱいり
の薄膜トランジスタの特性を示すグラフ、第２図は、グ
ロー放￥分解装置の概略図、縞３図は、本発明の絶縁ゲ
ートと半導体層とを同一工程で形成したときの博映トラ
ンジスタの時性【示すグラフである。 ＼ ご 棺 ７＼ ； 第１図 ケ゛−ト電圧ＶＱいり
Claims (1)
- 【特許請求の範囲】 ａ） ゲート電極、ゲート絶縁膜４半導体層及びソース
６ドレイン電極をガラス基板上ＶＣ形成する薄膜トラン
ジスタの製造方法において、ゲート絶縁膜と半導体層を
連続工程で形成することｔ％鑓とする＃ｌ１ｉｌｌ）ラ
ンジスタの製造方法。 体） 上記ゲート絶娠編倉シラン（５ＩＨａ ）と酸素
、ｉＩＩ！素とｉｉ＆素を含む化合物ガスもしくは混合
ガス。 電卓ｔｔむガスのいずれかとｔ混合したガスを用い形成
し、上記半導体層ｔシラン、ドーパントを含むシランの
グロー故蝋により形成することｔ特徴とする特許請求の
＠ｌ１１１４１１１墳１義の博−トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101895A JPS583289A (ja) | 1981-06-30 | 1981-06-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101895A JPS583289A (ja) | 1981-06-30 | 1981-06-30 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583289A true JPS583289A (ja) | 1983-01-10 |
| JPH0351094B2 JPH0351094B2 (ja) | 1991-08-05 |
Family
ID=14312650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101895A Granted JPS583289A (ja) | 1981-06-30 | 1981-06-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583289A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60166435A (ja) * | 1984-02-09 | 1985-08-29 | Toyobo Co Ltd | 配向ポリエステルフイルム |
| JPS6151878A (ja) * | 1984-08-21 | 1986-03-14 | Seiko Instr & Electronics Ltd | 表示用パネルの製造方法 |
| JPS61179721A (ja) * | 1985-02-05 | 1986-08-12 | Toyobo Co Ltd | 配向ポリエステルフイルム |
| JPS61237622A (ja) * | 1985-04-16 | 1986-10-22 | Teijin Ltd | ポリエステルフイルム |
| JPS6292371A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| JPS6375028A (ja) * | 1986-09-18 | 1988-04-05 | Toray Ind Inc | 磁気記録媒体用ベ−スフイルム |
| JPH0390329A (ja) * | 1989-09-01 | 1991-04-16 | Toray Ind Inc | 二軸配向熱可塑性樹脂フイルム |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667751U (ja) * | 1979-10-29 | 1981-06-05 |
-
1981
- 1981-06-30 JP JP56101895A patent/JPS583289A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667751U (ja) * | 1979-10-29 | 1981-06-05 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60166435A (ja) * | 1984-02-09 | 1985-08-29 | Toyobo Co Ltd | 配向ポリエステルフイルム |
| JPS6151878A (ja) * | 1984-08-21 | 1986-03-14 | Seiko Instr & Electronics Ltd | 表示用パネルの製造方法 |
| JPS61179721A (ja) * | 1985-02-05 | 1986-08-12 | Toyobo Co Ltd | 配向ポリエステルフイルム |
| JPS61237622A (ja) * | 1985-04-16 | 1986-10-22 | Teijin Ltd | ポリエステルフイルム |
| JPS6292371A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| JPS6375028A (ja) * | 1986-09-18 | 1988-04-05 | Toray Ind Inc | 磁気記録媒体用ベ−スフイルム |
| JPH0390329A (ja) * | 1989-09-01 | 1991-04-16 | Toray Ind Inc | 二軸配向熱可塑性樹脂フイルム |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351094B2 (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230112490A1 (en) | Method for depositing silicon oxide film having improved quality by peald using bis(diethylamino)silane | |
| US5098865A (en) | High step coverage silicon oxide thin films | |
| US3627662A (en) | Thin film transistor and method of fabrication thereof | |
| JPS62267472A (ja) | メタルシリサイドの低圧化学蒸着 | |
| US5444006A (en) | Method of manufacturing a capacitor in a semiconductor memory device | |
| JP2004165682A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US6090675A (en) | Formation of dielectric layer employing high ozone:tetraethyl-ortho-silicate ratios during chemical vapor deposition | |
| US20010024860A1 (en) | Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric | |
| JPS583289A (ja) | 薄膜トランジスタの製造方法 | |
| JPWO2003088342A1 (ja) | 電子デバイス材料の製造方法 | |
| US5869406A (en) | Method for forming insulating layers between polysilicon layers | |
| JPH0290568A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0574763A (ja) | ゲート絶縁膜の形成方法 | |
| KR940005290B1 (ko) | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 | |
| JP3119988B2 (ja) | 半導体装置の作製方法 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03203329A (ja) | 絶縁膜の製造方法及びこの絶縁膜を使用する半導体装置の製造方法 | |
| JP2506961B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2668459B2 (ja) | 絶縁膜作製方法 | |
| EP0573823A2 (en) | Deposition method for depositing a semiconductor thin film and manufacturing method of thin film transistors with use of the deposition method | |
| JP3340407B2 (ja) | 絶縁被膜および半導体装置 | |
| JPH0653504A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3422960B2 (ja) | 半導体装置の製造方法 | |
| KR970006214B1 (ko) | 반도체 장치 절연막 형성방법 | |
| JPS62209831A (ja) | シリコン酸化膜の製造方法 |