JPH0351094B2 - - Google Patents
Info
- Publication number
- JPH0351094B2 JPH0351094B2 JP56101895A JP10189581A JPH0351094B2 JP H0351094 B2 JPH0351094 B2 JP H0351094B2 JP 56101895 A JP56101895 A JP 56101895A JP 10189581 A JP10189581 A JP 10189581A JP H0351094 B2 JPH0351094 B2 JP H0351094B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- thin film
- silane
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Description
【発明の詳細な説明】
本発明は薄膜トランジスタの製造方法に係り、
特に水素化無定形シリコンを用いた薄膜トランジ
スタの製造方法に係る。
特に水素化無定形シリコンを用いた薄膜トランジ
スタの製造方法に係る。
従来薄膜トランジスタとしては半導体層として
CdS、CdSe、ａ−Si等が用いられ、ゲート絶縁
膜としてSiO2、Si3N4等が用いられている。
CdS、CdSe、ａ−Si等が用いられ、ゲート絶縁
膜としてSiO2、Si3N4等が用いられている。
半導体層としてCdSを用い、ゲート絶縁膜とし
てSiO2を用いた場合について説明すると、ガラ
ス基板上にAl等の金属を蒸着後パターニングし、
ゲート電極を形成した基板上にゲート絶縁膜を真
空蒸着、スパツタリング、CVD等により被着形
成する。
てSiO2を用いた場合について説明すると、ガラ
ス基板上にAl等の金属を蒸着後パターニングし、
ゲート電極を形成した基板上にゲート絶縁膜を真
空蒸着、スパツタリング、CVD等により被着形
成する。
次いで、ゲート絶縁膜上に真空蒸着、スパツタ
リング等によりCdS等の半導体層を形成してい
た。しかしこの方法では、ゲート絶縁膜と半導体
層が連続して形成することができないので、ゲー
ト絶縁膜を形成した後、基板をゲート絶縁膜形成
装置から取出し、次いで半導体層形成装置にセツ
トして半導体層を形成するものである。
リング等によりCdS等の半導体層を形成してい
た。しかしこの方法では、ゲート絶縁膜と半導体
層が連続して形成することができないので、ゲー
ト絶縁膜を形成した後、基板をゲート絶縁膜形成
装置から取出し、次いで半導体層形成装置にセツ
トして半導体層を形成するものである。
この方法では、絶縁膜の形成とその動作層であ
る半導体膜の形成は異なる工程により行なわれる
ので、これらの工程中で絶縁膜中で電荷トラツプ
として働き、トランジスタ動作点のドリフトを生
じるといつた不都合の原因となるアルカリ・イオ
ン等の不純物による絶縁膜の汚染は避け得ないと
いつた欠点がある。
る半導体膜の形成は異なる工程により行なわれる
ので、これらの工程中で絶縁膜中で電荷トラツプ
として働き、トランジスタ動作点のドリフトを生
じるといつた不都合の原因となるアルカリ・イオ
ン等の不純物による絶縁膜の汚染は避け得ないと
いつた欠点がある。
また、これら絶縁膜と半導体層の形成温度に相
違がある場合には、両者の熱的性質の相違により
その境界面には大きなひずみが生じ、多くの欠陥
が生成されるという欠点がある。
違がある場合には、両者の熱的性質の相違により
その境界面には大きなひずみが生じ、多くの欠陥
が生成されるという欠点がある。
さらに、薄膜トランジスタに用いられる半導体
材料は熱的に極めて不安定であり、その絶縁膜ゲ
ート形成の工程も自ずと限られてしまうという不
都合が生じていた。
材料は熱的に極めて不安定であり、その絶縁膜ゲ
ート形成の工程も自ずと限られてしまうという不
都合が生じていた。
第１図はゲート絶縁膜としてSiO2、半導体層
としてシランのグロー放電により形成したアモル
フアスシリコン（α−Si）を用いてガラス基板上
に薄膜トランジスタを形成する際、従来工程、即
ちSiO2膜形成後、一度真空をやぶり大気にさら
した後α−Si層を形成した、薄膜トランジスタ
（TFT）の特性を示したものである。縦軸はドレ
イン電流IDＡ、横軸はゲート電圧Ｖを示す。曲線
のNOはゲート電圧の変化によるドレイン電流の
変化を調べた順番を示し、測定する毎にその動作
点が大幅に変動するような不安定な薄膜トランジ
スタしか得られていない。
としてシランのグロー放電により形成したアモル
フアスシリコン（α−Si）を用いてガラス基板上
に薄膜トランジスタを形成する際、従来工程、即
ちSiO2膜形成後、一度真空をやぶり大気にさら
した後α−Si層を形成した、薄膜トランジスタ
（TFT）の特性を示したものである。縦軸はドレ
イン電流IDＡ、横軸はゲート電圧Ｖを示す。曲線
のNOはゲート電圧の変化によるドレイン電流の
変化を調べた順番を示し、測定する毎にその動作
点が大幅に変動するような不安定な薄膜トランジ
スタしか得られていない。
本発明は上述の点に鑑みなされたもので、水素
化無定形シリコンを用いた薄膜トランジスタのゲ
ート絶縁膜を、同一の連続した工程により形成す
ることでアルカリからの汚染をなくし、かつ、両
境界面でのひずみを少なくすることにより欠陥を
抑制し動作点変動のない高性能薄膜トランジスタ
を製造する方法を提供するものである。
化無定形シリコンを用いた薄膜トランジスタのゲ
ート絶縁膜を、同一の連続した工程により形成す
ることでアルカリからの汚染をなくし、かつ、両
境界面でのひずみを少なくすることにより欠陥を
抑制し動作点変動のない高性能薄膜トランジスタ
を製造する方法を提供するものである。
すなわち、本発明の特徴とするところはゲート
電極、ゲート絶縁膜、半導体層及びソース・ドレ
イン電極をガラス基板上に形成する薄膜トランジ
スタの製造方法において、前記ゲート絶縁膜と前
記半導体膜の形成に際し、真空槽中に酸素、酸素
と窒素を含む化合物もしくは混合ガス、窒素を含
むガスのいずれかとシラン（SiH4）とを混合し
た混合ガスを導入して、グロー放電分解法により
前記ゲート絶縁膜を形成し、また同一真空槽中に
シランもしくはドーパントを含むシランを導入し
て、グロー放電分解法により前記半導体層を形成
し、且つ該ゲート絶縁膜と該半導体層は一方が上
層に他方が下層になるようにその成膜時の真空を
破ることなく連続して積層形成した薄膜トランジ
スタの製造方法にある。
電極、ゲート絶縁膜、半導体層及びソース・ドレ
イン電極をガラス基板上に形成する薄膜トランジ
スタの製造方法において、前記ゲート絶縁膜と前
記半導体膜の形成に際し、真空槽中に酸素、酸素
と窒素を含む化合物もしくは混合ガス、窒素を含
むガスのいずれかとシラン（SiH4）とを混合し
た混合ガスを導入して、グロー放電分解法により
前記ゲート絶縁膜を形成し、また同一真空槽中に
シランもしくはドーパントを含むシランを導入し
て、グロー放電分解法により前記半導体層を形成
し、且つ該ゲート絶縁膜と該半導体層は一方が上
層に他方が下層になるようにその成膜時の真空を
破ることなく連続して積層形成した薄膜トランジ
スタの製造方法にある。
実施例
第２図にグロー放電分解装置の概略図を示す。
１は真空槽、２は真空ポンプ、３は陽極、４は陰
極、５はゲート電極が形成された基板、６は高周
波発振器、７は基板加熱ヒータ、８はアルゴンあ
るいは水素で希釈されたシラン（SiH4）、９はア
ルゴンで希釈された酸素である。
１は真空槽、２は真空ポンプ、３は陽極、４は陰
極、５はゲート電極が形成された基板、６は高周
波発振器、７は基板加熱ヒータ、８はアルゴンあ
るいは水素で希釈されたシラン（SiH4）、９はア
ルゴンで希釈された酸素である。
まず、真空槽１を十分に排気した後ヒータ７に
よりゲート電極が形成された基板５を150〜200℃
に加熱する。その後ボンベ８よりシランを0.05〜
0.1Torr導入した後、ボンベ９から酸素をその５
〜10％体積導入し、高周波発振器６より５〜20W
の電力を投入すると、陽極３、陰極４間に放電が
開始され、ゲート電極が形成されている基板５上
にSiO2が分解、堆積する。
よりゲート電極が形成された基板５を150〜200℃
に加熱する。その後ボンベ８よりシランを0.05〜
0.1Torr導入した後、ボンベ９から酸素をその５
〜10％体積導入し、高周波発振器６より５〜20W
の電力を投入すると、陽極３、陰極４間に放電が
開始され、ゲート電極が形成されている基板５上
にSiO2が分解、堆積する。
このSiO2を所望の膜厚まで堆積後、ボンベイ
９からの酸素の導入を止めると、この形成された
SiO2上に今度は水素化された無定形シリコンの
堆積が始まり、これを所望の膜厚まで堆積させ
る。
９からの酸素の導入を止めると、この形成された
SiO2上に今度は水素化された無定形シリコンの
堆積が始まり、これを所望の膜厚まで堆積させ
る。
その後、基板を真空槽外に取り出し、ソース・
ドレイン電極を形成し、薄膜トランジスタとす
る。
ドレイン電極を形成し、薄膜トランジスタとす
る。
このようにして製造された薄膜トランジスタの
特性の一例を第３図に示す。前述の第１図と同様
縦軸にドレイン電流、横軸にゲート電圧でブロツ
トしたものである。このプロセスで作製したもの
では、ここに観ろれるように何度測定を繰り返し
ても、動作点変動のない良好な特性をもつた薄膜
トランジスタが得られる。
特性の一例を第３図に示す。前述の第１図と同様
縦軸にドレイン電流、横軸にゲート電圧でブロツ
トしたものである。このプロセスで作製したもの
では、ここに観ろれるように何度測定を繰り返し
ても、動作点変動のない良好な特性をもつた薄膜
トランジスタが得られる。
なお、実施例においてはSiO2の形成にシラン
と酸素のガスを混合したものを用いることを示し
たが、SiO2形成には酸素の他亜酸化窒素N2O等
でも良い。
と酸素のガスを混合したものを用いることを示し
たが、SiO2形成には酸素の他亜酸化窒素N2O等
でも良い。
また、絶縁膜としてはSi3N4でも良くこの場合
には、シランとアンモニアNH3の混合ガスを用
いれば良い。
には、シランとアンモニアNH3の混合ガスを用
いれば良い。
更に、このSiO2と水素化無定形シリコンの製
造の順は逆でも良く、その場合にはソース・ドレ
イン電極をまず基板上に形成しておけば良い。
造の順は逆でも良く、その場合にはソース・ドレ
イン電極をまず基板上に形成しておけば良い。
本発明によれば、薄膜トランジスタの動作層と
絶縁ゲート膜が同一工程で製造できるので、不純
物による汚染がなく境界面での歪みが少なくな
り、動作点変動のない高性能トランジスタを製造
することができる。
絶縁ゲート膜が同一工程で製造できるので、不純
物による汚染がなく境界面での歪みが少なくな
り、動作点変動のない高性能トランジスタを製造
することができる。
第１図は従来の絶縁ゲートを異なる工程で形成
したときの薄膜トランジスタの特性を示すグラ
フ、第２図は、グロー放電分解装置の概略図、第
３図は、本発明の絶縁ゲートと半導体層とを同一
工程で形成したときの薄膜トランジスタの特性を
示すグラフである。
したときの薄膜トランジスタの特性を示すグラ
フ、第２図は、グロー放電分解装置の概略図、第
３図は、本発明の絶縁ゲートと半導体層とを同一
工程で形成したときの薄膜トランジスタの特性を
示すグラフである。
Claims (1)
- 【特許請求の範囲】 １ ゲート電極、ゲート絶縁膜、半導体層及びソ
ース・ドレイン電極をガラス基板上に形成する薄
膜トランジスタの製造方法において、 前記ゲート絶縁膜と前記半導体膜の形成に際
し、真空槽中に酸素、酸素と窒素を含む化合物も
しくは混合ガス、窒素を含むガスのいずれかとシ
ラン（SiH4）とを混合した混合ガスを導入して、
グロー放電分解法により前記ゲート絶縁膜を形成
し、また同一真空槽中にシランもしくはドーパン
トを含むシランを導入して、グロー放電分解法に
より前記半導体層を形成し、且つ該ゲート絶縁膜
と該半導体層は一方が上層に他方が下層になるよ
うにその成膜時の真空を破ることなく連続して積
層形成することを特徴とした薄膜トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101895A JPS583289A (ja) | 1981-06-30 | 1981-06-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101895A JPS583289A (ja) | 1981-06-30 | 1981-06-30 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583289A JPS583289A (ja) | 1983-01-10 |
| JPH0351094B2 true JPH0351094B2 (ja) | 1991-08-05 |
Family
ID=14312650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101895A Granted JPS583289A (ja) | 1981-06-30 | 1981-06-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583289A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60166435A (ja) * | 1984-02-09 | 1985-08-29 | Toyobo Co Ltd | 配向ポリエステルフイルム |
| JPH0682839B2 (ja) * | 1984-08-21 | 1994-10-19 | セイコー電子工業株式会社 | 表示用パネルの製造方法 |
| JPS61179721A (ja) * | 1985-02-05 | 1986-08-12 | Toyobo Co Ltd | 配向ポリエステルフイルム |
| JPS61237622A (ja) * | 1985-04-16 | 1986-10-22 | Teijin Ltd | ポリエステルフイルム |
| JPS6292371A (ja) * | 1985-10-18 | 1987-04-27 | Hitachi Ltd | 薄膜トランジスタおよびその製造方法 |
| JPS6375028A (ja) * | 1986-09-18 | 1988-04-05 | Toray Ind Inc | 磁気記録媒体用ベ−スフイルム |
| JPH0659679B2 (ja) * | 1989-09-01 | 1994-08-10 | 東レ株式会社 | 二軸配向熱可塑性樹脂フイルム |
| DE69323716T2 (de) * | 1993-01-28 | 1999-08-19 | Applied Materials | Verfahren zur CVD-Beschichtung einer Mehrschichtstruktur in einer einzigen Kammer |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667751U (ja) * | 1979-10-29 | 1981-06-05 |
-
1981
- 1981-06-30 JP JP56101895A patent/JPS583289A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS583289A (ja) | 1983-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3963961B2 (ja) | 半導体装置の作製方法 | |
| JP2585118B2 (ja) | 薄膜トランジスタの作製方法 | |
| US6090675A (en) | Formation of dielectric layer employing high ozone:tetraethyl-ortho-silicate ratios during chemical vapor deposition | |
| JPH08125197A (ja) | 半導体装置の作製方法および半導体装置の作製装置 | |
| JPS583289A (ja) | 薄膜トランジスタの製造方法 | |
| JP3119988B2 (ja) | 半導体装置の作製方法 | |
| JPH0290568A (ja) | 薄膜トランジスタの製造方法 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3874815B2 (ja) | 半導体装置の作製方法 | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3340407B2 (ja) | 絶縁被膜および半導体装置 | |
| GB2179679A (en) | Forming a dielectric film and semiconductor device including said film | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JPH06232117A (ja) | 絶縁膜の形成方法とこれによる半導体装置の製法 | |
| JPS58148458A (ja) | 薄膜トランジスタ | |
| JP3564505B2 (ja) | 半導体装置の作製方法 | |
| JP3340429B2 (ja) | 半導体装置 | |
| JP3340406B2 (ja) | 半導体装置の作製方法 | |
| JP2000164885A (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP2668459B2 (ja) | 絶縁膜作製方法 | |
| JP3340425B2 (ja) | 半導体装置の作製方法 | |
| JP3120079B2 (ja) | 絶縁被膜および半導体装置 | |
| JP3367946B2 (ja) | 半導体装置の作製方法 | |
| KR950008796B1 (ko) | 캐패시터 제조방법 | |
| JPH0319340A (ja) | 半導体装置の製造方法 |