JPS583313B2 - ジキバブルソウチ - Google Patents
ジキバブルソウチInfo
- Publication number
- JPS583313B2 JPS583313B2 JP50064229A JP6422975A JPS583313B2 JP S583313 B2 JPS583313 B2 JP S583313B2 JP 50064229 A JP50064229 A JP 50064229A JP 6422975 A JP6422975 A JP 6422975A JP S583313 B2 JPS583313 B2 JP S583313B2
- Authority
- JP
- Japan
- Prior art keywords
- bubble
- magnetic bubble
- replicator
- magnetic
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は磁気バブル装置に関するものである。
通常、磁気バブル装置はバブルドメインの発生および消
去を制御する回路、ついでバブルドメインを記憶する回
路、さらにはバブルドメイン相互間の反発力を利用する
論理演算回路、最後にバブルドメインの存在を検出して
電気信号として取り出す検出器などを具備しており、本
発明は特にこの検出器に関するものである。
去を制御する回路、ついでバブルドメインを記憶する回
路、さらにはバブルドメイン相互間の反発力を利用する
論理演算回路、最後にバブルドメインの存在を検出して
電気信号として取り出す検出器などを具備しており、本
発明は特にこの検出器に関するものである。
磁気バブル検出器としては、近時、第１図に示すように
、パーマロイなどの軟強磁性体の磁気抵抗効果を利用し
たものが使用されている。
、パーマロイなどの軟強磁性体の磁気抵抗効果を利用し
たものが使用されている。
同図において、１はパーマロイなどからなる山形転送素
子、２はパーマロイなどからなる磁気バブル感知器、３
は磁気バブル注入部である。
子、２はパーマロイなどからなる磁気バブル感知器、３
は磁気バブル注入部である。
第２図ａ，ｂはバブルドメインを転送するための機構を
示す原理図であり、同図ａにおいて、１は上記山形転送
素子であり、バブルドメインはＡ→Ｂ→Ｃ→Ｄ→Ｅの経
路を経て転送される。
示す原理図であり、同図ａにおいて、１は上記山形転送
素子であり、バブルドメインはＡ→Ｂ→Ｃ→Ｄ→Ｅの経
路を経て転送される。
なお、このバブルドメインは同図ｂに示す面内回転磁界
のＡ→Ｂ→Ｃ→Ｄ→Ｅの時計回転方向の回転にともなっ
て転送される。
のＡ→Ｂ→Ｃ→Ｄ→Ｅの時計回転方向の回転にともなっ
て転送される。
この場合、第２図ａのＡ−Ｅと同図ｂのＡ−Ｅとは同期
しており、この結果バブルドメインは面内回転磁界の回
転に追従して１ビット毎に転送されることになる。
しており、この結果バブルドメインは面内回転磁界の回
転に追従して１ビット毎に転送されることになる。
このような原理にもとづいて転送されるバブルドメイン
は、第１図で示す磁気バブル注入部３から注入され、図
示の上方向に転送されて磁気バブル感知線２を横切る際
にこれで電気信号として感知されることになる。
は、第１図で示す磁気バブル注入部３から注入され、図
示の上方向に転送されて磁気バブル感知線２を横切る際
にこれで電気信号として感知されることになる。
一方、磁気バブル検出器に注入されるバブルドメインは
、記憶ループ内を転送されているバブルドメインを２分
割することにより得られ、その詳細は第３図に示すとお
りである。
、記憶ループ内を転送されているバブルドメインを２分
割することにより得られ、その詳細は第３図に示すとお
りである。
同図において、６は山形転送素子群で構成される記憶ル
ープであり、この記憶ループ６は磁気バブル検出器４の
バブル注入部５にリプリケータ７により結合されている
。
ープであり、この記憶ループ６は磁気バブル検出器４の
バブル注入部５にリプリケータ７により結合されている
。
リプリケータ７は通常アルミニウムなどの導体により形
成されるもので、これにパルス電流を流すことにより記
憶ループ６で転送されているバブルドメインを寸断し２
分割する働きを行なうことができ、分割された他のバブ
ルドメインはバブル注入部５を経て感知線で感知され、
もとのバブルドメインはそのまま記憶ループ６において
転送される。
成されるもので、これにパルス電流を流すことにより記
憶ループ６で転送されているバブルドメインを寸断し２
分割する働きを行なうことができ、分割された他のバブ
ルドメインはバブル注入部５を経て感知線で感知され、
もとのバブルドメインはそのまま記憶ループ６において
転送される。
すなわち、非破懐記憶が継続されるのである。
しかしながら、従来のこのような構成の磁気バブル装置
によると、バブルドメインが記憶ループの全転送路にあ
るとき、すなわち全ピットにバブルドメインがある時に
、リプリケータ７によるバブルドメインの分割動作は一
般に１ビットおきにしかできず、毎ビットおきにできな
い。
によると、バブルドメインが記憶ループの全転送路にあ
るとき、すなわち全ピットにバブルドメインがある時に
、リプリケータ７によるバブルドメインの分割動作は一
般に１ビットおきにしかできず、毎ビットおきにできな
い。
そこで、第１の方法として、記憶ループ６における全ピ
ットをチェックするために、バブルドメインを記憶ルー
プ６内で２巡させ、第１巡目に偶数番地にあるバブルド
メインをリプリケートさせかつ第２巡目に奇数番地にあ
るバブルドメインをリプリケートさせる手段を講じてい
る。
ットをチェックするために、バブルドメインを記憶ルー
プ６内で２巡させ、第１巡目に偶数番地にあるバブルド
メインをリプリケートさせかつ第２巡目に奇数番地にあ
るバブルドメインをリプリケートさせる手段を講じてい
る。
また、第２の方法として記憶ループ６内にバブルドメイ
ンを１ビットおきに記憶させ、その１ビットおきのバブ
ルドメインをリプリケートさせている。
ンを１ビットおきに記憶させ、その１ビットおきのバブ
ルドメインをリプリケートさせている。
しかしながら、第１の方法によると読み出し時間が長く
なる。
なる。
すなわち、たとえばＩＯＯＫＨＺの面内回転磁界を加え
た１６Ｋビット容量の装置の読み出し時間は１０μｓｅ
ｃＸ１６ＫＸ２＝０．３２ｓｅｃとなりきわめて長くな
る。
た１６Ｋビット容量の装置の読み出し時間は１０μｓｅ
ｃＸ１６ＫＸ２＝０．３２ｓｅｃとなりきわめて長くな
る。
また、第２の方法によると、記憶ループ６の記憶容量が
半減してしまう欠点を有している。
半減してしまう欠点を有している。
したがって、近時、以上の欠点を除去するために、第４
図に示すように２個の磁気バブル検出器４，４ａを設置
するとともに、それぞれの磁気バブル検出器４，４ａの
磁気バブル注入部ｉｏ，ｉ１に各リプリケータ８，９を
介してバブルドメインを注入するようにして構成し、た
とえば磁気バブル検出器４で偶数番地にあるバブルドメ
インを、また磁気バブル検出器４ａで奇数番地にあるバ
ブルドメインを検出するようにしている。
図に示すように２個の磁気バブル検出器４，４ａを設置
するとともに、それぞれの磁気バブル検出器４，４ａの
磁気バブル注入部ｉｏ，ｉ１に各リプリケータ８，９を
介してバブルドメインを注入するようにして構成し、た
とえば磁気バブル検出器４で偶数番地にあるバブルドメ
インを、また磁気バブル検出器４ａで奇数番地にあるバ
ブルドメインを検出するようにしている。
しかしながらこのような構成によると、磁気バブル検出
器自体の寸法が約２ｍｍＸ６００μｍと大きくなり、こ
れを２ヶ有することはチップ面積にそれが占める割合が
３０％を越えてしまい、チップの小形化、低価格化を達
成できないという欠点を有している。
器自体の寸法が約２ｍｍＸ６００μｍと大きくなり、こ
れを２ヶ有することはチップ面積にそれが占める割合が
３０％を越えてしまい、チップの小形化、低価格化を達
成できないという欠点を有している。
したがって、本発明の目的はチップの小形化、低価格化
を維持しつつ、読み出し時間の短縮化、記憶容量の向上
を図るものである。
を維持しつつ、読み出し時間の短縮化、記憶容量の向上
を図るものである。
本発明はこのような目的を達成するために、１個の磁気
バブル検出器を用い、この検出器に対し特定ビット間隔
隔てた２個のリプリケータと２個の磁気バブル注入部を
設けたものであり、以下実施例を用いて詳細に説明する
。
バブル検出器を用い、この検出器に対し特定ビット間隔
隔てた２個のリプリケータと２個の磁気バブル注入部を
設けたものであり、以下実施例を用いて詳細に説明する
。
第５図は本発明による磁気バブル装置の一実施例を示す
簡略構成図であり、第４図と同じものは同一符号を用い
ている。
簡略構成図であり、第４図と同じものは同一符号を用い
ている。
同図から明らかなように本発明による磁気バブル装置は
、１個の磁気バブル検出器４と、この磁気バブル検出器
４に設けられた２個の磁気バブル注入部１０．１１と、
山形転送素子１で形成された磁気バブル転送器６の中に
設けられかつそれぞれ上記磁気バブル注入部１０．１１
に結合されている２個のリプリケータとから構成されて
いる。
、１個の磁気バブル検出器４と、この磁気バブル検出器
４に設けられた２個の磁気バブル注入部１０．１１と、
山形転送素子１で形成された磁気バブル転送器６の中に
設けられかつそれぞれ上記磁気バブル注入部１０．１１
に結合されている２個のリプリケータとから構成されて
いる。
ここで、リプリケータ９から注入部１１までのビット数
をｎｌ，リプリケータ８までのビット数をｎ２とし、リ
プリケータ８より注入部１０までのビット数をｎ，とす
れば以下の関係を満足するようにビット合せを行なうも
のとする。
をｎｌ，リプリケータ８までのビット数をｎ２とし、リ
プリケータ８より注入部１０までのビット数をｎ，とす
れば以下の関係を満足するようにビット合せを行なうも
のとする。
ｎｌ＝（ｎ２＋ｎ３）
しかも、上記ｎ２は奇数である。
つぎに本発明による磁気バブル装置の動作の理解を容易
にするために、記憶ループ６のビット数をＫビットとし
、ある瞬時におけるバブルドメインに対し、リプリケー
タ９のヘアピンループの中のバブルドメインが「１」と
なるように連続番号を付す。
にするために、記憶ループ６のビット数をＫビットとし
、ある瞬時におけるバブルドメインに対し、リプリケー
タ９のヘアピンループの中のバブルドメインが「１」と
なるように連続番号を付す。
そして、リプリケータ９は奇数番号のバブルドメインを
リプリケートするようにタイミングを設定し、また、リ
プリケータ８は偶数番号のバブルドメインをリプリケー
トするように設定してパルス電流を流すものとする。
リプリケートするようにタイミングを設定し、また、リ
プリケータ８は偶数番号のバブルドメインをリプリケー
トするように設定してパルス電流を流すものとする。
この場合、磁気バブル検出器４に入るバブルドメインは
次表のとおりとなる。
次表のとおりとなる。
上記表において、「○」印の付された番号はリプリケー
タ９によりリプリケートされるバブルドメインを示し、
「口」印の付された番号はリプリケータ８によりリプリ
ケートされるバブルドメインを示す。
タ９によりリプリケートされるバブルドメインを示し、
「口」印の付された番号はリプリケータ８によりリプリ
ケートされるバブルドメインを示す。
いま、バブルドメイン「１」，「３」，「５」・・・・
・・に着目すると、これはｎ１＝７ビット後に検出器４
に注入される。
・・に着目すると、これはｎ１＝７ビット後に検出器４
に注入される。
そしてｒ２ｊ，ｒ４Ｊ，ｒ６Ｊ・・・・・・はリプリケ
ータ９を通過した後ｎ２＝５ビット後にリプリケータ８
により、リプリケートされ、ｎ３＝２ビット後に検出器
４に注入される。
ータ９を通過した後ｎ２＝５ビット後にリプリケータ８
により、リプリケートされ、ｎ３＝２ビット後に検出器
４に注入される。
この場合、ｎｌ＝ｎ２＋ｎ３に設定されているので、検
出器４にはＩｌ」，ｒ２ｊ，ｒ３ｊ，ｒｊＪ・・・・・
・とバブルドメインが連続的に注入されることになる。
出器４にはＩｌ」，ｒ２ｊ，ｒ３ｊ，ｒｊＪ・・・・・
・とバブルドメインが連続的に注入されることになる。
したがって、本発明においては総ビット数Ｎが奇数の時
のリプリケータ８はリプリケータ９の後ス流せばよい。
のリプリケータ８はリプリケータ９の後ス流せばよい。
以上の説明から明らかなように、本発明によると、各リ
プリケータ８，９は１ビットおきに動作するが、見かけ
上毎ビットにリプリケートされ、そして、バブルドメイ
ンは各リプリケータ８，９を介して順次磁気バブル検出
器４の磁気バブル注入部１０．１１に入り、順次電気的
に検出される。
プリケータ８，９は１ビットおきに動作するが、見かけ
上毎ビットにリプリケートされ、そして、バブルドメイ
ンは各リプリケータ８，９を介して順次磁気バブル検出
器４の磁気バブル注入部１０．１１に入り、順次電気的
に検出される。
したがって、このようにすると、バブルドメインを２巡
させることなく読み出しが行なえるので、読み出し時間
が短縮でき、また、記憶ループ６の記憶容量も向上し、
検出器は順序よくバブル情報が検出できるので、情報書
き込み時に、あるいは読み出し時に特別な論理回路を必
要としなくなる。
させることなく読み出しが行なえるので、読み出し時間
が短縮でき、また、記憶ループ６の記憶容量も向上し、
検出器は順序よくバブル情報が検出できるので、情報書
き込み時に、あるいは読み出し時に特別な論理回路を必
要としなくなる。
しかも、磁気バブル検出器４に２個の磁気バブル注入部
１０．１１を設けて２個のリプリケータ８，９を担当す
るように構成したので、磁気バブル検出器４の占める面
積が小さくなり、小形化、低価格化が達成できる。
１０．１１を設けて２個のリプリケータ８，９を担当す
るように構成したので、磁気バブル検出器４の占める面
積が小さくなり、小形化、低価格化が達成できる。
ここで、本発明において各ビット数はｎ１が７、ｎ２が
５、ｎ３が２であるとして説明したが、この設定隼に限
定されず、ｎ２が奇数値であればいかなる値に設定して
もよい。
５、ｎ３が２であるとして説明したが、この設定隼に限
定されず、ｎ２が奇数値であればいかなる値に設定して
もよい。
以上説明したように本発明の磁気バブル装置によると、
装置自体の小形化、低価格化を維持しつつ、読み出し時
間の短縮化を図り、記憶容量を向上させることができる
多大なる効果を奏する。
装置自体の小形化、低価格化を維持しつつ、読み出し時
間の短縮化を図り、記憶容量を向上させることができる
多大なる効果を奏する。
第１図は磁気バブル検出器の一例を示す簡略構成図、第
２図ａ，ｂはバブルドメインの転送機構を説明するため
の簡略構成図、第３図はリプリケータを説明するための
簡略構成図、第４図は従来の磁気バブル装置の一例を示
す簡略構成図、第５図は本発明による磁気バブル装置の
一実施例を示す簡略構成図である。 １・・・・・・山形転送素子、２・・・・・・磁気バブ
ル感知器、３・・・・・・磁気バブル注入部、４，４ａ
・・・・・・磁気バブル検出器、５，１０，１１・・・
・・・バブル注入部、６・・・・・・記憶ループ、７，
８，９・・・・・・リプリケータ。
２図ａ，ｂはバブルドメインの転送機構を説明するため
の簡略構成図、第３図はリプリケータを説明するための
簡略構成図、第４図は従来の磁気バブル装置の一例を示
す簡略構成図、第５図は本発明による磁気バブル装置の
一実施例を示す簡略構成図である。 １・・・・・・山形転送素子、２・・・・・・磁気バブ
ル感知器、３・・・・・・磁気バブル注入部、４，４ａ
・・・・・・磁気バブル検出器、５，１０，１１・・・
・・・バブル注入部、６・・・・・・記憶ループ、７，
８，９・・・・・・リプリケータ。
Claims (1)
- １ 少なくとも１個の磁気バブル検出器と、この磁気バ
ブル検出器に設けられた磁気バブル注入部と、磁気バブ
ル転送路中に設けられかつこの転送路中のバブルドメイ
ンを分割して上記バブル注入部に送出するリプリケータ
とを具備する磁気バブル装置において、上記磁気バブル
注入部ならびに上記リプリケータを２個設けるとともに
、各リプリケータのビット間隔を奇数ビットに設定し、
かつ一方のリプリケータと一方の磁気バブル注入部との
ビット間隔が、このリプリケータと他方のリプリケータ
とのビット間隔と、他方のリプリケータと他方の磁気バ
ブル注入部とのビット間隔の合成値に等しくなるように
設定したことを特徴とする磁気バブル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50064229A JPS583313B2 (ja) | 1975-05-30 | 1975-05-30 | ジキバブルソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50064229A JPS583313B2 (ja) | 1975-05-30 | 1975-05-30 | ジキバブルソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51140436A JPS51140436A (en) | 1976-12-03 |
| JPS583313B2 true JPS583313B2 (ja) | 1983-01-20 |
Family
ID=13252063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50064229A Expired JPS583313B2 (ja) | 1975-05-30 | 1975-05-30 | ジキバブルソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583313B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62127050U (ja) * | 1986-02-03 | 1987-08-12 |
-
1975
- 1975-05-30 JP JP50064229A patent/JPS583313B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62127050U (ja) * | 1986-02-03 | 1987-08-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51140436A (en) | 1976-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078546A (en) | Synchronous semiconductor memory device with double data rate scheme | |
| JP3476231B2 (ja) | 同期型半導体記憶装置および半導体記憶装置 | |
| JP2740063B2 (ja) | 半導体記憶装置 | |
| US8064256B2 (en) | Non-volatile FIFO with third dimension memory | |
| JPS6321280B2 (ja) | ||
| TW200305878A (en) | Resistive cross point memory arrays having a charge injection differential sense amplifier | |
| JP2002042458A (ja) | 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法 | |
| JP2001273756A (ja) | Ｍｒａｍ装置 | |
| JPS6238590A (ja) | 半導体記憶装置 | |
| TW200535844A (en) | Semiconductor integrated circuit device | |
| JPS58189896A (ja) | 多ポ−トレジスタフアイル | |
| TW201013684A (en) | Magnetic shift register and the operation method | |
| US3944990A (en) | Semiconductor memory employing charge-coupled shift registers with multiplexed refresh amplifiers | |
| JPH01138694A (ja) | メモリ装置 | |
| JPH0349092A (ja) | 半導体集積回路メモリのためのテスト信号発生器およびテスト方法 | |
| KR101136038B1 (ko) | 데이터 저장 디바이스, 메모리 셀 판독 동작 수행 방법 및시스템 | |
| JPS6141072B2 (ja) | ||
| US6804166B2 (en) | Method and apparatus for operating a semiconductor memory at double data transfer rate | |
| US3944991A (en) | Magnetic domain memory organization | |
| WO2003052828A1 (en) | Semiconductor device | |
| US3599191A (en) | Data storage apparatus | |
| JPS58141493A (ja) | 磁気バブル記憶素子 | |
| US4246648A (en) | Phase controlled replicate/swap gate for bubble memories | |
| JPH01248400A (ja) | 半導体記憶装置 | |
| JPS592994B2 (ja) | 磁気バブルメモリ素子 |