JPS583316B2 - 磁気バブルメモリ素子 - Google Patents

Description

【発明の詳細な説明】 本発明は磁気バブルメモリ素子、特に磁気バブル検出器
の検出信号のＳ／Ｎ比を向上させた磁気バブルメモリ素
子に関するものである。

第１図は従来の磁気バブルメモリ素子の一例を示す要部
平面図であり、第２図ａ＝ｄは１００ＫＨｚの回転磁界
が与えられたとき上記磁気バブルメモリ素子の磁気バブ
ルを制御する各種パルスおよび磁気バブル検出信号の波
形タイミング図である。

まず第１図において、矢印は磁気バブルの移動方向を示
すものである。

１０１は磁気バブル発生器であり、この磁気パブル発生
器１０１にパルス電流を供給して書き込まれた磁気バブ
ルは、例えばシェブロンパターンからなる転送素子を配
列して形成した共通ループ１０２上を面内回転磁界（周
波数−１００ＫＨｚ）に同期して移動する。

そして、この磁気共プルは、ゲート回路１０３，１０４
，１０５，１０６，１０７とこのゲート回路１０３〜１
０７のコンダクタに第２図ａに示したようなトランスフ
ァインと称するパルス■１を流すゲートパルス発生器１
０８とにより循環ループ１０９〜１１３に移動してここ
で記憶される。

また、磁砥バブルを読み出しまたは書き込みの際は循環
ループ１０９〜１１３の情報をゲート回路１０３〜１０
７とゲートパルス発生器１０８からのトランスファーア
ウトと称するパルス■。

｛第２図ａ参照｝により共通ルニプ１０２に移動させ、
ついで、以後共通ループ１０２上を複製消去回路１１４
まで移動させる。

そして、消去するときは複製消去パルス発生器１１５か
ら第２図ｂに示したようなエキスバンドパルスＩｅとア
ナイアレータパルスＩ３からなる１対の消去パルス電流
を複製消去回路１１４のコンダクタに流すことにより情
報バブルを消去できる。

また、読み出しのときは、複製消去パルス発生器１１５
からのエキスバンドパルス■８とカットパルスＩ。

とからなる１対の複製パルス電流｛第２図ｂ参照｝を複
製消去回路１１４に流すことにより情報バブルは分割複
製され、検出回路を横切って検出器１１６の磁気蝋抗効
果で検出器１１６の抵抗値が変化する。

そして、この変化は、電圧変化に変換され、増幅器１１
７で増幅され、ストローブパルスにより時間サンプリン
グされて信号として検出される。

しかしながら、上記構成による磁気バブルメモリ素子に
おいて、磁気バブル検出器１１６に出力された検出信号
Ｓは第２図ｄに示したように磁気バブル信号以外に各種
の雑音Ｎが重畳されているために磁気バブル出力信号の
Ｓ／Ｎ比を低下させ、機能の正常な動作が妨げられてい
る。

例えば、前記各種の雑音の一つに複製消去回路１１４に
供給する複製パルス電流｛第２図ｂに示したエキスバン
ドパルス■。

とカットパルスＩＣ｝によって生じる誘導雑音がある。

次に、この誘導雑音について詳細に説明する。

いま、循環ループ１０９〜１１３内で複製消去回路１１
４に最も近い循環ループ１１３から複製消去回路１１４
までのビット間隔を０１とし、循環ループ１１３からバ
ブル検出器１１６までのビット間隔を０２とし、循環ル
ープ１１３からバブル発生器１０１までのビット間隔を
ｎ３とする。

ここで、上記循環ループ１０９〜１１３に記憶された情
報を読み出すには読み屯そうとする循環ループ１０９〜
１１３内のアドレスと循環ループカウンタとが一致した
ところでゲート回路１０３〜１０７に第２図ａに示した
ようなトランスファアウトのパルスＩ。

を流し、前記０１ビット後に複製消−去パルス発生器１
１５からエクスパンドパルス■８とカットパルスＩ。

とを循環ループの数だけ流し、磁気バブルを複製、分割
しながら読み出しおよび分割したバブルを共通ループ１
０２内に転送を行なっている。

そして、共通ループ１０２上に転送された磁気バブルは
、読み出した循環ループ内のアドレスと循環ループカウ
ンタとが一致したとき、第２図ａに示したようにトラン
スファインのパルス■１が流れ、循環ループ１０９〜１
１３内に再び記憶されることになる。

ここで注目，すべき点は、磁気バブル検出器１１６が動
作中、つまり磁気バブル出力読み出し中において、第２
図に示したように複製消去パルス発生器１１５からのエ
クスパンドパルス■が複製消去回路１１４に流れている
ことである。

この場合、前記ｎ，とｎ，がともに奇数あるいは偶数の
ときに第２図ｄに示したように磁気バブル発生器１１６
の出力信号Ｓに第２図ｂに示したエクスパンドパルス■
８とカットパルス■。

による誘導雑音Ｎが重畳されることになる。

また、読み出しサイクル中に書き込みも同時に行なうよ
うな場合、前記ｎ２と０３がともに奇数あるいは偶数の
とき、第２図Ｃに示したように磁気バブル発生器１１６
のジエネレートパルスＩＧおよびアナイアレートパルス
■３によって生じる誘導雑音Ｎがバブル出力に重畳され
て第２図ｂに示したようなバブル出力波形となる。

この結果、磁気バブル検出器１１６に検出されたバブル
検出信号に種々のパルスによる誘導雑音が重畳し、Ｓ／
Ｎを著しく低下させ、情報の有無、すなわち”■”，”
０”あ判定が極めて困難となってしまうなどの欠点を有
している。

したがって、本発明の目的は上記の欠点を改善するため
になされたものであり、磁気バブル制御用の各種パルス
による誘導雑音を読み出し時に出力させないようにして
磁気バブル検出信号Ｓ／Ｎ比を大幅に向上させた磁気バ
ブルメモリ素子を提供することにある。

このような目的を達成するために本発明による磁気バブ
ルメモリ素子は、共通ループ上に１ビット毎にバブルを
入れる特徴を利用して複製消去回路、磁気バブル発生器
および磁気バブル検出器を適当なビット位置関係にそれ
ぞれ配置したものである。

以下図面を用いて本発明による磁気バブルメモリ素子に
ついて詳細に説明する。

第３図は本発明による磁気バブルメモリ素子の一例を示
す要部平面図であり、第１図と同記号は同一要素となる
のでその説明は省略する。

同図において、前述したように循環ループ１１３から複
製消去回路１１４までのビット間隔をｎ１、循環ループ
１１３から磁気バブル検出器１１６までのビット間隔を
ｎ２、循環ループ１１３から磁気バブル発生器１０１ま
でのビット間隔をｎ３とすると、あるいは 但し、ＮｌｔＮ２ｔＮ３は自然数の関係を満足するよう
に複製消去回路１１４、磁気バブル検出器１１６および
磁気バブル発生器１０１をそれぞれ配設したものである
。

つまり、（１）式においては、磁気バブル検出器１１６
を偶数ビット（ｎ２＝２Ｎ２）に配設し、磁気バブルを
制御する各種のパルスを出する複製消去回路１１４およ
び磁気バブル発生器１０１を奇数ビット（ｎｔ＝２Ｎ１
＋１，ｎ３＝２Ｎ３＋１）にそれぞれ配設したものであ
る。

また（２）式と逆に磁気バブル検出器１１６を奇数ビッ
ト（ｎ２＝２Ｎ＋１）に配設し、複製消去回路１１４お
よび磁気バブル発生器１０１を偶数ビット（ｎ１−２Ｎ
１，ｎ３＝２Ｎ３）にそれぞれ配設して磁気バブルメモ
リ素子を構成したものである。

このように構成された磁気バブルメモリ素子において、
まず、（１）式の場合、読み出し時にゲートパルス発生
器１０８からトランスファウトパルスＩｃを送出した後
、ｎ２ビット後すなわち偶数ビット後に磁気バブル検出
器１１６に磁気バブル検出信号が出力される。

そして、複製消去回路１１４、磁気バブル発生器１０１
およびゲートパルス発生器１０８から送出される磁気バ
ブル制御用の各種パルスはｎｌ，ｎ２後、すなわち奇数
ビット後に送出されることになる。

したがって、磁気バブル検出信号には、上記磁気バブル
制御用の各種パルスによって生じる誘導雑音が重畳され
ないことになる。

したがって、第２図ｅに示したように奇数ビットに上記
磁気バブル制御用の各種パルスによる誘導雑音Ｎが出力
され、偶数ビットには磁気バブル検出信号Ｓのみが出力
される。

したがって、磁気バブル検出器１１６には、Ｓ／Ｎ比の
高い読み出し信号が得られ、”１”，”Ｏ”の判定が極
めて容易となる。

次に、（２）式においては、（１）式と全く逆に構成し
たものであり、ゲートパルスパルス発生器１０８からト
ランスファアウトパルス■。

を送出した後、ｎ２ビット後すなわち奇数ビット後に磁
気バブル検出器１１６に磁気バブル検出信号が出力され
る。

そして、複製消去回路１１４、磁気バブル発生器１０１
およびゲートパルス発生器１０８から出力される磁気バ
ブル制御用の各種パルスはｎ１，ｎ２後すなわち偶数ビ
ット後に出力されることになり、磁気バブル検出信号に
は、上記磁気バブル制御用の各種パルスによって生じる
誘導雑音が重畳されないことになる。

したがって、第２図ｅに示したように偶数ビットに上記
磁気バブル制御用の各種パルスによって生じる誘導雑音
Ｎが出力され、奇数ビントには磁気バブル検出信号Ｓの
みが出力される。

したがって、磁気バブル検出器１１６には、Ｓ／Ｎ比の
高い読み出し信号が得られ、”■”，”０”の判定が極
めて容易となる。

以上説明したように本発明による磁気バブルメモリ素子
は、磁気バブル検出出力を読み出すタイミングに磁気バ
ブル制御用の各種パルスによる誘導雑音を出力させない
構成としたために、上記磁気バブル検出信号のＳ／Ｎ比
が著しく向上し、動作安定性および動作信頼性を大幅に
高めることができるなどの優れた効果を有する。

【図面の簡単な説明】

第１図は従来の磁気バブルメモリ素子の一例を示す要部
平面図、第２図ａ〜ｅは従来および本発明による磁気バ
ブルメモリ素子の磁気バブルを制御する各種パルス、検
出信号の波形タイミング図、第３図は本発明による磁気
バブルメモリ素子の要部平面図である。 １０１・・・・・・磁気バブル発生器（ジエネレータ）
、１０２・・・・・・共通ループ、１０３〜１０７・・
・・・・ゲート回路、１０８・・・・・・ゲートパルス
発生器、１０９〜１１３・・・・・・循環ループ、１１
４・・・・・・複製消去回路、１１５・・・・・・複製
消去パルス発生器、１１６・・・・・・磁気バブル検出
器、１１７・・・・・・増幅器。

Claims (1)

【特許請求の範囲】
1. １ 磁気バブルを記憶する複数個の循環ループと、前記
   循環ループに前記磁気バブルを授受する共通ループと、
   前記共通ループ上に前記磁気バブルを書き込む磁気バブ
   ル発生器と、前記共通ループ上の前記磁気バブルを複製
   する複製消去回路と、前記複製された前記磁気バブルを
   読み出す磁気バブル検出器とを少なくとも有する磁気バ
   ブルメモリ素子において、前記複数個の循環ループ内で
   前記複製消去回路に最も近いピット位置にある前記循環
   ループから前記複製消去回路までのビット間隔をｎ１と
   し、前記磁気バブル検出器までのビット間隔を０２とし
   、前記磁気バブル発生器までのビット間隔をｎ３とした
   ときｎ２が偶数のときｎｌ，ｎ３は奇数またはｎ２が奇
   数のときｎｌ，ｎ３は偶数となるように前記複製消去回
   路、前記磁気バブル検出器および前記磁気バブル発生器
   をそれぞれ配置したことを特徴とする磁気バブルメモリ
   素子。