JPS5833506B2 - デジタル回路試験器 - Google Patents

Description

【発明の詳細な説明】 この発明はデジタル回路試験器に関する。

ディジタル集積回路等を組み込んだプリント基板の機能
をチェックするための従来のデジタル回路試験器は、チ
ェック項目設定用のキーボードと、このキーボードのキ
ー操作により設定されたチェック項目のプログラムによ
りプリント回路のチェックを実行する制御部とが電気的
あるいは機構的に一体に構成されて層り、また複雑なプ
ログラムの実行を可能とするために大型かつ高価なもの
であった。

一方、この種の回路試験器はキー操作によるフログラム
の設定が行なわれた後、チェック動作の実行中は制御部
のみが動作しておりその間キーボードの人力機能は遊休
状態である。

また従来の回路試験器はプリント回路中の不良の有無の
発見はできるが、不良の原因を確かめるには人手によら
ねばならない。

この発明は上述の事情に鑑みてなされるもので、チェッ
ク動作の実行中は入力用のスイッチ機能が遊休状態にあ
ることに着目し、プログラム設定用のスイッチ部と制御
部とを分離可能に設けると共にスイッチ部が独立して機
能できるようにし、両者を適宜に接続分離することによ
り装置の小型化とスイッチ機能の有効利用とを図ったも
のである。

以下にこの発明の一実施例を図面とともに説明する。

第１図において、１は本発明のデジタル回路試験器の制
御部を収納した適宜な大きさの制御部である。

２はスイッチ筺で、両者１，２は着脱可能なコネクタ３
，３′とケーブル４を介して互いに接続されている。

スイッチ筺２には、たとえば１００個のスナップスイッ
チＳ１ないしＳ １００が列設され、各スイッチＳ１．
Ｓ２・・・・・・・・・５１００の下段にはパイロット
ランプＰ１ないしＰｌｏｏが、さらにその下段には接続
端子Ｔ１ないしＴ １００がそれぞれ列設されている。

上記したスイッチＳ１ないし５１００、パイロットラン
プＰ１ないしｐｔｏｏ ％接続端子Ｔ１ないしＴ １０
０は第２図のように接続される。

第２図のスイッチ部において■１ないしＩ １００はそ
れぞれインバータ、Ｒ１ないしＲ１００はそれぞれ抵抗
である。

各回路は同一接続であるので、スイッチＳ、に関連する
回路について説明すると、スイッチＳ１の一方端子は接
地されるとともに他方端子はコネクタ３の１つの接続用
端子３−１とインバータ■１０入力端子に接続される。

パイロットランプＰ１はたとえば発光ダイオードが用い
られ、インバータ■１の出力端子と電圧（＋Ｖ ｃｃ）
を供給する電源端子Ｔ’ｔｏｔ との間に抵抗Ｒ１を介
して接続される。

制御部１において、５はチェック押釦スイッチ６は入力
押釦スイッチ、７は出力押釦スイッチ、８は出力ピン押
釦スイッチ、９は七フテイスイツチ、１０はレコードス
イッチ、１１はＯＫ表示灯、１２はエラー表示灯、１３
はカセットテープ収納部、１４は記録紙、１５は電源ス
ィッチである。

制御部１内には第２図に示す制御部が収納される。

この制御部において、１６は入力ゲート、１７は出力ゲ
ート、１８はプログラム書込みバッファ、１９はプログ
ラム読出部、２０は比較部である。

上述のごとき構成において、いま所定のデジタル集積回
路を組込んだプリント基板をチェックするには、まず、
スイッチ盤２と制御部１とをケーブル４により接続する
。

そして、たとえばチェックすべき回路２１を第３図のご
ときＮＡＮＤ回路とし、この回路の入力端子の番号な＃
１、＃２、出力端子番号を＃３とすると、チェックすべ
き項目は下表の通りとなる。

なお回路２１をスイッチ盤２に代えてコネクタ３に挿入
したとき、回路２１の＃１、＃２、＃３各端子はコネク
タの３−１．３−２．３−３に接続されるものとする。

またＴ１０１．ＴｌＯ２には適宜な電源を接続しておく
。

そこでまずチェック項目■について、入力状態をスイッ
チ盤２で端子＃１、＃２、＃３について設定する。

スイッチＳ１．Ｓ２には入力状態Ｏ’Ｈ“を設定し、ス
イッチＳ３は出力状態であるのでチェックする為にＸＨ
“を設定する。

そしてセフティ押釦スイッチ９を先に押し、次に人力押
釦スイッチ６を押すと入力ゲート１６を介し、スイッチ
Ｓ１．Ｓ２．Ｓ３の状態ゝＨ“が書込みバッファ１８に
書き込まれる。

次に端子＃１、＃２、＃３のうちどれをチェックする端
子として取り上げるか設定する。

チェックするピンとして取り上げる場合はスイッチＳに
より１Ｈ“を設定し、取り上げない場合は１Ｌ“を設定
する。

故に回路２１では、スイッチＳ１．Ｓ２はオンで′Ｌ“
、Ｓ３はオフで１Ｈ“を設定し、セフティ押釦スイッチ
９と出力ピン押釦スイッチ８を押すと前述と同様に書き
込みバッファ１８にデータが書き込まれる。

次に端子井１、＃２、＃３の出力状態を設定する場合、
スイッチＳ３のみに着目すれば良いからスイッチＳ３を
オンにして１Ｌ“の状態を設定し、セフティ押釦スイッ
チ９と出力押釦スイッチ７を押す事により、前述と同様
に書き込みバッファ１８にデータが書込まれる。

そしてレコード押釦スイッチ１０をセフティ押釦スイッ
チ９とともに押すと、書込バッファ１８の内容がカセッ
トテープ１３に書き込まれる。

これで上表の■のプログラムが完了する。

以下同様にして＠Ｏ＠のプログラムを前述と同様の要領
でスイッチＳ１．Ｓ２．Ｓ３を開閉しつり書込バッファ
１８を介してテープ１３に書き込む。

その後スイッチ盤２をコネクタ３′からはずして、コネ
クタ３′にチェックすべき回路２１を挿入し、チェック
押釦スイッチ５を押すと、読出回路１９によりカセット
テープ１３に記憶されたプログラムが順次比較回路２０
に印加される。

一方回路２１の状態は入力ゲート１６を介して比較回路
２０に印加され、公知の動作により、この回路２１０入
力状態が順次チェックされ、チェック内容はプリンタ１
４に記録される。

回路２１が正常であればＯＫ表示灯１１が点灯し、不良
箇所があれば、比較回路２０からの信号によりエラー表
示灯１２が点灯する。

上述のチェックを行なっている間、スイッチ盤２は制御
部から切り離されている。

そこで、チェック中において不良のプリント回路が発見
されると、この不良のプリント回路を適宜なコネクタを
介してスイッチ盤２のコネクタ３に接続する。

そしてスイッチＳ１．Ｓ２を開閉して、プリント回路２
１ＯＮＡＮＤ回路の入力状態をゝＨ“或いはゝＬ“とじ
て不良箇所を探すことが出来る。

不良箇所が修理されて、スイッチＳ１．Ｓ２をオフとす
ると端子３−１，３−２とインバータ■１゜■２０入力
は１Ｈ“となりパイロットランプＰ１゜Ｐ２は点灯し、
１Ｈ“状態を示す。

またＮＡＮＤ回路の出力はゝＬ“どなる。

これにより端子３−３とインバータ１３０人力は′Ｌ〃
となりパイロットランプＰ２が消灯し１Ｌ“状態を示す
。

勿論性のパイロットランプＰ１．Ｐ２もスイッチｓ１ｔ
８２の操作状態により点灯する。

なお端子Ｔ１．Ｔ２・・・・・・・・・からはパルス状
の特別の入力信号をチェックすべきプリント回路に印加
することが出来るとともに、オフシロスコープ等に接続
してプリント回路からの出力波形をとり出すことも出来
る。

以上詳述したように、この発明はデジタル回路試験器に
おいて、チェック項目をプログラム設定するスイッチ部
と、プログラムを実行する制御部とをそれぞれ別設の筺
体に収納し、両者を分離可能に接続すると共に、スイッ
チ部が独立して機能できるようにしたものであるから、
各部は小型軽量となり、運搬が容易となるとともに安価
に構成でき、また１つの制御部がデジタル回路のチェッ
クを実行している間はスイッチ部は不用となるので、他
の制御部と接続してそのプログラム設定に用いたり、不
良プリント回路と接続してその不良原因のチェックに利
用でき、スイッチ部の有効利用を図ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す斜視図、第２図は第
１図の実施例の要部回路図、第３図は第１図の装置に適
用されるプリント回路の一例を示す図である。 １・・・・・・制御部、２・・・・・・スイッチ盤、３
，３１・・・・・・コネクタ、４・・・・・・ケーフル
。

Claims (1)

1. 【特許請求の範囲】 １ コネクタ複数の接続用端子をそれぞれグランドに対
   して短絡あるいは開放に設定するための複数のスイッチ
   と、該スイッチの短絡あるいは開放の状態を表示する表
   示手段とを有するスイッチ部と、 上記コネクタを介して該スイッチ部と接続される人、出
   力ゲートと、該入力ゲートを介して入力される上記スイ
   ッチの短絡あるいは開放の組合せによって設定されるプ
   ログラムを記憶する記憶手段と、該記憶手段に記憶され
   たプログラムと被試験回路の入出力とを比較する比較手
   段とを有する制御部と、 上記スイッチ部と制御部とにそれぞれ電力を供給する手
   段とを備え、 上記スイッチ部と制御部とを着脱可能とし、接続状態で
   上記スイッチを操作してプログラムの記憶を実行した後
   は、スイッチ部を上記制御部と切り離して独立して使用
   可能としたことを特徴とするデジタル回路試験器。