JPS583420B2 - マトリクス駆動回路 - Google Patents
マトリクス駆動回路Info
- Publication number
- JPS583420B2 JPS583420B2 JP7826078A JP7826078A JPS583420B2 JP S583420 B2 JPS583420 B2 JP S583420B2 JP 7826078 A JP7826078 A JP 7826078A JP 7826078 A JP7826078 A JP 7826078A JP S583420 B2 JPS583420 B2 JP S583420B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- column
- circuit
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はマトリクス状に接続された複数の負荷を選択的
に駆動するマトリクス駆動回路に関する。
に駆動するマトリクス駆動回路に関する。
従来、マトリクス回路は入力電圧をＡ−Ｄ変換器により
デイジタル信号に変換してデコーダでデコードしマトト
リクス回路の行及び列を選び出している。
デイジタル信号に変換してデコーダでデコードしマトト
リクス回路の行及び列を選び出している。
そしてＡ−Ｄ変換器には■入力電圧に比例した幅を有す
るパルスを発生させその幅をカウンタで計数する方式、
又は■負荷の数だけ電圧比較器と基準電圧源を持ち各電
圧比較器で入力電圧と各基準電圧源の基準電圧を比較す
る方式、又は■逐次比較方式を使用している。
るパルスを発生させその幅をカウンタで計数する方式、
又は■負荷の数だけ電圧比較器と基準電圧源を持ち各電
圧比較器で入力電圧と各基準電圧源の基準電圧を比較す
る方式、又は■逐次比較方式を使用している。
しかし、■の方式ではＡ−Ｄ変換時間が遅く、発振器や
タイミング回路等が必要で回路構成が複雑となる。
タイミング回路等が必要で回路構成が複雑となる。
また通常かなり大きな容量のコンデンサが必要であり、
集積回路化した場合コンデンサが外部に出てしまう。
集積回路化した場合コンデンサが外部に出てしまう。
■の方式ではＡ−Ｄ変換時間は短かいが、負荷が多くな
ると、電圧比較器と基準電圧源も多くなるため、多くの
負荷を駆動するには適さない。
ると、電圧比較器と基準電圧源も多くなるため、多くの
負荷を駆動するには適さない。
■の方式ではＡ−Ｄ変換時間を■の方式より短くできる
が、回路が複雑になる。
が、回路が複雑になる。
本発明は上記欠点を改善した、カメラの撮影情報表示装
置等に好適なマトリクス駆動回路を提供することを目的
とする。
置等に好適なマトリクス駆動回路を提供することを目的
とする。
以下図面を参照しながら本発明の実施例について説明す
る。
る。
第１図は本発明の一例を示し、図中Ｅ１〜Ｅ３は第一の
基準電圧源群、Ｅ４〜Ｅ６は第二の基準電圧源群、８１
〜Ｓ４はスイッチＣｏｍｐ１〜Ｃｏｍｐ３は第一の電圧
比較器群Ｃｏｍｐ４〜Ｃｏｍｐ５は第二の電圧比較器群
、ｄｅｃ１、ｄｅｃ２はデコーダ、Ｍは４×４個の負荷
をマトリクス状に接続した回路であり、この負荷はカメ
ラのファインクー内に配置されていて撮影情報を表示す
る発光ダイオードなどよりなる。
基準電圧源群、Ｅ４〜Ｅ６は第二の基準電圧源群、８１
〜Ｓ４はスイッチＣｏｍｐ１〜Ｃｏｍｐ３は第一の電圧
比較器群Ｃｏｍｐ４〜Ｃｏｍｐ５は第二の電圧比較器群
、ｄｅｃ１、ｄｅｃ２はデコーダ、Ｍは４×４個の負荷
をマトリクス状に接続した回路であり、この負荷はカメ
ラのファインクー内に配置されていて撮影情報を表示す
る発光ダイオードなどよりなる。
第２図はデコーダｄｅｃ１， ｄｅｃ２の動作を示し、
第３図は回路全体の真理値表を示す。
第３図は回路全体の真理値表を示す。
ここで、スイッチＳ１〜Ｓ４はデコーダｄｅｃ ２の各
出力が０レベルの時にそれぞれオンになり、又基準電圧
源Ｅ１〜Ｅ６の電圧関係は Ｏ＜Ｅ１＜Ｅ２＜Ｅ３〈Ｅ４〈Ｅ５〈Ｅ６Ｅ３＜Ｅ５−
Ｅ４， Ｅ３＜Ｅ６−Ｅ， である。
出力が０レベルの時にそれぞれオンになり、又基準電圧
源Ｅ１〜Ｅ６の電圧関係は Ｏ＜Ｅ１＜Ｅ２＜Ｅ３〈Ｅ４〈Ｅ５〈Ｅ６Ｅ３＜Ｅ５−
Ｅ４， Ｅ３＜Ｅ６−Ｅ， である。
（１）まず、入力電圧■１Ｎが０＜ＥＩＮ＜Ｅ４の時に
は行選択用の電圧比較器Ｃｏｍｐ４〜Ｃｏｍｐ６は基準
電圧源Ｅ４〜Ｅ６の基準電圧と人力電圧を比較し出力が
全て０となる。
は行選択用の電圧比較器Ｃｏｍｐ４〜Ｃｏｍｐ６は基準
電圧源Ｅ４〜Ｅ６の基準電圧と人力電圧を比較し出力が
全て０となる。
デコーダｄｅｃ ’ｌは電圧比較器Ｃｏｍｐ４〜Ｃｏｍ
ｐ６の出力をデコードしてマトリクス回路Ｍの第１行を
駆動すると共にスイッチＳ１をオンさせる。
ｐ６の出力をデコードしてマトリクス回路Ｍの第１行を
駆動すると共にスイッチＳ１をオンさせる。
一方、列選択用の電圧比較器Ｃｏｍｐｌ〜Ｃｏｍｐ３は
基準電圧源Ｅ１〜Ｅ３の基準電圧と入力電圧を比較し、
その出力信号がデコーダｄｅｃ １でデコードされる。
基準電圧源Ｅ１〜Ｅ３の基準電圧と入力電圧を比較し、
その出力信号がデコーダｄｅｃ １でデコードされる。
このとき、０＜ｖ１Ｎ＜Ｅ１であれば電圧比較器Ｃｏｍ
ｐ１〜Ｃｏｍｐ３の出力信号が全て０となり、デコーダ
ｄｅｃ １からマトリクス回路Ｍの第１列に電力が供給
されて第１行第１列の負荷が、駆動される。
ｐ１〜Ｃｏｍｐ３の出力信号が全て０となり、デコーダ
ｄｅｃ １からマトリクス回路Ｍの第１列に電力が供給
されて第１行第１列の負荷が、駆動される。
Ｅ１＜Ｅ１Ｎ＜Ｅ２のときは電圧比較器Ｃｏｍｐ１の出
力信号が１となり電圧比較器Ｃｏｍｐ２ ， Ｃｏｍｐ
３の出力信号がＯとなってデコーダｄｅｃ１からマトリ
クス回路Ｍの第２列に電力が供給され第１行第２列の負
荷が駆動される。
力信号が１となり電圧比較器Ｃｏｍｐ２ ， Ｃｏｍｐ
３の出力信号がＯとなってデコーダｄｅｃ１からマトリ
クス回路Ｍの第２列に電力が供給され第１行第２列の負
荷が駆動される。
Ｅ２＜Ｅ１Ｎ＜Ｅ３のときは電圧比較器Ｃｏｍｐｌ ，
Ｃｏｍｐ２の出力信号が１となり電圧比較器Ｃｏｍｐ
３の出力信号が０となってデコーダｄｅｃ １からマト
リクス回路Ｍの第３列に電力が供給され第１行第３列の
負荷が駆動される。
Ｃｏｍｐ２の出力信号が１となり電圧比較器Ｃｏｍｐ
３の出力信号が０となってデコーダｄｅｃ １からマト
リクス回路Ｍの第３列に電力が供給され第１行第３列の
負荷が駆動される。
Ｅ３＜Ｅ１Ｎ＜Ｅ４のときは電圧比較器Ｃｏｍｐ１〜Ｃ
ｏｍｐ３の出力信号が全て１，となってデコーダｄｅｃ
１からマトリクス回路Ｍの第４列に電圧が供給され第
１行第４列の負荷が，駆動される。
ｏｍｐ３の出力信号が全て１，となってデコーダｄｅｃ
１からマトリクス回路Ｍの第４列に電圧が供給され第
１行第４列の負荷が，駆動される。
（２）入力電圧ＶｔＮがＥ４＜Ｅ１Ｎ＜Ｅ，のときは電
圧比較器Ｃｏｍｐ４の出力信号が１となり電圧比較，′
器Ｃｏｍｐ５ ， Ｃｏｍｐ６の出力信号が０となった
デコーダｄｅｃ ２からマトリクス回路Ｍの第２行に電
力が供給され、かつスイッチＳ２がオンでスイツチＳ１
，Ｓ３，Ｓ４がオフとなる。
圧比較器Ｃｏｍｐ４の出力信号が１となり電圧比較，′
器Ｃｏｍｐ５ ， Ｃｏｍｐ６の出力信号が０となった
デコーダｄｅｃ ２からマトリクス回路Ｍの第２行に電
力が供給され、かつスイッチＳ２がオンでスイツチＳ１
，Ｓ３，Ｓ４がオフとなる。
したがって電圧比較器Ｃｏｍｐ １ 〜Ｃｏｍｐ３には
基準電圧源Ｅ，、〜Ｅ３の各電圧に基準電圧源Ｅ４の電
圧を加えたものが与えられ、（１）の場合と同様に列の
選択が行われる。
基準電圧源Ｅ，、〜Ｅ３の各電圧に基準電圧源Ｅ４の電
圧を加えたものが与えられ、（１）の場合と同様に列の
選択が行われる。
即ち、Ｅ４＜ＥＩ Ｎ＜Ｅ，−Ｅ，のときは第１列が選
択されて第２行第１列の負荷が駆動され、Ｅ４＋Ｅ１＜
Ｅ１Ｎ＜Ｅ４＋Ｅ２のときは第２．列が選択されて第２
行第２列の負荷が１駆動され、Ｅ４ ＋ Ｅ２ ＜ Ｅ
Ｉ Ｎ ＜ Ｅ４ ＋ Ｅ３のときは第３列が選択され
て第２行第３列の負荷が駆動され、Ｅ４＋Ｅ３＜Ｅ１Ｎ
＜Ｅ５のときは第４列が選択されて第２行第４列の負荷
が，駆動される。
択されて第２行第１列の負荷が駆動され、Ｅ４＋Ｅ１＜
Ｅ１Ｎ＜Ｅ４＋Ｅ２のときは第２．列が選択されて第２
行第２列の負荷が１駆動され、Ｅ４ ＋ Ｅ２ ＜ Ｅ
Ｉ Ｎ ＜ Ｅ４ ＋ Ｅ３のときは第３列が選択され
て第２行第３列の負荷が駆動され、Ｅ４＋Ｅ３＜Ｅ１Ｎ
＜Ｅ５のときは第４列が選択されて第２行第４列の負荷
が，駆動される。
（３）同様に入力電圧Ｖ１ＮがＥ５＜ＥＩ Ｎ＜Ｅ６の
ときはマトリクス回路Ｍの第３行が選択され、スイツチ
ＳがオンでスイッチＳ１， Ｓ２， Ｓ４がオフとなる
。
ときはマトリクス回路Ｍの第３行が選択され、スイツチ
ＳがオンでスイッチＳ１， Ｓ２， Ｓ４がオフとなる
。
そしてＥ５＜Ｅ１Ｎ＜Ｅ５＋Ｅ１のときは第３行第１列
の負荷が，駆動され、Ｅ５ ＋ Ｅ１＜Ｅ １ Ｎ ＜
Ｅ ５ ＜ Ｅ ２のときは第３行第２列の負荷が駆
動され、Ｅ５ ＋ Ｅ２ ＜ Ｅ Ｉ Ｎ ＜ Ｅ５
＋ Ｅ３のときは第３行第３列の負荷が７駆動され、Ｅ
５＋Ｅ３＜ Ｅ １ Ｎ ＜ Ｅ６のときは第３行第４
列の負荷が駆動される。
の負荷が，駆動され、Ｅ５ ＋ Ｅ１＜Ｅ １ Ｎ ＜
Ｅ ５ ＜ Ｅ ２のときは第３行第２列の負荷が駆
動され、Ｅ５ ＋ Ｅ２ ＜ Ｅ Ｉ Ｎ ＜ Ｅ５
＋ Ｅ３のときは第３行第３列の負荷が７駆動され、Ｅ
５＋Ｅ３＜ Ｅ １ Ｎ ＜ Ｅ６のときは第３行第４
列の負荷が駆動される。
（４）さらに入力電圧■１ＮがＥ６＜Ｅ１Ｎのときはマ
トリクス回路Ｍの第４行が選択され、スイッチＳ４がオ
ンでスイッチ８１〜Ｓ３がオフとなる。
トリクス回路Ｍの第４行が選択され、スイッチＳ４がオ
ンでスイッチ８１〜Ｓ３がオフとなる。
そしてＥ６＜ＥＩ Ｎ＜Ｅ６＋Ｅ１のときは第４行第１
列の負荷が駆動され、Ｅ６＋Ｅ，＜ＥＩ Ｎ＜Ｅ６＋Ｅ
２のときは第４行第２列の負荷が駆動され、Ｅ６ ＋
Ｅ２ ＜ Ｅ １ Ｎ ＜ Ｅ６ ＋ Ｅ３のときは第
４行第３列の負荷が１駆動され、Ｅ６＋Ｅ３＜Ｅ１Ｎの
ときは第４行第４列の負荷が駆動される。
列の負荷が駆動され、Ｅ６＋Ｅ，＜ＥＩ Ｎ＜Ｅ６＋Ｅ
２のときは第４行第２列の負荷が駆動され、Ｅ６ ＋
Ｅ２ ＜ Ｅ １ Ｎ ＜ Ｅ６ ＋ Ｅ３のときは第
４行第３列の負荷が１駆動され、Ｅ６＋Ｅ３＜Ｅ１Ｎの
ときは第４行第４列の負荷が駆動される。
このようなマトリクス駆動回路によればＡ−Ｄ変換時間
が電圧比較器の入出力の遅れだけであるので、極めて高
速であり、又入力電圧を時分割で入力できるため複数の
情報を同時に入力して表示することができる。
が電圧比較器の入出力の遅れだけであるので、極めて高
速であり、又入力電圧を時分割で入力できるため複数の
情報を同時に入力して表示することができる。
又電圧比較器及び基準電圧源の数は（行の数−１）＋（
列の数−１）個でよいため非常に少くてすむ。
列の数−１）個でよいため非常に少くてすむ。
従来の方式ではこれらは（行の数）×（列の数）−１個
必要である。
必要である。
例えばこれらは４行４列のマトリクス回路で比べると、
上記例では６個であるが、従来方式では１５個であり、
また６行６列のマトリクス回路で比べると、上記例では
１０個であるが、従来方式では３５個であり、マトリク
ス回路が増大するにしたがって上記例の効果が大きくな
る。
上記例では６個であるが、従来方式では１５個であり、
また６行６列のマトリクス回路で比べると、上記例では
１０個であるが、従来方式では３５個であり、マトリク
ス回路が増大するにしたがって上記例の効果が大きくな
る。
又電圧比較器、基準電圧電源、デコーダ一スイッチで構
成されるため、発振回路や積分器、タイミング回路、カ
ウンタなどを必要とせず回路が非常に簡単である。
成されるため、発振回路や積分器、タイミング回路、カ
ウンタなどを必要とせず回路が非常に簡単である。
第４図は本発明の第１の実施例を示す。
この実施例ではデコーダｄｅｃｉ ， ｄｅｃ２がナン
ドゲートＮＡＮＤ１〜ＮＡＮＤ８で構成され、マトリク
ス回路Ｍはカメラのファインダー内に配置されていて撮
影情報を表示する発光ダイオードＬＥＤ１１〜ＬＥＤ４
４をマトリクス状に接続した回路よりなる。
ドゲートＮＡＮＤ１〜ＮＡＮＤ８で構成され、マトリク
ス回路Ｍはカメラのファインダー内に配置されていて撮
影情報を表示する発光ダイオードＬＥＤ１１〜ＬＥＤ４
４をマトリクス状に接続した回路よりなる。
基準電圧源Ｅ４〜Ｅ６は直流電源及び抵抗Ｒ１〜Ｒ６で
構成され、Ｒ２＝Ｒ３＝Ｒ４＝Ｒ５＝Ｒに設定されてい
る。
構成され、Ｒ２＝Ｒ３＝Ｒ４＝Ｒ５＝Ｒに設定されてい
る。
基準電圧源Ｅ１〜Ｅ３は演算増幅器ＯＰ１，ＯＰ２、抵
抗Ｒ７〜Ｒ１ｏで構成され、Ｒ７＝ Ｒ８＝Ｒ９＝Ｒ１
０＝Ｒ／４に設定されている。
抗Ｒ７〜Ｒ１ｏで構成され、Ｒ７＝ Ｒ８＝Ｒ９＝Ｒ１
０＝Ｒ／４に設定されている。
スイッチＳ１〜Ｓ４はアナログスイッチＡＳ１，ＡＳ８
で構成されている。
で構成されている。
デコーダｄｅｃ２を構成しているナンドゲートＮＡＮＤ
１〜ＮＡＮＤ４の出力信号がインバータＩＮ１〜ＩＮ４
を介してアナログスイッチＡＳ１〜ＡＳ８に加えられる
とともに行を選択しているデコーダｄｅｃ １はナンド
ゲートＮＡＮＤ５〜ＮＡＮＤ８で構成され、各出力がイ
ンパータＩＮ５〜ＩＮ８アナログスイッチＡＳ９〜ＡＳ
１２を介してマトリクス回路Ｍの各列に加えられる。
１〜ＮＡＮＤ４の出力信号がインバータＩＮ１〜ＩＮ４
を介してアナログスイッチＡＳ１〜ＡＳ８に加えられる
とともに行を選択しているデコーダｄｅｃ １はナンド
ゲートＮＡＮＤ５〜ＮＡＮＤ８で構成され、各出力がイ
ンパータＩＮ５〜ＩＮ８アナログスイッチＡＳ９〜ＡＳ
１２を介してマトリクス回路Ｍの各列に加えられる。
トランジスタＱ１〜Ｑ３及び抵抗Ｒ１１〜Ｒ１４よりな
る回路は発振器ＯＳＣの出力に応じてアナログスイッチ
ＡＳ９，ＡＳ１２をスイッチング動作させ発光ダイオー
ドＬＥＤ１１〜ＬＥＤ４４を点滅させる。
る回路は発振器ＯＳＣの出力に応じてアナログスイッチ
ＡＳ９，ＡＳ１２をスイッチング動作させ発光ダイオー
ドＬＥＤ１１〜ＬＥＤ４４を点滅させる。
第５図は本発明の他の実施例を示す。
この実施例では基準電圧源Ｅ１〜ＥわがトランジスタＱ
４ ｔＱ５、抵抗Ｒ１５〜Ｒ２７で構成され、Ｒ１，＝
Ｒ１６，Ｒ２、〜Ｒ２７＝Ｒ，Ｒ１７〜Ｒ２０＝Ｒ／４
に設定される。
４ ｔＱ５、抵抗Ｒ１５〜Ｒ２７で構成され、Ｒ１，＝
Ｒ１６，Ｒ２、〜Ｒ２７＝Ｒ，Ｒ１７〜Ｒ２０＝Ｒ／４
に設定される。
（ただしＲ１７，Ｒ２４は無くてもよい。）スイッチ８
１〜Ｓ４はトランジスタＱ６〜Ｑ８，ダイオードＤ１〜
Ｄ６，抵抗Ｒ２８〜Ｒ３３で構成され、デコーダｄｅｃ
１、ｄｅｃ２はトランジスタＱ９〜Ｑ１６、抵抗Ｒ３５
，Ｒ３７，Ｒ３９，Ｒ４１〜Ｒ４５で構成されている。
１〜Ｓ４はトランジスタＱ６〜Ｑ８，ダイオードＤ１〜
Ｄ６，抵抗Ｒ２８〜Ｒ３３で構成され、デコーダｄｅｃ
１、ｄｅｃ２はトランジスタＱ９〜Ｑ１６、抵抗Ｒ３５
，Ｒ３７，Ｒ３９，Ｒ４１〜Ｒ４５で構成されている。
以上のように本発明によるマトリクス駆動回路にあって
は第一の電圧比較器群で第一の基準電圧源群の各基準電
圧と入力電圧を比較すると共に第二の電圧比較器群で第
二の基準電圧源群の各基準電圧と入力電圧を比較して第
一及び第二の電圧比較器群の出力信号により負荷を選択
的に駆動し第二の電圧比較器群の出力状態の変化により
第一の基準電圧源群の各基準電圧を変えるので、Ａ−Ｄ
変換時間が短くて回路構成が簡単となり、全集積回路化
も可能である。
は第一の電圧比較器群で第一の基準電圧源群の各基準電
圧と入力電圧を比較すると共に第二の電圧比較器群で第
二の基準電圧源群の各基準電圧と入力電圧を比較して第
一及び第二の電圧比較器群の出力信号により負荷を選択
的に駆動し第二の電圧比較器群の出力状態の変化により
第一の基準電圧源群の各基準電圧を変えるので、Ａ−Ｄ
変換時間が短くて回路構成が簡単となり、全集積回路化
も可能である。
第１図は本発明の一例を示す回路図、第２図及び第３図
は同例を説明するための図、第４図及び第５図は本発明
の各実施例を示す回路図である。 Ｅ１〜Ｅ６・・・・・・基準電圧源、Ｃｏｍｐｌ〜Ｃｏ
ｍｐ５・・・・・・電圧比較器、ｄｅｃｌ ， ｄｅｃ
２・・・・・・デコーダ、Ｓ１〜Ｓ４・・・・・・スイ
ッチ、Ｍ・・・・・・マトリクス回路。
は同例を説明するための図、第４図及び第５図は本発明
の各実施例を示す回路図である。 Ｅ１〜Ｅ６・・・・・・基準電圧源、Ｃｏｍｐｌ〜Ｃｏ
ｍｐ５・・・・・・電圧比較器、ｄｅｃｌ ， ｄｅｃ
２・・・・・・デコーダ、Ｓ１〜Ｓ４・・・・・・スイ
ッチ、Ｍ・・・・・・マトリクス回路。
Claims (1)
- １ 入力電圧の値によってマトリクス状に接続された複
数の負荷を選択的に駆動する回路において、第一の基準
電圧源群と、この第一の基準電圧源群の各基準電圧と入
力電圧を比較する第一の電圧比較器群と、第二の基準電
圧群と、この第二の基準．電圧群の各基準電圧と入力電
圧を比較する第二の電圧比較器群と、前記第二の電圧比
較器群の出力状態の変化により前記第一の基準電圧源群
の各基準電圧を変える手段と、前記第一の電圧比較器群
及び第二の電圧比較器群の出力信号により負荷を選択的
に駆動する手段とを具備するマトトリクス駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7826078A JPS583420B2 (ja) | 1978-06-27 | 1978-06-27 | マトリクス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7826078A JPS583420B2 (ja) | 1978-06-27 | 1978-06-27 | マトリクス駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS555533A JPS555533A (en) | 1980-01-16 |
| JPS583420B2 true JPS583420B2 (ja) | 1983-01-21 |
Family
ID=13657006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7826078A Expired JPS583420B2 (ja) | 1978-06-27 | 1978-06-27 | マトリクス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583420B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153164A (en) * | 1989-05-22 | 1992-10-06 | Hoechst Celanese Corporation | Catalyst system for preparing polyethylene terephthalate |
| TW383508B (en) | 1996-07-29 | 2000-03-01 | Nichia Kagaku Kogyo Kk | Light emitting device and display |
-
1978
- 1978-06-27 JP JP7826078A patent/JPS583420B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS555533A (en) | 1980-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910013034A (ko) | 액정표시장치의 구동회로 | |
| US3824447A (en) | Booster circuit | |
| JP3981539B2 (ja) | 半導体集積回路装置 | |
| KR920006960A (ko) | 디스플레이장치의 구동회로 | |
| US3664118A (en) | Electronically controlled timepiece using low power mos transistor circuitry | |
| US4019178A (en) | CMOS drive system for liquid crystal display units | |
| US4034988A (en) | Electronic dice | |
| JPS5921537B2 (ja) | カメラの表示方式 | |
| JPH0561432A (ja) | 液晶ドライバ回路 | |
| JPH06149178A (ja) | 表示装置の駆動回路 | |
| US3942043A (en) | Electronic watch | |
| US4436397A (en) | Photographic information display systems for use in photographic cameras | |
| JP3268075B2 (ja) | 液晶表示装置の駆動回路 | |
| US4198148A (en) | Display device in camera view finder | |
| US4163935A (en) | Apparatus for checking a battery voltage | |
| JPS59222889A (ja) | 液晶駆動回路 | |
| JPH11136130A (ja) | デコーダおよびこれを用いたデジタルアナログ変換回路並びにマトリクス型液晶表示装置の駆動回路 | |
| US4037153A (en) | Digital meters | |
| JPH02127618A (ja) | 液晶表示回路 | |
| US4089010A (en) | Display circuit for a camera | |
| KR0182047B1 (ko) | 프로그래머블 계조전압 발생장치 | |
| JP4488641B2 (ja) | 表示装置 | |
| SU1674888A1 (ru) | Электронна игра | |
| JP3082234B2 (ja) | 液晶駆動回路 | |
| JPS555533A (en) | Matrix driving circuit |