JPH06149178A - 表示装置の駆動回路 - Google Patents
表示装置の駆動回路Info
- Publication number
- JPH06149178A JPH06149178A JP4293528A JP29352892A JPH06149178A JP H06149178 A JPH06149178 A JP H06149178A JP 4293528 A JP4293528 A JP 4293528A JP 29352892 A JP29352892 A JP 29352892A JP H06149178 A JPH06149178 A JP H06149178A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- gradation
- drive circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007599 discharging Methods 0.000 abstract description 16
- 238000010586 diagram Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 1
- 102100023843 Selenoprotein P Human genes 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229940119265 sepp Drugs 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】 交流駆動の１周期の開始時に階調電圧の最高
電圧以上又は最低電圧以下の電圧をデータ線に印加す
る。 【効果】 階調電圧Ｖ0〜Ｖ3の電源を充電又は放電のみ
の片方向の回路によって構成することができるようにな
るので、電源の構成を簡素化し、駆動回路のコスト削減
及び低消費電力化を図ることができるようになる。
電圧以上又は最低電圧以下の電圧をデータ線に印加す
る。 【効果】 階調電圧Ｖ0〜Ｖ3の電源を充電又は放電のみ
の片方向の回路によって構成することができるようにな
るので、電源の構成を簡素化し、駆動回路のコスト削減
及び低消費電力化を図ることができるようになる。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルデータに応
じた電圧を印加することにより階調表示を行うことがで
きる表示装置の駆動回路に関する。
じた電圧を印加することにより階調表示を行うことがで
きる表示装置の駆動回路に関する。
【０００２】
【従来の技術】ＴＦＴ（薄膜トランジスタ）を用いたア
クティブマトリクス液晶表示装置の従来の駆動回路を図
８に示す。ここでは、簡単のため２ビットのデータによ
って４階調の表示を行う場合について説明する。また、
図は、１本のデータ線（第ｎ番目）に出力Ｏnを供給す
る回路部分のみを示す。
クティブマトリクス液晶表示装置の従来の駆動回路を図
８に示す。ここでは、簡単のため２ビットのデータによ
って４階調の表示を行う場合について説明する。また、
図は、１本のデータ線（第ｎ番目）に出力Ｏnを供給す
る回路部分のみを示す。
【０００３】２ビットずつシリアルに駆動回路に送られ
て来るデータＤ0、Ｄ1は、まず各データ線ごとのサンプ
ル信号ＴSMPnによってサンプル回路１に順にラッチされ
る。そして、このサンプル回路１にラッチされたデータ
は、ホールド信号ＬＰによって一斉にホールド回路２に
ラッチされる。すると、このデータをデコーダ３がデコ
ードして、４個のアナログスイッチ４…のいずれかをＯ
Ｎにし、このデータに応じた４段階の階調電圧Ｖ0〜Ｖ3
のうちのいずれかの電圧を出力Ｏnとしてデータ線に供
給することになる。
て来るデータＤ0、Ｄ1は、まず各データ線ごとのサンプ
ル信号ＴSMPnによってサンプル回路１に順にラッチされ
る。そして、このサンプル回路１にラッチされたデータ
は、ホールド信号ＬＰによって一斉にホールド回路２に
ラッチされる。すると、このデータをデコーダ３がデコ
ードして、４個のアナログスイッチ４…のいずれかをＯ
Ｎにし、このデータに応じた４段階の階調電圧Ｖ0〜Ｖ3
のうちのいずれかの電圧を出力Ｏnとしてデータ線に供
給することになる。
【０００４】また、液晶表示装置では、液晶の劣化を防
止するために直流成分が印加されないようにしなければ
ならない。従って、上記駆動回路は、図９に示すよう
に、４段階の出力Ｏnをある基準電圧ＶMを中心として正
負を交互に入れ替えてデータ線に供給する交流駆動を行
うようになっている。この交流駆動は、例えば１水平走
査期間ごとに正負を反転するようにしている。
止するために直流成分が印加されないようにしなければ
ならない。従って、上記駆動回路は、図９に示すよう
に、４段階の出力Ｏnをある基準電圧ＶMを中心として正
負を交互に入れ替えてデータ線に供給する交流駆動を行
うようになっている。この交流駆動は、例えば１水平走
査期間ごとに正負を反転するようにしている。
【０００５】
【発明が解決しようとする課題】上記駆動回路が出力Ｏ
nを供給するデータ線は、等価的には図１０に示すよう
な回路となる。即ち、駆動回路が４段階の階調電圧Ｖ0
〜Ｖ3をデータ線に印加するには、データ線の抵抗Ｒを
介してデータ線の容量Ｃに電荷を充電し、又は、この容
量Ｃの電荷を放電する必要がある。なお、ここでは、本
来分布定数としてデータ線に存在する抵抗成分や容量成
分を集中定数による抵抗Ｒ及び容量Ｃとして等価的に示
している。また、データ線には、ＴＦＴを介して図示の
絵素容量ＣLCが接続されることになるが、この絵素容量
ＣLCは容量Ｃに比べ３桁以上小さい容量しかないため、
ここでは無視しても差し支えない。
nを供給するデータ線は、等価的には図１０に示すよう
な回路となる。即ち、駆動回路が４段階の階調電圧Ｖ0
〜Ｖ3をデータ線に印加するには、データ線の抵抗Ｒを
介してデータ線の容量Ｃに電荷を充電し、又は、この容
量Ｃの電荷を放電する必要がある。なお、ここでは、本
来分布定数としてデータ線に存在する抵抗成分や容量成
分を集中定数による抵抗Ｒ及び容量Ｃとして等価的に示
している。また、データ線には、ＴＦＴを介して図示の
絵素容量ＣLCが接続されることになるが、この絵素容量
ＣLCは容量Ｃに比べ３桁以上小さい容量しかないため、
ここでは無視しても差し支えない。
【０００６】駆動回路が例えば階調電圧Ｖ0を上記デー
タ線に供給する場合には、図１１に示すように、期間Ｔ
1に＋Ｖ0の電圧をデータ線に印加して容量Ｃへの充電を
行い、期間Ｔ2に−Ｖ0の電圧をデータ線に印加して容量
Ｃの放電を行うというように、水平走査期間ごとに容量
Ｃへの充放電を繰り返す必要がある。また、階調電圧が
Ｖ0からＶ3に切り替わった場合には、図１２に示すよう
に、期間Ｔ1に＋Ｖ0の電圧をデータ線に印加していたも
のが、期間Ｔ2には−Ｖ3の電圧をデータ線に印加するよ
うになり、階調電圧がＶ3からＶ0に切り替わった場合に
は、図１３に示すように、期間Ｔ1に＋Ｖ3の電圧をデー
タ線に印加していたものが、期間Ｔ2には−Ｖ0の電圧を
データ線に印加するというように、データに応じて適宜
充放電を行う必要がある。
タ線に供給する場合には、図１１に示すように、期間Ｔ
1に＋Ｖ0の電圧をデータ線に印加して容量Ｃへの充電を
行い、期間Ｔ2に−Ｖ0の電圧をデータ線に印加して容量
Ｃの放電を行うというように、水平走査期間ごとに容量
Ｃへの充放電を繰り返す必要がある。また、階調電圧が
Ｖ0からＶ3に切り替わった場合には、図１２に示すよう
に、期間Ｔ1に＋Ｖ0の電圧をデータ線に印加していたも
のが、期間Ｔ2には−Ｖ3の電圧をデータ線に印加するよ
うになり、階調電圧がＶ3からＶ0に切り替わった場合に
は、図１３に示すように、期間Ｔ1に＋Ｖ3の電圧をデー
タ線に印加していたものが、期間Ｔ2には−Ｖ0の電圧を
データ線に印加するというように、データに応じて適宜
充放電を行う必要がある。
【０００７】ここで、正の階調電源の最高電圧＋Ｖ0と
負の階調電源の最低電圧−Ｖ0との差を１０Ｖとして、
１本のデータ線の抵抗Ｒが５０ｋΩであったとすると、
上記図８に示した駆動回路は、最大でも０．２ｍＡ（＝
１０Ｖ／５０ｋΩ）の充放電電流を供給するにすぎな
い。しかし、水平方向が６４０絵素のＲＧＢパネルを考
えると、データ線の本数は実際には１９２０本（＝６４
０本×３）となるため、駆動回路全体では、最大３８４
ｍＡ（＝０．２ｍＡ×１９２０本）もの充放電電流を供
給することになる。
負の階調電源の最低電圧−Ｖ0との差を１０Ｖとして、
１本のデータ線の抵抗Ｒが５０ｋΩであったとすると、
上記図８に示した駆動回路は、最大でも０．２ｍＡ（＝
１０Ｖ／５０ｋΩ）の充放電電流を供給するにすぎな
い。しかし、水平方向が６４０絵素のＲＧＢパネルを考
えると、データ線の本数は実際には１９２０本（＝６４
０本×３）となるため、駆動回路全体では、最大３８４
ｍＡ（＝０．２ｍＡ×１９２０本）もの充放電電流を供
給することになる。
【０００８】このため、従来の駆動回路では、上記階調
電圧Ｖ0〜Ｖ3の電源を、例えば図１４に示すように、オ
ペアンプ１１の負帰還回路の出力段を相補対称[complem
entary symmetry]型のｎｐｎトランジスタ１２とｐｎｐ
トランジスタ１３によるＳＥＰＰ[Single Ended Push-P
ull]回路とすることにより、充電と放電の双方向に大き
な電流の供給が可能となるものにする必要があった。し
かも、アナログスイッチ４にも双方向のものを使用しな
ければならなかった。
電圧Ｖ0〜Ｖ3の電源を、例えば図１４に示すように、オ
ペアンプ１１の負帰還回路の出力段を相補対称[complem
entary symmetry]型のｎｐｎトランジスタ１２とｐｎｐ
トランジスタ１３によるＳＥＰＰ[Single Ended Push-P
ull]回路とすることにより、充電と放電の双方向に大き
な電流の供給が可能となるものにする必要があった。し
かも、アナログスイッチ４にも双方向のものを使用しな
ければならなかった。
【０００９】この結果、従来の駆動回路は、電源回路等
の構成が複雑となり、コストアップや消費電力の増加を
招来するという問題が生じていた。
の構成が複雑となり、コストアップや消費電力の増加を
招来するという問題が生じていた。
【００１０】本発明は、上記事情に鑑み、電源回路等を
充電又は放電の片方向のものとすることにより、低コス
トかつ低消費電力の表示装置の駆動回路を提供すること
を目的としている。
充電又は放電の片方向のものとすることにより、低コス
トかつ低消費電力の表示装置の駆動回路を提供すること
を目的としている。
【００１１】
【課題を解決するための手段】本発明の表示装置の駆動
回路は、複数段階の階調電圧のうちデータによって指定
された電圧を各データ線に正負交互に印加する表示装置
の駆動回路において、正の階調電圧を印加する期間の開
始時に一定期間だけ正の階調電圧の最高電圧以上の電圧
を各データ線に印加する充電手段を備えており、そのこ
とによって上記目的が達成される。
回路は、複数段階の階調電圧のうちデータによって指定
された電圧を各データ線に正負交互に印加する表示装置
の駆動回路において、正の階調電圧を印加する期間の開
始時に一定期間だけ正の階調電圧の最高電圧以上の電圧
を各データ線に印加する充電手段を備えており、そのこ
とによって上記目的が達成される。
【００１２】また、本発明の表示装置の駆動回路は、複
数段階の階調電圧のうちデータによって指定された電圧
を各データ線に正負交互に印加する表示装置の駆動回路
において、負の階調電圧を印加する期間の開始時に一定
期間だけ負の階調電圧の最低電圧以下の電圧を各データ
線に印加する放電手段を備えており、そのことによって
上記目的が達成される。
数段階の階調電圧のうちデータによって指定された電圧
を各データ線に正負交互に印加する表示装置の駆動回路
において、負の階調電圧を印加する期間の開始時に一定
期間だけ負の階調電圧の最低電圧以下の電圧を各データ
線に印加する放電手段を備えており、そのことによって
上記目的が達成される。
【００１３】
【作用】請求項１の発明によれば、正の階調電圧を印加
する期間の開始時に、まず充電手段が一定期間だけ正の
階調電圧の最高電圧以上の電圧を各データ線に印加す
る。そして、次にデータによって指定された正の階調電
圧が印加され、さらに負の階調電圧を印加する期間に切
り替わり、データによって指定された負の階調電圧が印
加されることになる。このため、各データ線は、正と負
の階調電圧を印加する期間の１周期ごとに、最初に充電
手段が印加する電圧によって充電された後は、順により
低い電圧の階調電圧が印加されることになるので、常に
放電のみを行って印加電圧に追従することになる。従っ
て、請求項１の発明によれば、充電手段の電源のみが各
データ線への充電を行い、他の各階調電圧の電源は、全
て放電のみを行うことになる。
する期間の開始時に、まず充電手段が一定期間だけ正の
階調電圧の最高電圧以上の電圧を各データ線に印加す
る。そして、次にデータによって指定された正の階調電
圧が印加され、さらに負の階調電圧を印加する期間に切
り替わり、データによって指定された負の階調電圧が印
加されることになる。このため、各データ線は、正と負
の階調電圧を印加する期間の１周期ごとに、最初に充電
手段が印加する電圧によって充電された後は、順により
低い電圧の階調電圧が印加されることになるので、常に
放電のみを行って印加電圧に追従することになる。従っ
て、請求項１の発明によれば、充電手段の電源のみが各
データ線への充電を行い、他の各階調電圧の電源は、全
て放電のみを行うことになる。
【００１４】また、請求項２の発明によれば、負の階調
電圧を印加する期間の開始時に、まず放電手段が一定期
間だけ負の階調電圧の最低電圧以下の電圧を各データ線
に印加する。そして、次にデータによって指定された負
の階調電圧が印加され、さらに正の階調電圧を印加する
期間に切り替わり、データによって指定された正の階調
電圧が印加されることになる。このため、各データ線
は、負と正の階調電圧を印加する期間の１周期ごとに、
最初に放電手段が印加する電圧によって放電された後
は、順により高い電圧の階調電圧が印加されることにな
るので、常に充電のみを行って印加電圧に追従すること
になる。従って、請求項２の発明によれば、放電手段の
電源のみが各データ線からの放電を行い、他の各階調電
圧の電源は、全て充電のみを行うことになる。
電圧を印加する期間の開始時に、まず放電手段が一定期
間だけ負の階調電圧の最低電圧以下の電圧を各データ線
に印加する。そして、次にデータによって指定された負
の階調電圧が印加され、さらに正の階調電圧を印加する
期間に切り替わり、データによって指定された正の階調
電圧が印加されることになる。このため、各データ線
は、負と正の階調電圧を印加する期間の１周期ごとに、
最初に放電手段が印加する電圧によって放電された後
は、順により高い電圧の階調電圧が印加されることにな
るので、常に充電のみを行って印加電圧に追従すること
になる。従って、請求項２の発明によれば、放電手段の
電源のみが各データ線からの放電を行い、他の各階調電
圧の電源は、全て充電のみを行うことになる。
【００１５】この結果、これら請求項１及び請求項２の
発明によれば、充電手段又は放電手段の電源をそれぞれ
充電又は放電のみの片方向の電源によって構成し、他の
各階調電圧の電源もこれとは逆の放電又は充電のみの片
方向の電源によって構成することができるようになる。
発明によれば、充電手段又は放電手段の電源をそれぞれ
充電又は放電のみの片方向の電源によって構成し、他の
各階調電圧の電源もこれとは逆の放電又は充電のみの片
方向の電源によって構成することができるようになる。
【００１６】なお、充電手段の電源は、正の階調電圧の
最高電圧のものと兼用することが可能であり、放電手段
の電源は、負の階調電圧の最低電圧のものと兼用するこ
とが可能である。
最高電圧のものと兼用することが可能であり、放電手段
の電源は、負の階調電圧の最低電圧のものと兼用するこ
とが可能である。
【００１７】
【実施例】以下、図面を参照しながら、本発明の実施例
を詳述する。
を詳述する。
【００１８】図１乃至図４は本発明の一実施例を示すも
のであって、図１は表示装置の駆動回路の構成を示すブ
ロック図、図２は図１の駆動回路の動作を示すタイムチ
ャート、図３は図１の駆動回路の他の動作を示すタイム
チャート、図４は電源回路の回路ブロック図である。な
お、前記図８及び図１４に示した従来例と同様の機能を
有する構成部材には同じ番号を付記する。
のであって、図１は表示装置の駆動回路の構成を示すブ
ロック図、図２は図１の駆動回路の動作を示すタイムチ
ャート、図３は図１の駆動回路の他の動作を示すタイム
チャート、図４は電源回路の回路ブロック図である。な
お、前記図８及び図１４に示した従来例と同様の機能を
有する構成部材には同じ番号を付記する。
【００１９】本実施例は、ＴＦＴを用いたアクティブマ
トリクス液晶表示装置の駆動回路について説明する。な
お、ここでは、簡単のため２ビットのデータによって４
階調の表示を行う場合について説明する。また、図は、
１本のデータ線（第ｎ番目）に出力Ｏnを供給する回路
のみを示す。
トリクス液晶表示装置の駆動回路について説明する。な
お、ここでは、簡単のため２ビットのデータによって４
階調の表示を行う場合について説明する。また、図は、
１本のデータ線（第ｎ番目）に出力Ｏnを供給する回路
のみを示す。
【００２０】この駆動回路は、図１に示すように、サン
プル回路１とホールド回路２とＡＮＤ回路５、５とデコ
ーダ３とアナログスイッチ４…とによって構成されてい
る。サンプル回路１は、データＤ0、Ｄ1をサンプル信号
ＴSMPnによってラッチする２ビットのフリップフロップ
回路であり、ホールド回路２は、このサンプル回路１が
ラッチしたデータをホールド信号ＬＰによってラッチす
る２ビットのフリップフロップ回路である。ＡＮＤ回路
５、５は、充放電信号ＤＩＳバーが非アクティブ（Ｈレ
ベル）の場合にのみ、ホールド回路２にラッチされたデ
ータＤ0、Ｄ1をデコーダ３に送るようにしたゲート回路
である。従って、充放電信号ＤＩＳバーがアクティブ
（Ｌレベル）な場合には、データＤ0、Ｄ1の値にかかわ
らず、デコーダ３には常に（Ｌ，Ｌ）の値が入力される
ことになる。
プル回路１とホールド回路２とＡＮＤ回路５、５とデコ
ーダ３とアナログスイッチ４…とによって構成されてい
る。サンプル回路１は、データＤ0、Ｄ1をサンプル信号
ＴSMPnによってラッチする２ビットのフリップフロップ
回路であり、ホールド回路２は、このサンプル回路１が
ラッチしたデータをホールド信号ＬＰによってラッチす
る２ビットのフリップフロップ回路である。ＡＮＤ回路
５、５は、充放電信号ＤＩＳバーが非アクティブ（Ｈレ
ベル）の場合にのみ、ホールド回路２にラッチされたデ
ータＤ0、Ｄ1をデコーダ３に送るようにしたゲート回路
である。従って、充放電信号ＤＩＳバーがアクティブ
（Ｌレベル）な場合には、データＤ0、Ｄ1の値にかかわ
らず、デコーダ３には常に（Ｌ，Ｌ）の値が入力される
ことになる。
【００２１】デコーダ３は、２ビットの値を入力して、
この値に応じて４本の出力線Ｙ0〜Ｙ3のうちのいずれか
１本のみをアクティブにする復号化回路である。そし
て、このデコーダ３の４本の出力線Ｙ0〜Ｙ3は、４個の
アナログスイッチ４の制御入力にそれぞれ接続されてい
る。各アナログスイッチ４は、４段階の階調電圧Ｖ0〜
Ｖ3と駆動回路の出力Ｏnとの間に接続された無接点スイ
ッチ回路であり、デコーダ３によって選択された１個の
アナログスイッチ４のみがＯＮとなって、階調電圧Ｖ0
〜Ｖ3のうちのいずれかの電圧のみを出力Ｏnに接続する
ようになっている。即ち、デコーダ３に（Ｌ，Ｌ）の値
が入力されると階調電圧Ｖ0が出力され、デコーダ３に
（Ｈ，Ｈ）の値が入力されると階調電圧Ｖ3が出力され
ることになる。この駆動回路の出力Ｏnは、各データ線
に供給される。
この値に応じて４本の出力線Ｙ0〜Ｙ3のうちのいずれか
１本のみをアクティブにする復号化回路である。そし
て、このデコーダ３の４本の出力線Ｙ0〜Ｙ3は、４個の
アナログスイッチ４の制御入力にそれぞれ接続されてい
る。各アナログスイッチ４は、４段階の階調電圧Ｖ0〜
Ｖ3と駆動回路の出力Ｏnとの間に接続された無接点スイ
ッチ回路であり、デコーダ３によって選択された１個の
アナログスイッチ４のみがＯＮとなって、階調電圧Ｖ0
〜Ｖ3のうちのいずれかの電圧のみを出力Ｏnに接続する
ようになっている。即ち、デコーダ３に（Ｌ，Ｌ）の値
が入力されると階調電圧Ｖ0が出力され、デコーダ３に
（Ｈ，Ｈ）の値が入力されると階調電圧Ｖ3が出力され
ることになる。この駆動回路の出力Ｏnは、各データ線
に供給される。
【００２２】上記構成の駆動回路の動作を説明する。
【００２３】図２に示すように、ホールド信号ＬＰは、
水平走査期間ごとにパルスが立ち上がり、このタイミン
グでデータＤ0、Ｄ1がホールド回路２にラッチされるこ
とになる。また、この水平走査期間ごとに階調電圧Ｖ0
〜Ｖ3の正負が反転されて交流駆動が行われる。従っ
て、図２に示すように階調電圧Ｖ3に対応したデータＤ
0、Ｄ1が入力されている場合には、この水平走査期間ご
とに±Ｖ3の階調電圧が出力されることになる。なお、
図示しないサンプル信号ＴSMPnは、この水平走査期間内
における適当なタイミングでパルスが立ち上がり、２ビ
ットずつシリアルに駆動回路に送られて来るデータのう
ちの対応するデータＤ0、Ｄ1のみをサンプル回路１にラ
ッチするようになっている。
水平走査期間ごとにパルスが立ち上がり、このタイミン
グでデータＤ0、Ｄ1がホールド回路２にラッチされるこ
とになる。また、この水平走査期間ごとに階調電圧Ｖ0
〜Ｖ3の正負が反転されて交流駆動が行われる。従っ
て、図２に示すように階調電圧Ｖ3に対応したデータＤ
0、Ｄ1が入力されている場合には、この水平走査期間ご
とに±Ｖ3の階調電圧が出力されることになる。なお、
図示しないサンプル信号ＴSMPnは、この水平走査期間内
における適当なタイミングでパルスが立ち上がり、２ビ
ットずつシリアルに駆動回路に送られて来るデータのう
ちの対応するデータＤ0、Ｄ1のみをサンプル回路１にラ
ッチするようになっている。
【００２４】充放電信号ＤＩＳバーは、上記＋Ｖ3の階
調電圧の出力開始時から一定期間だけアクティブとな
る。従って、駆動回路の出力は、正の階調電圧が印加さ
れる期間の開始時に一旦最高の＋Ｖ0の電圧となり、次
にデータＤ0、Ｄ1の値に応じた＋Ｖ3の電圧となり、さ
らに負の階調電圧が印加される期間に−Ｖ3の電圧とな
る周期を繰り返す。
調電圧の出力開始時から一定期間だけアクティブとな
る。従って、駆動回路の出力は、正の階調電圧が印加さ
れる期間の開始時に一旦最高の＋Ｖ0の電圧となり、次
にデータＤ0、Ｄ1の値に応じた＋Ｖ3の電圧となり、さ
らに負の階調電圧が印加される期間に−Ｖ3の電圧とな
る周期を繰り返す。
【００２５】この結果、本実施例の駆動回路は、交流駆
動の１周期の間に、データ線が最初に最高の＋Ｖ0の電
圧に充電された後は、データＤ0、Ｄ1の値にかかわりな
く、常に電圧が下降し放電だけが行われる。従って、階
調電圧Ｖ0の電源のみを双方向の回路に構成すれば、他
の階調電圧Ｖ1〜Ｖ3の電源は、全て放電のみが可能な片
方向の回路とすることができる。
動の１周期の間に、データ線が最初に最高の＋Ｖ0の電
圧に充電された後は、データＤ0、Ｄ1の値にかかわりな
く、常に電圧が下降し放電だけが行われる。従って、階
調電圧Ｖ0の電源のみを双方向の回路に構成すれば、他
の階調電圧Ｖ1〜Ｖ3の電源は、全て放電のみが可能な片
方向の回路とすることができる。
【００２６】また、図３に示すように、充放電信号ＤＩ
Ｓバーが−Ｖ3の階調電圧の出力開始時から一定期間だ
けアクティブとなる場合には、交流駆動の１周期の間
に、データ線が最初に最低の−Ｖ0の電圧で放電された
後は、データＤ0、Ｄ1の値にかかわりなく、常に電圧が
上昇し充電だけが行われる。従って、階調電圧Ｖ0の電
源のみを双方向の回路に構成すれば、他の階調電圧Ｖ1
〜Ｖ3の電源は、全て充電のみが可能な片方向の回路と
することができる。
Ｓバーが−Ｖ3の階調電圧の出力開始時から一定期間だ
けアクティブとなる場合には、交流駆動の１周期の間
に、データ線が最初に最低の−Ｖ0の電圧で放電された
後は、データＤ0、Ｄ1の値にかかわりなく、常に電圧が
上昇し充電だけが行われる。従って、階調電圧Ｖ0の電
源のみを双方向の回路に構成すれば、他の階調電圧Ｖ1
〜Ｖ3の電源は、全て充電のみが可能な片方向の回路と
することができる。
【００２７】例えば充電のみの片方向の電源回路は、図
４に示すように、オペアンプ１１の負帰還回路の出力段
を１個のｎｐｎトランジスタ１２のみで構成した簡単な
回路とすることができる。
４に示すように、オペアンプ１１の負帰還回路の出力段
を１個のｎｐｎトランジスタ１２のみで構成した簡単な
回路とすることができる。
【００２８】ここで、本実施例において、ＡＮＤ回路
５、５を、図５に示すようにＯＲ回路５’、５’として
ゲート回路を構成することもできる。
５、５を、図５に示すようにＯＲ回路５’、５’として
ゲート回路を構成することもできる。
【００２９】図６及び図７は本発明の他の実施例を示す
ものであって、図６は表示装置の駆動回路の構成を示す
ブロック図、図７は図６の駆動回路の動作を示すタイム
チャートである。なお、上記図１に示した第１実施例と
同様の機能を有する構成部材には同じ番号を付記して説
明を省略する。
ものであって、図６は表示装置の駆動回路の構成を示す
ブロック図、図７は図６の駆動回路の動作を示すタイム
チャートである。なお、上記図１に示した第１実施例と
同様の機能を有する構成部材には同じ番号を付記して説
明を省略する。
【００３０】この駆動回路は、図６に示すように、サン
プル回路１とホールド回路２とデコーダ３とＡＮＤ回路
６…とＮＯＴ回路７とアナログスイッチ４…とアナログ
スイッチ８とによって構成されている。デコーダ３の４
本の出力線Ｙ0〜Ｙ3は、４個のＡＮＤ回路６を介して４
個のアナログスイッチ４の制御入力にそれぞれ接続され
ている。ＡＮＤ回路６…は、充放電信号ＤＩＳバーが非
アクティブ（Ｈレベル）の場合にのみ、デコーダ３の４
本の出力線Ｙ0〜Ｙ3を有効にするゲート回路である。ま
た、アナログスイッチ８は、電圧ＶDISの電源と駆動回
路の出力Ｏnとの間に接続され、充放電信号ＤＩＳバー
をＮＯＴ回路７を介して制御入力に入力されるようにな
っている。電圧ＶDISは、負の階調電圧の最低の電圧で
ある−Ｖ0よりも低い電圧に設定されている。
プル回路１とホールド回路２とデコーダ３とＡＮＤ回路
６…とＮＯＴ回路７とアナログスイッチ４…とアナログ
スイッチ８とによって構成されている。デコーダ３の４
本の出力線Ｙ0〜Ｙ3は、４個のＡＮＤ回路６を介して４
個のアナログスイッチ４の制御入力にそれぞれ接続され
ている。ＡＮＤ回路６…は、充放電信号ＤＩＳバーが非
アクティブ（Ｈレベル）の場合にのみ、デコーダ３の４
本の出力線Ｙ0〜Ｙ3を有効にするゲート回路である。ま
た、アナログスイッチ８は、電圧ＶDISの電源と駆動回
路の出力Ｏnとの間に接続され、充放電信号ＤＩＳバー
をＮＯＴ回路７を介して制御入力に入力されるようにな
っている。電圧ＶDISは、負の階調電圧の最低の電圧で
ある−Ｖ0よりも低い電圧に設定されている。
【００３１】この結果、本実施例の駆動回路は、図７に
示すように、充放電信号ＤＩＳバーが負の階調電圧の出
力開始時から一定期間だけアクティブになると、交流駆
動の１周期の間に、まずデータ線が最初に最低の−ＶDI
Sの電圧で放電された後は、データＤ0、Ｄ1の値にかか
わりなく、常に電圧が上昇し充電だけが行われる。従っ
て、電圧ＶDISの電源を放電のみが可能な片方向の回路
に構成し、階調電圧Ｖ0〜Ｖ3の電源を全て充電のみが可
能な片方向の回路とすることができる。
示すように、充放電信号ＤＩＳバーが負の階調電圧の出
力開始時から一定期間だけアクティブになると、交流駆
動の１周期の間に、まずデータ線が最初に最低の−ＶDI
Sの電圧で放電された後は、データＤ0、Ｄ1の値にかか
わりなく、常に電圧が上昇し充電だけが行われる。従っ
て、電圧ＶDISの電源を放電のみが可能な片方向の回路
に構成し、階調電圧Ｖ0〜Ｖ3の電源を全て充電のみが可
能な片方向の回路とすることができる。
【００３２】以上説明したように、上記実施例はいずれ
も、階調電圧の電源を片方向のみの回路とすることがで
きるので、回路構成を簡略化して駆動回路のコストを低
減することができるようになる。また、電源回路を片方
向とすれば、出力トランジスタを半減させることができ
るので、消費電力も小さくなる。さらに、アナログスイ
ッチ４…も片方向とすることにより、この回路を簡略化
してＬＳＩの小型化が可能となる。
も、階調電圧の電源を片方向のみの回路とすることがで
きるので、回路構成を簡略化して駆動回路のコストを低
減することができるようになる。また、電源回路を片方
向とすれば、出力トランジスタを半減させることができ
るので、消費電力も小さくなる。さらに、アナログスイ
ッチ４…も片方向とすることにより、この回路を簡略化
してＬＳＩの小型化が可能となる。
【００３３】なお、上記実施例は、いずれも２ビットの
データによる４段階の階調表示の場合を示したが、３ビ
ット以上のデータによる８階調以上の表示を行う場合に
も同様に実施可能である。そして、この場合は、階調の
各段階の電源数がさらに増加するので、この電源回路の
簡略化の効果がより一層大きくなる。また、上記実施例
は、いずれもＴＦＴを用いたアクティブマトリクス液晶
表示装置の駆動回路について説明したが、これに限ら
ず、ディジタルデータに応じた電圧を印加することによ
り階調表示を行うことができる他の表示回路、例えばＥ
Ｌ（エレクトロルミネッセンス）表示装置、プラズマデ
ィスプレイ等のための駆動回路に実施することも可能で
ある。
データによる４段階の階調表示の場合を示したが、３ビ
ット以上のデータによる８階調以上の表示を行う場合に
も同様に実施可能である。そして、この場合は、階調の
各段階の電源数がさらに増加するので、この電源回路の
簡略化の効果がより一層大きくなる。また、上記実施例
は、いずれもＴＦＴを用いたアクティブマトリクス液晶
表示装置の駆動回路について説明したが、これに限ら
ず、ディジタルデータに応じた電圧を印加することによ
り階調表示を行うことができる他の表示回路、例えばＥ
Ｌ（エレクトロルミネッセンス）表示装置、プラズマデ
ィスプレイ等のための駆動回路に実施することも可能で
ある。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
の表示装置の駆動回路によれば、充電手段又は放電手段
の電源と他の各階調電圧の電源とをそれぞれ充電又は放
電のみの片方向の電源によって構成することができるよ
うになるので、電源の構成を簡素化し、駆動回路のコス
ト削減及び低消費電力化を図ることができるようにな
る。
の表示装置の駆動回路によれば、充電手段又は放電手段
の電源と他の各階調電圧の電源とをそれぞれ充電又は放
電のみの片方向の電源によって構成することができるよ
うになるので、電源の構成を簡素化し、駆動回路のコス
ト削減及び低消費電力化を図ることができるようにな
る。
【図１】本発明の一実施例を示すものであって、表示装
置の駆動回路の構成を示すブロック図である。
置の駆動回路の構成を示すブロック図である。
【図２】本発明の一実施例を示すものであって、図１の
駆動回路の動作を示すタイムチャートである。
駆動回路の動作を示すタイムチャートである。
【図３】本発明の一実施例を示すものであって、図１の
駆動回路の他の動作を示すタイムチャートである。
駆動回路の他の動作を示すタイムチャートである。
【図４】本発明の一実施例を示すものであって、電源回
路の回路ブロック図である。
路の回路ブロック図である。
【図５】本発明の他の実施例を示すものであって、表示
装置の駆動回路の構成を示すブロック図である。
装置の駆動回路の構成を示すブロック図である。
【図６】本発明の他の実施例を示すものであって、表示
装置の駆動回路の構成を示すブロック図である。
装置の駆動回路の構成を示すブロック図である。
【図７】本発明の他の実施例を示すものであって、図６
の駆動回路の動作を示すタイムチャートである。
の駆動回路の動作を示すタイムチャートである。
【図８】従来例を示すものであって、表示装置の駆動回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図９】従来例を示すものであって、図８の駆動回路の
一般的な動作を示すタイムチャートである。
一般的な動作を示すタイムチャートである。
【図１０】データ線の等価回路である。
【図１１】従来例を示すものであって、図８の駆動回路
が階調電圧Ｖ0を出力する場合の動作を示すタイムチャ
ートである。
が階調電圧Ｖ0を出力する場合の動作を示すタイムチャ
ートである。
【図１２】従来例を示すものであって、図８の駆動回路
が階調電圧Ｖ0をＶ3に切り替える場合の動作を示すタイ
ムチャートである。
が階調電圧Ｖ0をＶ3に切り替える場合の動作を示すタイ
ムチャートである。
【図１３】従来例を示すものであって、図８の駆動回路
が階調電圧Ｖ3をＶ0に切り替える場合の動作を示すタイ
ムチャートである。
が階調電圧Ｖ3をＶ0に切り替える場合の動作を示すタイ
ムチャートである。
【図１４】従来例を示すものであって、電源回路の回路
ブロック図である。
ブロック図である。
５ ＡＮＤ回路 ５’ ＯＲ回路 ６ ＡＮＤ回路 ７ ＮＯＴ回路 ８ アナログスイッチ
Claims (2)
- 【請求項１】 複数段階の階調電圧のうちデータによっ
て指定された電圧を各データ線に正負交互に印加する表
示装置の駆動回路において、 正の階調電圧を印加する期間の開始時に一定期間だけ正
の階調電圧の最高電圧以上の電圧を各データ線に印加す
る充電手段を備えた表示装置の駆動回路。 - 【請求項２】複数段階の階調電圧のうちデータによって
指定された電圧を各データ線に正負交互に印加する表示
装置の駆動回路において、 負の階調電圧を印加する期間の開始時に一定期間だけ負
の階調電圧の最低電圧以下の電圧を各データ線に印加す
る放電手段を備えた表示装置の駆動回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293528A JP2831518B2 (ja) | 1992-10-30 | 1992-10-30 | 表示装置の駆動回路 |
| US08/141,674 US5521611A (en) | 1992-10-30 | 1993-10-27 | Driving circuit for a display apparatus |
| TW087207939U TW386625U (en) | 1992-10-30 | 1993-10-29 | A driving circuit for a display apparatus |
| KR1019930023122A KR0123910B1 (ko) | 1992-10-30 | 1993-10-29 | 표시장치의 구동회로 |
| DE69308998T DE69308998T2 (de) | 1992-10-30 | 1993-11-01 | Steuerungsschaltung für eine Anzeigevorrichtung |
| EP93308692A EP0600609B1 (en) | 1992-10-30 | 1993-11-01 | A driving circuit for a display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4293528A JP2831518B2 (ja) | 1992-10-30 | 1992-10-30 | 表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06149178A true JPH06149178A (ja) | 1994-05-27 |
| JP2831518B2 JP2831518B2 (ja) | 1998-12-02 |
Family
ID=17795914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4293528A Expired - Lifetime JP2831518B2 (ja) | 1992-10-30 | 1992-10-30 | 表示装置の駆動回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5521611A (ja) |
| EP (1) | EP0600609B1 (ja) |
| JP (1) | JP2831518B2 (ja) |
| KR (1) | KR0123910B1 (ja) |
| DE (1) | DE69308998T2 (ja) |
| TW (1) | TW386625U (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69115414T2 (de) * | 1990-09-28 | 1996-06-13 | Sharp Kk | Steuerschaltung für ein Anzeigegerät |
| JP3277106B2 (ja) * | 1995-08-02 | 2002-04-22 | シャープ株式会社 | 表示装置の駆動装置 |
| US6144374A (en) * | 1997-05-15 | 2000-11-07 | Orion Electric Co., Ltd. | Apparatus for driving a flat panel display |
| JPH11242207A (ja) * | 1997-12-26 | 1999-09-07 | Sony Corp | 電圧発生回路、光学空間変調素子、画像表示装置並びに画素の駆動方法 |
| US6118439A (en) * | 1998-02-10 | 2000-09-12 | National Semiconductor Corporation | Low current voltage supply circuit for an LCD driver |
| WO1999065013A1 (en) * | 1998-06-10 | 1999-12-16 | Tyco Electronics Corporation | Method of driving a liquid crystal display |
| JP2000310968A (ja) * | 1999-02-23 | 2000-11-07 | Canon Inc | 画像表示装置および方法 |
| US6747626B2 (en) | 2000-11-30 | 2004-06-08 | Texas Instruments Incorporated | Dual mode thin film transistor liquid crystal display source driver circuit |
| US11302253B2 (en) | 2001-09-07 | 2022-04-12 | Joled Inc. | El display apparatus |
| CN1552050B (zh) | 2001-09-07 | 2010-10-06 | 松下电器产业株式会社 | El显示装置及其驱动方法 |
| JP3637911B2 (ja) * | 2002-04-24 | 2005-04-13 | セイコーエプソン株式会社 | 電子装置、電子機器、および電子装置の駆動方法 |
| CN1301499C (zh) * | 2002-11-29 | 2007-02-21 | 统宝光电股份有限公司 | 液晶显示面板驱动方法和驱动电路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3733435A (en) * | 1971-02-26 | 1973-05-15 | Zenith Radio Corp | Integral memory image display or information storage system |
| US4205903A (en) * | 1975-11-06 | 1980-06-03 | Sharp Kabushiki Kaisha | Writing/erasing technique for an electrochromic display cell |
| CH609468A5 (ja) * | 1976-05-24 | 1979-02-28 | Sharp Kk | |
| GB1513999A (en) * | 1976-12-22 | 1978-06-14 | Ibm | Electrochromic display device |
| GB2213304A (en) * | 1987-12-07 | 1989-08-09 | Philips Electronic Associated | Active matrix address display systems |
| NL8802436A (nl) * | 1988-10-05 | 1990-05-01 | Philips Electronics Nv | Werkwijze voor het besturen van een weergeefinrichting. |
| JPH0348284A (ja) * | 1989-07-17 | 1991-03-01 | Sharp Corp | マトリクス型液晶表示装置のための駆動回路 |
| US5111195A (en) * | 1989-01-31 | 1992-05-05 | Sharp Kabushiki Kaisha | Driving circuit for a matrix type display device |
| JP2951352B2 (ja) * | 1990-03-08 | 1999-09-20 | 株式会社日立製作所 | 多階調液晶表示装置 |
| JP2659473B2 (ja) * | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
| JP2719224B2 (ja) * | 1990-09-28 | 1998-02-25 | シャープ株式会社 | 表示装置の駆動回路 |
| JPH04136981A (ja) * | 1990-09-28 | 1992-05-11 | Sharp Corp | 表示装置の駆動回路 |
| DE69115414T2 (de) * | 1990-09-28 | 1996-06-13 | Sharp Kk | Steuerschaltung für ein Anzeigegerät |
| JP2761128B2 (ja) * | 1990-10-31 | 1998-06-04 | 富士通株式会社 | 液晶表示装置 |
| JPH04194896A (ja) * | 1990-11-28 | 1992-07-14 | Internatl Business Mach Corp <Ibm> | 階調表示方法及び装置 |
| SG63551A1 (en) * | 1992-05-07 | 1999-03-30 | Seiko Epson Corp | Liquid crystal display device having two metastable states and its driving method |
| JP2674484B2 (ja) | 1993-10-22 | 1997-11-12 | 松下電器産業株式会社 | アクティブマトリクス液晶表示装置 |
-
1992
- 1992-10-30 JP JP4293528A patent/JP2831518B2/ja not_active Expired - Lifetime
-
1993
- 1993-10-27 US US08/141,674 patent/US5521611A/en not_active Expired - Lifetime
- 1993-10-29 TW TW087207939U patent/TW386625U/zh not_active IP Right Cessation
- 1993-10-29 KR KR1019930023122A patent/KR0123910B1/ko not_active Expired - Fee Related
- 1993-11-01 DE DE69308998T patent/DE69308998T2/de not_active Expired - Lifetime
- 1993-11-01 EP EP93308692A patent/EP0600609B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009724A (ko) | 1994-05-24 |
| EP0600609A1 (en) | 1994-06-08 |
| DE69308998D1 (de) | 1997-04-24 |
| JP2831518B2 (ja) | 1998-12-02 |
| TW386625U (en) | 2000-04-01 |
| EP0600609B1 (en) | 1997-03-19 |
| DE69308998T2 (de) | 1997-09-11 |
| US5521611A (en) | 1996-05-28 |
| KR0123910B1 (ko) | 1998-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748444A (en) | LCD panel CMOS display circuit | |
| US20050200788A1 (en) | Active matrix display devices | |
| JP2002229525A (ja) | 液晶表示装置の信号線駆動回路及び信号線駆動方法 | |
| KR20020093797A (ko) | 액티브 매트릭스형 표시장치 및 이것을 이용한 휴대단말 | |
| JPH06175616A (ja) | 液晶駆動回路 | |
| JPH1130974A (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| JPH08263013A (ja) | 駆動回路 | |
| JPH10260664A (ja) | 液晶駆動回路とこれを用いた液晶装置 | |
| EP1847985B1 (en) | Digital to analog converter having integrated level shifter and method for using same to drive display device | |
| US7245283B2 (en) | LCD source driving circuit having reduced structure including multiplexing-latch circuits | |
| JP2831518B2 (ja) | 表示装置の駆動回路 | |
| US7084851B2 (en) | Display device having SRAM built in pixel | |
| JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
| JP2003255910A (ja) | 表示駆動回路及びこれを備えた表示パネル | |
| JP3883817B2 (ja) | 表示装置 | |
| US20040041801A1 (en) | Da converting circuit, display using the same, and mobile terminal having the display | |
| US6724362B2 (en) | Thin film transistor-liquid crystal display driver | |
| KR100468614B1 (ko) | 액정 표시 장치를 위한 저전력 컬럼 구동 방법 | |
| US7548227B2 (en) | Display apparatus, device for driving the display apparatus, and method of driving the display apparatus | |
| KR100480176B1 (ko) | 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법 | |
| JP2006208653A (ja) | 表示装置 | |
| US5642126A (en) | Driving circuit for driving a display apparatus and a method for the same | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JPH07325556A (ja) | 液晶表示装置の階調電圧生成回路 | |
| JP2965822B2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080925 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090925 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100925 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110925 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120925 Year of fee payment: 14 |