JPS5834457U - インタフエ−ス回路 - Google Patents
インタフエ−ス回路Info
- Publication number
- JPS5834457U JPS5834457U JP12900181U JP12900181U JPS5834457U JP S5834457 U JPS5834457 U JP S5834457U JP 12900181 U JP12900181 U JP 12900181U JP 12900181 U JP12900181 U JP 12900181U JP S5834457 U JPS5834457 U JP S5834457U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- interface circuit
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案を用いる通信システムの構成図、第２図
は第１図における機器のインタフェース回路の構成図、
第３図は本考案の実施例を示すドラ ゛イバの構成
図、第４図は本考案におけるインタフ−エース回路と通
信ラインの接続状態図、第５図は本考案の他の実施例を
示すドライバの構成図である。 ｌ：ＣＰＵ、 ２：記憶装置、３：キーボード、４：表
示装置、５：プリンタ、３１．３１’ ：ドライバ、
３２：レシーバ、３３：ディジタル論理回路、３１１
：ｔＥレベル検出器、３１２：バッファ・ドライバ、７
１，７２：終端抵抗器、６１〜６４：通信ライン、６２
１，６３１：信号ライン、ａ、 ｂ。 ｃ、（１：信号。
は第１図における機器のインタフェース回路の構成図、
第３図は本考案の実施例を示すドラ ゛イバの構成
図、第４図は本考案におけるインタフ−エース回路と通
信ラインの接続状態図、第５図は本考案の他の実施例を
示すドライバの構成図である。 ｌ：ＣＰＵ、 ２：記憶装置、３：キーボード、４：表
示装置、５：プリンタ、３１．３１’ ：ドライバ、
３２：レシーバ、３３：ディジタル論理回路、３１１
：ｔＥレベル検出器、３１２：バッファ・ドライバ、７
１，７２：終端抵抗器、６１〜６４：通信ライン、６２
１，６３１：信号ライン、ａ、 ｂ。 ｃ、（１：信号。
Claims (3)
- （１）ベースに入力信号が与えられ、エミッタが通信ラ
インに接続される第１のトランジスタを出力段とするド
ライバを備えたインタフェース回路において、コレクタ
が前記第１のトランジスタのベースに、エミッタが前記
第１のトランジスタのエミッタにそれぞれ接続される第
２のトランジスタ、および前記第１および第２のトラン
ジスタのエミッタ側の電圧レベルが異常に低下したとき
、前記第２のトランジスタをオンさせる第３の手段を有
することを特徴とす２インタフ工−ス回路。 - （２）前記第３の手段は、コレクタが、前記第２のトラ
ンジスタのベースに、エミッタが前記第１のトランジス
タのベースにそれぞれ接続され、前記第１のトランジス
タのベースがあらかじめ定められたレベル以下の電圧に
なるとオンになるトランジスタで構成され、前記第１の
トラン・ ジスタのベース電圧が上記レベル以下に
なると前記第２のトランジスタをオフにすることを特徴
とする実用新案登録請求の範囲第１項記載のインタフェ
ース回路。 - （３）前記第３の手段は、アノードが前記第２のトラン
ジスタのベースに、カソードが前記第１のトランジスタ
のベースに、それぞれ接続されたダイオードで構成され
、前記第１のトランジスタのベース電圧があらかじめ定
めたレベル以下になると前記第２のトランジスタをオフ
にすることを特徴とする実用新案登録請求の範囲第１項
記載のインタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12900181U JPS5834457U (ja) | 1981-08-31 | 1981-08-31 | インタフエ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12900181U JPS5834457U (ja) | 1981-08-31 | 1981-08-31 | インタフエ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5834457U true JPS5834457U (ja) | 1983-03-05 |
Family
ID=29922679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12900181U Pending JPS5834457U (ja) | 1981-08-31 | 1981-08-31 | インタフエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834457U (ja) |
-
1981
- 1981-08-31 JP JP12900181U patent/JPS5834457U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5834457U (ja) | インタフエ−ス回路 | |
| JPS5834433U (ja) | Ａｆｔ信号検出回路 | |
| JPS59128573U (ja) | 過電流検出回路 | |
| JPS5844602U (ja) | 故障モ−ド判別回路 | |
| JPS59126314U (ja) | 電源回路 | |
| JPS582018U (ja) | 電源回路 | |
| JPS5861531U (ja) | リミツタ− | |
| JPS5899939U (ja) | 半導体論理回路 | |
| JPS58144272U (ja) | しきい値弁別回路 | |
| JPS6066114U (ja) | リミツタ回路 | |
| JPS6064633U (ja) | スイツチ入力回路 | |
| JPS6117887U (ja) | 車載電子機器における負荷駆動回路の自己診断装置 | |
| JPS5939541U (ja) | 電源スイツチ回路 | |
| JPS5927628U (ja) | 自動掃引受信機 | |
| JPS60167467U (ja) | オ−トブラツク回路 | |
| JPS6019216U (ja) | ミユ−テイング回路 | |
| JPS5920731U (ja) | デイジタルｉｃ | |
| JPS6062124U (ja) | 定電圧回路 | |
| JPS6032819U (ja) | ミユ−テイング回路 | |
| JPS6110041U (ja) | シヨ−ト保護付負荷駆動回路 | |
| JPS59169144U (ja) | Ｅｃｌ回路の電源故障検出回路 | |
| JPS6077071U (ja) | レコ−ドプレ−ヤの演奏終了検出回路 | |
| JPS6072042U (ja) | 結合回路 | |
| JPS5871214U (ja) | ミユ−テイング信号発生回路 | |
| JPS60160034U (ja) | ラツチ回路 |