JPS5834793B2 - mobile phone - Google Patents

mobile phone

Info

Publication number
JPS5834793B2
JPS5834793B2 JP50102730A JP10273075A JPS5834793B2 JP S5834793 B2 JPS5834793 B2 JP S5834793B2 JP 50102730 A JP50102730 A JP 50102730A JP 10273075 A JP10273075 A JP 10273075A JP S5834793 B2 JPS5834793 B2 JP S5834793B2
Authority
JP
Japan
Prior art keywords
circuit
output
signal
input
enlarged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50102730A
Other languages
Japanese (ja)
Other versions
JPS5226872A (en
Inventor
史郎 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Daini Seikosha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daini Seikosha Co Ltd filed Critical Daini Seikosha Co Ltd
Priority to JP50102730A priority Critical patent/JPS5834793B2/en
Priority to CH964576A priority patent/CH625936B/en
Priority to US05/709,289 priority patent/US4079413A/en
Priority to GB31474/76A priority patent/GB1547598A/en
Publication of JPS5226872A publication Critical patent/JPS5226872A/en
Priority to HK406/82A priority patent/HK40682A/en
Publication of JPS5834793B2 publication Critical patent/JPS5834793B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G9/00Visual time or date indication means
    • G04G9/0064Visual time or date indication means in which functions not related to time can be displayed

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Electric Clocks (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Description

【発明の詳細な説明】 本発明は、携帯用電子時計に関し、更に詳細にはテレビ
ジョン映像信号と内蔵された時間計測装置による時刻や
時間を、選択的に表示できると共に、映像信号によって
得られる映像の一部を選択的に拡大して表示することが
でき、更に映像信号の全体の表示と同時に拡大表示する
位置を同−表示装置上に表示することができる携帯用電
子時計に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a portable electronic watch, and more particularly to a portable electronic watch that can selectively display the time and time using a television video signal and a built-in time measuring device, and can also display time and time using a television video signal and a built-in time measuring device. This invention relates to a portable electronic watch that is capable of selectively enlarging and displaying a portion of a video signal, and further displaying the enlarged display position on the display device at the same time as displaying the entire video signal. .

テレビジョン(以下、TVと略記する)放送によって送
像される映像を、腕時計の表示装置の如き小型の表示装
置で表示する場合、像が小さく、一般に見にくい場合が
多い。
When displaying images transmitted by television (hereinafter abbreviated as TV) on a small display device such as a wristwatch display device, the image is often small and generally difficult to see.

かかる場合には、部分を拡大してみれば画像中の情報を
正しく知ることができる。
In such a case, you can accurately understand the information in the image by enlarging the part.

例えば、受信した映像中には、本来の映像と同時に時刻
を表わす像が挿入される場合がある。
For example, an image representing the time may be inserted into the received video at the same time as the original video.

本発明は、かかる時刻を表わす像を表示装置に表示して
正確な時刻を知り得るようにでき、またそれによって内
蔵された時間計測装置の時刻修正を適宜行うことができ
る一方、所望する映像の一部分だけを表示装置全体に拡
大表示することができると共に、拡大表示される部分が
伺処であるかを容易に判断できるように拡大位置を通常
の映像画面中に表示させることができるようにした携帯
用電子時計を提供するものである。
According to the present invention, it is possible to display an image representing the time on a display device to know the accurate time, and thereby to adjust the time of the built-in time measuring device as appropriate. It is now possible to enlarge only a part of the screen to fill the entire display device, and also to display the enlarged position on the normal video screen so that it can be easily determined whether the enlarged part is a visit. The present invention provides a portable electronic watch.

すなわち、TV受信像は、一般に静止画像でなく、シた
がって特定部分を選択的に拡大表示をさせてはっきり見
たい場合には、拡大位置を短時間で選択する必要があっ
た。
That is, a TV received image is generally not a still image, and therefore, if a specific portion is to be selectively enlarged and displayed for clear viewing, it is necessary to select an enlargement position in a short time.

しかし、従来の携帯時計のTV画面選択拡大装置は、一
つの表示装置をもったものでは、拡大位置の選択結果を
知るには、実際に画面を拡大してみなければ知ることが
できず、よって特定の一個所だけを拡大できる装置にお
ける場合を除き、複数個所の選択拡大ができる装置にお
いては、使用者に拡大位置と拡大スイッチボタンの関係
を間違いなく暗記させるか、いちいち表示画面以外のと
ころをみて確認させるなどのわずられしさを伴い、その
ことが結果的に商品価値を下げる要因となっていた。
However, the conventional TV screen selection enlargement device for a portable watch has a single display device, so the selection result of the enlargement position cannot be known unless the screen is actually enlarged. Therefore, unless the device is capable of enlarging only one specific location, in the case of a device that can selectively enlarge multiple locations, the user must memorize the relationship between the magnification position and the magnification switch button, or each time the user is required to memorize the relationship between the magnification position and the magnification switch button. This involved the hassle of having to look at the product to confirm it, which ended up lowering the product's value.

本発明は、一つの表示装置を有する従来の上記携帯用電
子時計におけるかかる欠点を一掃するためになされたも
ので、使用者が自分の選択した拡大希望位置が望むもの
かどうかを、同一表示装置の画面上で、直ちに知ること
ができ、間違った場合には、すみやかに修正し、短時間
で選択拡大操作を行うことができ、しかも、拡大スイッ
チの位置を概略憶えさえすれば、いちいち表示画面以外
を見て確認しなくても、確実に拡大位置を選択できるも
のである。
The present invention has been made in order to eliminate such drawbacks in the conventional portable electronic watches that have a single display device. If you make a mistake, you can quickly correct it and enlarge the selection in a short time.Furthermore, if you roughly memorize the position of the enlargement switch, you can easily change the display screen each time. This allows you to reliably select the enlargement position without having to look outside the room to confirm.

以下、図示した実施例に基づきその詳細を説明する。The details will be explained below based on the illustrated embodiment.

第1図は、本発明に従う携帯用電子時計の一実施例を示
す外観図で、図中、符号1は内蔵されたTV信号受信部
による受信映像、並びに内蔵の時間計測装置による時刻
等を表示する表示装置2を透視することが可能なガラス
を備えた側である。
FIG. 1 is an external view showing an embodiment of a portable electronic watch according to the present invention. In the figure, reference numeral 1 indicates the received video by the built-in TV signal receiving section and the time etc. by the built-in time measuring device. This is the side provided with glass that allows the display device 2 to be seen through.

側1には、TVと時刻との表示選択を行うための表示選
択スイッチボタン3、時刻修正用スイッチボタン4、受
信周波数選択用スイッチボタン5、映像の一部分を拡大
するための画面拡大スイッチボタン6、映像画面の拡大
位置を選択するための拡大位置選択スイッチボタン7、
さらには、表示装置に液晶やPLZT等の非自発光表示
装置を用いた場合の夜間等の暗い時にも表示されるTV
映像信号や時刻等を見ることができるようにランプある
いは発光ダイオード等を点灯させるためのスイッチボタ
ン8がそれぞれ操作可能に設けられている。
On side 1, there are a display selection switch button 3 for selecting the TV and time display, a time adjustment switch button 4, a reception frequency selection switch button 5, and a screen enlargement switch button 6 for enlarging a part of the image. , an enlargement position selection switch button 7 for selecting the enlargement position of the video screen;
Furthermore, if a non-self-luminous display device such as a liquid crystal or PLZT is used for the display device, TVs that can be displayed even in dark times such as at night.
Switch buttons 8 are operable to turn on lamps, light emitting diodes, etc. so that video signals, time, etc. can be viewed.

第2図は、本発明に従う携帯用電子時計に使用される前
記表示装置2の具体例を示すもので、液晶層(図示せず
)をはさんで薄膜技術によって作られた行電極Xと列電
極Yとを設けた構造をなしている。
FIG. 2 shows a specific example of the display device 2 used in the portable electronic watch according to the present invention, in which row electrodes X and column electrodes are made by thin film technology with a liquid crystal layer (not shown) in between. It has a structure in which an electrode Y is provided.

本実施例では、行電極Xおよび列電極Yが各々100本
の電極X1〜X1oo、Y1〜Y□。
In this embodiment, the row electrodes X and the column electrodes Y each have 100 electrodes X1 to X1oo and Y1 to Y□.

oから構成されている。It is composed of o.

TVの画面は縦横比が3:4であるため電極X1〜X1
ooの各間隔に対する電極Y1〜Y、。
Since the TV screen has an aspect ratio of 3:4, electrodes X1 to X1
Electrodes Y1 to Y for each interval of oo.

0の各間隔を4/3倍に設定しである。かかる構成をな
した表示装置2の動作は、例えば電極X2と¥3との間
に必要な電圧を加えると、それ等が交差する部位におけ
る液晶層の透光度が無電界時と相違することにより、そ
の部位が表示動作するもので、電極X1〜X1oo、電
極¥1〜Y1ooに選’H”J lこ電圧を加えること
によって、像あるいは数字等の文字を表示することがで
きる。
Each interval of 0 is set to 4/3 times. The operation of the display device 2 having such a configuration is such that, for example, when a necessary voltage is applied between the electrodes X2 and X3, the transmittance of the liquid crystal layer at the portion where they intersect is different from that in the absence of an electric field. Accordingly, that part performs a display operation, and by applying a selected voltage to the electrodes X1 to X1oo and electrodes 1 to Y1oo, images or characters such as numbers can be displayed.

第3図は、本発明に従う携帯用電子時計の回路部分の一
具体例を示す図で、次にその詳細を説明する。
FIG. 3 is a diagram showing a specific example of the circuit portion of the portable electronic timepiece according to the present invention, the details of which will be explained next.

第3図において、符号9〜18は、TV映像信号を受信
する受信部を構成する回路群で、高周波増幅回路9と、
そこで増幅された信号を局部発振回路(図示せず)で発
振される周波数の信号と混合して、映像中間周波信号を
得る同波数変換回路10と、上記映像中間周波信号を増
幅する映像中間周波増幅回路11と、上記映像中間周波
増幅回路11からの出力を検波し、かつ増幅する映像検
波・増幅回路12と、上記映像検波・増幅回路12から
の出力から垂直同期信号と水平同期信号とを分離し増幅
する同期分離・増幅回路13と、上記同期分離・増幅回
路13からの出力信号を積分する積分回路14、並びに
微分する微分回路15と、積分回路14の出力を波形整
形し垂直同期信号パルス(以下、垂直パルスと略記する
)を得る波形整形回路16と、微分回路15の出力を波
形整形し、水平同期信号パルス(以下、水平パルスと略
記する)を得る波形整形回路17と、前記映像検波・増
幅回路12から出力される映像信号のレベルを予め定め
た基準レベルに対して比較し、映像信号を大別して白レ
ベルと黒レベルに分けて出力する比較回路18とから構
成されている。
In FIG. 3, reference numerals 9 to 18 indicate a group of circuits constituting a receiving section that receives TV video signals, including a high frequency amplification circuit 9,
A same wave number conversion circuit 10 mixes the amplified signal with a signal of a frequency oscillated by a local oscillation circuit (not shown) to obtain a video intermediate frequency signal, and a video intermediate frequency converter circuit 10 that obtains a video intermediate frequency signal; an amplifier circuit 11; a video detection/amplification circuit 12 that detects and amplifies the output from the video intermediate frequency amplification circuit 11; and a vertical synchronization signal and a horizontal synchronization signal from the output from the video detection/amplification circuit 12. A synchronous separation/amplification circuit 13 that separates and amplifies the signal, an integration circuit 14 that integrates the output signal from the synchronous separation/amplification circuit 13, a differentiation circuit 15 that differentiates the output signal, and a vertical synchronous signal that shapes the output of the integration circuit 14. a waveform shaping circuit 16 for obtaining pulses (hereinafter abbreviated as vertical pulses); a waveform shaping circuit 17 for waveform shaping the output of the differentiating circuit 15 to obtain horizontal synchronizing signal pulses (hereinafter abbreviated as horizontal pulses); It is composed of a comparison circuit 18 that compares the level of the video signal output from the video detection/amplification circuit 12 with a predetermined reference level, and roughly divides the video signal into white level and black level and outputs them. .

かかる受信部の動作は、周知のTV受像機の動作から容
易に理解され得るものであるが、本発明をより良く理解
するためにその説明を行う。
Although the operation of such a receiving section can be easily understood from the operation of a well-known TV receiver, it will be explained in order to better understand the present invention.

走査線525本、フレーム周波数30Hz(飛越走査に
よりフィールド周波数60Hz)を標準としている我が
国のTV放映信号を例にとると、周期16.66m5で
波形整形回路16から垂直パルスが出力され、同期63
.5μsで波形整形回路17から水平パルスが出力され
る。
Taking as an example a TV broadcast signal in Japan, which has 525 scanning lines and a frame frequency of 30 Hz (field frequency of 60 Hz due to interlaced scanning) as a standard, vertical pulses are output from the waveform shaping circuit 16 at a period of 16.66 m5, and the synchronization rate is 63 m.
.. A horizontal pulse is output from the waveform shaping circuit 17 in 5 μs.

また、映像信号は水平帰線期間を16咎とすると走査線
1本に対して有効期間53.3μsの期間、比較回路1
8に入力される。
Furthermore, assuming that the horizontal retrace period is 16, the video signal has a valid period of 53.3 μs for one scanning line, and the comparison circuit 1
8 is input.

映像信号は負変調されているため、TV画面で白く見え
る白レベルより黒く見える黒レベルの方が大きい振幅で
ある。
Since the video signal is negatively modulated, the black level, which appears black, has a larger amplitude than the white level, which appears white on the TV screen.

比較回路18では、かかる映像信号から、例えばTV画
面で白く見える時刻表示等の信号を他の信号から抽出し
、前述した表示装置2によって他の信号と判別がつくよ
うに表示するために、白レベルよりわずかに高い比較基
準電圧で映像信号のレベルを比較し、黒レベルに対して
は論理「0」、白レベルに対しては論理「1」の信号を
出力する。
The comparison circuit 18 extracts a signal such as a time display that appears white on a TV screen from other signals from the video signal, and displays it on the display device 2 described above so that it can be distinguished from other signals. The level of the video signal is compared with a comparison reference voltage slightly higher than the level, and a logic "0" signal is output for the black level, and a logic "1" signal is output for the white level.

符号19〜47は、TV信号によって得られる映像の全
体と一部とを選択的に表示装置2に表示させるための回
路で、以下にその説明を行う。
Reference numerals 19 to 47 are circuits for selectively displaying the whole or a part of the video obtained by the TV signal on the display device 2, and will be explained below.

符号S11は、第1図に示された画面拡大スイッチボタ
ン6によって切換操作される接点11a。
Reference numeral S11 denotes a contact 11a which is operated by the screen enlargement switch button 6 shown in FIG.

1 l b + 11 cを有するスイッチで、このス
イッチS11は後述するスイッチS1□l S13 j
S14と連動している。
1 l b + 11 c, and this switch S11 is a switch S1□l S13 j described later.
It is linked with S14.

符号19は、前記波形整形回路17から出力される水平
パルスが上記スイッチSllを介して入力端子Cに入力
され、波形整形回路16からの垂直パルスがリセット端
子Rに入力される263進のリングカウンタで、このリ
ングカウンタ19は水平パルスが入力される度に出力端
子a1〜a263から順次論理「1」の信号を出力し、
垂直パルスによってリセットされ、全出力が論理rOJ
となり垂直パルスが入力されなくなった後、水平パルス
によって上記の動作を繰り返す。
Reference numeral 19 denotes a 263-base ring counter to which the horizontal pulse output from the waveform shaping circuit 17 is input to the input terminal C via the switch Sll, and the vertical pulse from the waveform shaping circuit 16 is input to the reset terminal R. This ring counter 19 sequentially outputs logic "1" signals from output terminals a1 to a263 every time a horizontal pulse is input,
Reset by vertical pulse, all outputs are logic rOJ
After the vertical pulse is no longer input, the above operation is repeated using the horizontal pulse.

リングカウンタ19の出力端子a1 t S75 s
S150は各々、第1図に示された拡大位置選択スイッ
チボタン7を右回引(操作することで切換操作されるス
イッチS2の3接点2a、2b、2cに接続され、スイ
ッチS2によって選択された出力端子からの信号はフリ
ップフロップ回路(以下、FFと略記する)22の入力
端子Tに供給される。
Output terminal a1 t S75 s of ring counter 19
Each of S150 is connected to three contacts 2a, 2b, and 2c of switch S2, which are switched by operating the enlarged position selection switch button 7 shown in FIG. A signal from the output terminal is supplied to an input terminal T of a flip-flop circuit (hereinafter abbreviated as FF) 22.

FF22の出力は、ゲート回路20の制御端子Gに供給
されると共に、AND回路23の一方の入力端子に入力
される。
The output of the FF 22 is supplied to the control terminal G of the gate circuit 20 and is also input to one input terminal of the AND circuit 23 .

ゲート回路20は、前記波形整形回路17からスイッチ
Sllを介して入力される水平パルスをFF22の出力
が、論理「1」の期間だけ、100進のリングカウンタ
21に通過させる。
The gate circuit 20 allows the horizontal pulse inputted from the waveform shaping circuit 17 via the switch Sll to pass through the decimal ring counter 21 only during the period when the output of the FF 22 is logic "1".

リングカウンタ21のリセット端子Rには垂直パルスが
入力され、このリングカウンタ21の出力端子a 10
0からは、ゲート回路20を介して入力される水平パル
スが100個に達すると、論理「1」の信号が出力され
、この出力される信号は前記F、F 22のリセット端
子Rに供給される。
A vertical pulse is input to the reset terminal R of the ring counter 21, and the output terminal a10 of this ring counter 21
0, when the number of horizontal pulses input through the gate circuit 20 reaches 100, a logic "1" signal is output, and this output signal is supplied to the reset terminal R of the F and F 22. Ru.

一方、AND回路23の他方の入力端子には、スイッチ
Sitを介して水平パルスが入力される。
On the other hand, a horizontal pulse is input to the other input terminal of the AND circuit 23 via the switch Sit.

従って、AND回路23からは、例えばスイッチS2が
接点2bに投入されたとすると、垂直パルスが解除され
てから76個目の水平パルスが初めて出力され、以下1
7575個目の水平パルスが出力される。
Therefore, for example, if the switch S2 is turned on to the contact 2b, the AND circuit 23 outputs the 76th horizontal pulse for the first time after the vertical pulse is released, and the following 1.
The 7575th horizontal pulse is output.

以上の説明符号19〜23は、拡大表示、および拡大位
置表示回路の一部を構成する拡大画面の垂直位置を決定
するための回路で、スイッチS2は垂直位置を選択する
ためのものである。
The above explanation numerals 19 to 23 are circuits for determining the vertical position of the enlarged screen forming part of the enlarged display and enlarged position display circuit, and the switch S2 is for selecting the vertical position.

符号24は、3接点12a 、 12b 、 12cを
有するスイッチS1□を介して水平パルスが入力端子C
に入力され、垂直パルスがリセット端子Rに入力される
5進のリングカウンタで、水平パルスが入力される度に
出力端子a0〜a5から順次、論理「1」の信号を出力
し、垂直パルスによってリセットされ、再び上記動作を
繰り返す。
Reference numeral 24 indicates that the horizontal pulse is input to the input terminal C via the switch S1□ having three contacts 12a, 12b, and 12c.
This is a 5-ary ring counter in which the vertical pulse is input to the reset terminal R. Every time a horizontal pulse is input, a logic "1" signal is output from the output terminals a0 to a5 in sequence, and the vertical pulse is input to the reset terminal R. It is reset and the above operation is repeated again.

このリングカウンタ24は、映像信号によって得られる
映像画面全体を表示するためのものである。
This ring counter 24 is for displaying the entire video screen obtained by the video signal.

符号25は、前記AND回路23から出力される水平パ
ルスが入力端子Cに入力され、垂直パルスがリセット端
子Rに入力される拡大表示および拡大位置表示回路を構
成する2進のリングカウンタで水平パルスが入力される
度に出力端子a1゜a2から交互に論理「1」の信号を
出力し、垂直パルスによってリセットされ、再び上記動
作を繰り返す。
Reference numeral 25 is a binary ring counter that constitutes an enlarged display and enlarged position display circuit, in which the horizontal pulse output from the AND circuit 23 is input to the input terminal C, and the vertical pulse is input to the reset terminal R. Each time a signal is input, a logic "1" signal is alternately output from the output terminals a1 and a2, and the signal is reset by a vertical pulse, and the above operation is repeated again.

符号26は、発振回路で、前記有効走査時間の53.3
μsの間に少なくとも表示装置2の列電極Yの電極数に
応じた100個のパズルを発生すると共に、映像の一部
分を拡大表示する場合の拡大率に応じた数のパルスを発
生する。
Reference numeral 26 denotes an oscillation circuit, which is 53.3 of the effective scanning time.
At least 100 puzzles corresponding to the number of column electrodes Y of the display device 2 are generated during μs, and a number of pulses corresponding to the enlargement ratio when displaying a part of the image in enlargement are generated.

本実施例では画面拡大率が6.25倍であるため、発振
回路26の発振周波数は、通常表示時用の1.87 M
Hz’と、拡大表示時用の4.67 MHz である。
In this embodiment, the screen enlargement ratio is 6.25 times, so the oscillation frequency of the oscillation circuit 26 is 1.87 M for normal display.
Hz' and 4.67 MHz for enlarged display.

上記発振回路26から出力される2つの周波数の出力信
号は、3接点14a、14b、14cを有するスイッチ
14によって映像画面の通常表示時および拡大位置表示
時には1.87 MHz の信号が、また拡大表示時に
は4.67 MHzの信号が、ゲート回路41に供給さ
れる。
The output signals of two frequencies outputted from the oscillation circuit 26 are changed to a 1.87 MHz signal when the video screen is displayed normally and when the image is displayed in an enlarged position, and a signal of 1.87 MHz when the image screen is displayed in an enlarged position by a switch 14 having three contacts 14a, 14b, and 14c. Sometimes a 4.67 MHz signal is supplied to the gate circuit 41.

一方、4.67MHzの信号は300進のリングカウン
タ27および118進のリングカウンタ28に直接供給
される。
On the other hand, the 4.67 MHz signal is directly supplied to the 300-decimal ring counter 27 and the 118-decimal ring counter 28 .

リングカウンタ27は上記4.67 MHzの信号が入
力される度に出力端子a1〜a3ooから順次論理「1
」の信号を出力し、出力端子a1.a8゜。
The ring counter 27 sequentially outputs logic "1" from the output terminals a1 to a3oo every time the 4.67 MHz signal is input.
” and outputs a signal from output terminal a1. a8°.

a1□6からの出力は、第1図に示された拡大位置選択
スイッチボタン7を左回りに操作することで切換操作さ
れる3接点3a、3b、3cを有したスイッチS3を介
してFF29の入力端子Tに供給される。
The output from a1□6 is sent to the FF 29 via a switch S3 having three contacts 3a, 3b, and 3c, which are switched by operating the enlarged position selection switch button 7 shown in FIG. 1 counterclockwise. It is supplied to input terminal T.

FF29の出力はインバータ30を介してリングカウン
タ28のリセット端子Rに入力されると共に、一方の入
力端子にリングカウンタ25の出力端子a1からの出力
が入力される2人力のAND回路31の他方の入力端子
に人力される。
The output of the FF 29 is inputted to the reset terminal R of the ring counter 28 via the inverter 30, and is also input to the other input terminal of a two-person AND circuit 31, to which the output from the output terminal a1 of the ring counter 25 is inputted. Manual input is applied to the input terminal.

リングカウンタ28はリセット端子Rに入力される信号
が論理「0」になった時点から4.67MHzの信号を
計数し、118個計数すると、出力端子a118から論
理「1」の信号を出力し、FF29のリセット端子Rに
供給する。
The ring counter 28 counts 4.67 MHz signals from the time when the signal input to the reset terminal R becomes logic "0", and when it counts 118, outputs a logic "1" signal from the output terminal a118, Supplied to reset terminal R of FF29.

なおリングカウンタ27のリセット端子Rにはリングカ
ウンタ25の出力端子a2からの出力が供給される。
Note that the reset terminal R of the ring counter 27 is supplied with the output from the output terminal a2 of the ring counter 25.

以上の符号25〜30で示された回路は拡大表示および
拡大位置表示回路の一部を構成する拡大画面の水平位置
を決定するための回路で、スイッチS3はその水平位置
を選択するためのものである。
The circuits indicated by numerals 25 to 30 above are circuits for determining the horizontal position of the enlarged screen forming part of the enlarged display and enlarged position display circuit, and the switch S3 is for selecting the horizontal position. It is.

符号S13は3接点13a、13b、13cを有するス
イッチで、接点13a 、 13bは接地され、13c
には電源電圧VDD等の高電位電圧が印加されている。
Symbol S13 is a switch having three contacts 13a, 13b, and 13c, contacts 13a and 13b are grounded, and 13c is grounded.
A high potential voltage such as power supply voltage VDD is applied to.

このスイッチS13によって得られる信号は、インバー
タ32を介してAND回路33の一方の入力端子に入力
されると共に、AND回路34およびAND回路35の
一方の入力端子に直接入力される。
The signal obtained by this switch S13 is inputted to one input terminal of an AND circuit 33 via an inverter 32, and is also directly inputted to one input terminal of an AND circuit 34 and an AND circuit 35.

AND回路33の他方の入力端子には、AND回路31
の出力が入力され、AND回路33の出力は、一方の入
力端子に前記比較回路から出力される映像信号が入力さ
れる3σR回路36の他方の入力端子に入力される。
The other input terminal of the AND circuit 33 is connected to the AND circuit 31.
The output of the AND circuit 33 is input to the other input terminal of a 3σR circuit 36, one input terminal of which receives the video signal output from the comparison circuit.

AND回路34の他方の入力端子には前記リングカウン
タ25の出力端子a2からの信号が入力され、この出力
は、一方の入力端子にリングカウンタ24の出力端子a
5からの出力が供給されるOR回路37の他方の入力端
子に入力される。
The signal from the output terminal a2 of the ring counter 25 is input to the other input terminal of the AND circuit 34, and the signal from the output terminal a2 of the ring counter 24 is input to one input terminal.
The output from 5 is input to the other input terminal of the OR circuit 37.

OR回路37の出力はインバータ38を介して120進
のシフトレジスタ42のリセット端子Rに供給される。
The output of the OR circuit 37 is supplied to the reset terminal R of the 120-decimal shift register 42 via the inverter 38.

OR回路39にはリングカウンタ24の出力端子a4か
らの出力とAND回路34からの出力とが入力され、こ
の出力は、100ビツトのメモリー43のクロックとし
て供給される。
The output from the output terminal a4 of the ring counter 24 and the output from the AND circuit 34 are input to the OR circuit 39, and this output is supplied as a clock to the 100-bit memory 43.

一方、ゲート回路41の制御端子Gには、リングカウン
タ24の出力端子a2からの出力とAND回路35から
の出力とが入力されるOR回路40の出力が供給され、
ゲート回路41は、制御端子Gが論理「1」になってい
る期間だけ発信回路26からの信号を120進のシフト
レジスタ42のクロック端子CLに通過させる。
On the other hand, the control terminal G of the gate circuit 41 is supplied with the output of an OR circuit 40 into which the output from the output terminal a2 of the ring counter 24 and the output from the AND circuit 35 are input.
The gate circuit 41 allows the signal from the oscillation circuit 26 to pass through the clock terminal CL of the 120-decimal shift register 42 only during the period when the control terminal G is at logic "1".

上記説明符号32〜41は通常表示、拡大表示、拡大位
置表示時のいずれの場合にも駆動される回路である。
The explanatory symbols 32 to 41 are circuits that are driven in any case of normal display, enlarged display, and enlarged position display.

シフトレジスタ42のデータ入力端子りには、前記OR
回路36からの出力が供給され、クロックパルスにサン
プリングされて順次シフトレジスタ42にセットされる
The data input terminal of the shift register 42 has the above-mentioned OR
The output from the circuit 36 is supplied, sampled by clock pulses, and sequentially set in the shift register 42.

セットされた信号は、入力されるリセット信号によって
クリヤされる。
The set signal is cleared by the input reset signal.

なお、クリヤされるタイミングはリセット端子Rに入力
される信号の立上り時である。
Note that the timing at which the signal is cleared is at the rising edge of the signal input to the reset terminal R.

シフトレジスタ42の120個のレジスタにセットされ
た信号中、帰線信号がセットされる20個のレジスタを
除く100個のレジスタリセットされた映像信号は、出
力端子Qから100ビツトのメモリー43のデータ入力
端子りに入力され、メモリー43ではOR回路39を介
して入力されるクロックが論理「O」から「1」に変化
するタイミングで、シフトレジスタ42の内容が記憶さ
れ、かつ出力保持される。
Among the signals set in the 120 registers of the shift register 42, 100 registers excluding the 20 registers where the retrace signal is set.The reset video signal is transferred from the output terminal Q to the 100-bit data in the memory 43. The contents of the shift register 42 are stored and output is held at the timing when the clock input to the input terminal and input through the OR circuit 39 changes from logic "O" to "1" in the memory 43.

この出力保持される信号は、スイッチ回路44を介して
表示装置2の列電極Yを駆動する列駆動回路45に入力
され、所定の電圧に変換された信号は列電極Yの電極¥
1〜Y1ooに供給される。
This output-held signal is input to the column drive circuit 45 that drives the column electrodes Y of the display device 2 via the switch circuit 44, and the signal converted to a predetermined voltage is applied to the electrodes of the column electrodes Y.
1 to Y1oo.

符号84□〜S43は、第1図に示された表示選択スイ
ッチボタン3によって切換操作されるスイッチで、図示
の状態はTV信号を表示する切換状態を表わしたもので
ある。
Reference numerals 84□ to S43 are switches operated by the display selection switch button 3 shown in FIG. 1, and the illustrated state represents a switching state in which a TV signal is displayed.

符号46は、表示装置2の行電極Xを駆動する所定の電
圧を発生する行駆動回路で、発生される電圧はリングカ
ウンタ47に入力される。
A row drive circuit 46 generates a predetermined voltage for driving the row electrodes X of the display device 2, and the generated voltage is input to the ring counter 47.

スイッチS48を介して前記OR回路39から出力され
る信号がクロックパルスとしてクロック端子CLに入力
されるリングカウンタ47は、50進の第1カウンタと
、50進の第2カウンタとを2個備えた構造をなし、ま
ず第1カウンタがクロック端子CLに入力されるクロッ
クパルスを計数し、リセット端子Rにリセット信号が入
力されると、第1カウンタの内容Qi IJ上セツトれ
ると共に、次に第2カウンタが上記クロックパルスを計
数し、再びリセット信号が入力されると第2カウンタの
内容がリセットされると共に、第1カウンタがクロック
パルスを計数する。
The ring counter 47, in which the signal outputted from the OR circuit 39 via the switch S48 is input as a clock pulse to the clock terminal CL, includes two 50-decimal first counters and a 50-decimal second counter. First, the first counter counts the clock pulses input to the clock terminal CL, and when a reset signal is input to the reset terminal R, the contents of the first counter are set to Qi and IJ, and then the second counter counts the clock pulses input to the clock terminal CL. The counter counts the clock pulses, and when the reset signal is input again, the contents of the second counter are reset, and the first counter counts the clock pulses.

リングカウンタ47の第1カウンクの出力は、表示装置
2の行電極Xの奇数番の電極X、 、 X3゜X6.・
・・Xo、に入力され、第2カウンタの出力は、偶数番
の電極X2.X4.X6・・・X1ooに入力される。
The output of the first count of the ring counter 47 corresponds to the odd-numbered electrodes X, , X3°X6, of the row electrodes X of the display device 2.・
...Xo, and the output of the second counter is input to the even numbered electrodes X4. Input to X6...X1oo.

なお、リングカウンタ47から出力される電圧は、行駆
動回路46から発生される電圧に相当するものである。
Note that the voltage output from the ring counter 47 corresponds to the voltage generated from the row drive circuit 46.

TV信号の表示時には、垂直パルスがスイッチS4□を
介してリングカウンタ47のリセット端子Rに入力され
る。
When displaying a TV signal, a vertical pulse is input to the reset terminal R of the ring counter 47 via the switch S4□.

以上が、TV信号によって得られる映像表示のための回
路であるが、次に符号48〜54で示す内蔵された時間
計測装置の時刻を表示するための回路について説明する
The above is a circuit for displaying an image obtained by a TV signal. Next, a description will be given of a circuit for displaying the time of the built-in time measuring device indicated by reference numerals 48 to 54.

符号48は、例えば32.768 KHz の信号を発
振する水晶振動子等を用いた発振回路で、その発振周波
数は15段の1/2分周を行う分局段からなる分周回路
49によってIHzの時間計測の基準となるパルスに分
周される。
Reference numeral 48 is an oscillation circuit using a crystal oscillator or the like that oscillates a signal of, for example, 32.768 KHz, and the oscillation frequency is divided into IHz by a frequency divider circuit 49 consisting of a division stage that performs 1/2 frequency division in 15 stages. The frequency is divided into pulses that serve as the reference for time measurement.

分周回路49から出力されるパルスは、秒に対応する6
0進分に対応する60進、時に対応する12進もしくは
24進の各カウンタを備えたカウンタ50によって計数
される。
The pulse output from the frequency dividing circuit 49 is 6 seconds corresponding to seconds.
Counting is carried out by a counter 50 that includes a sexagesimal counter corresponding to a 0-decimal number, and a decimal or 24-decimal counter corresponding to an hour.

カウンタ50の計数内容は、前記表示装置2によって表
示するのに適合したコードにコード変換回路51によっ
て変換される。
The counted contents of the counter 50 are converted by a code conversion circuit 51 into a code suitable for display on the display device 2.

符号52は、前記発振回路48から出力される信号を、
3KHz の信号に分周する可変分周回路で、その出力
は、前記スイッチ843を介してリングカウンタ47の
クロック端子に人力されると共に、前記コード変換回路
51の出力をシリアル信号に変換するシリアル変換回路
53のクロック端子CLに入力される。
Reference numeral 52 indicates a signal output from the oscillation circuit 48,
It is a variable frequency divider circuit that divides the frequency into a 3KHz signal, and its output is input to the clock terminal of the ring counter 47 via the switch 843, and a serial converter that converts the output of the code conversion circuit 51 into a serial signal. It is input to the clock terminal CL of the circuit 53.

シリアル変換回路53はクロック端子CLに入力される
クロックに同期してコード変換回路51の出力をシリア
ル信号に変換する。
The serial conversion circuit 53 converts the output of the code conversion circuit 51 into a serial signal in synchronization with the clock input to the clock terminal CL.

シリアル変換回路53には、表示装置2の列電極Yに対
応した100個のパラレル出力端子があり、それ等から
出力される各シリアル信号は、スイッチ541(一端に
電源電圧VDDが印加される端子に接続される)が図示
の状態とは反対に切換えられている場合には、スイッチ
回路44を介して列1駆動回路45に入力される。
The serial conversion circuit 53 has 100 parallel output terminals corresponding to the column electrodes Y of the display device 2, and each serial signal outputted from these terminals is connected to a switch 541 (a terminal to which the power supply voltage VDD is applied to one end). is input to the column 1 drive circuit 45 via the switch circuit 44 if the signal (connected to 1) is switched opposite to the state shown.

符号54は、上記可変分周回路52から出力されるパル
スを50個計数する度に出力パルスを発生する端子Q5
0と、100個計数する度に出力パルスを発生する端子
Q1o oとを備えたカウンタで、端子Q5oからの出
力パルスはスイッチS42を介してリングカウンタ47
のリセット端子Hに入力され、端子Q100からの出力
は、シリアル変換回路53の制御端子Cに入力される。
Reference numeral 54 denotes a terminal Q5 that generates an output pulse every time 50 pulses output from the variable frequency dividing circuit 52 are counted.
0 and a terminal Q1o which generates an output pulse every time it counts 100 pieces.The output pulse from the terminal Q5o is sent to the ring counter 47 via the switch S42.
The output from the terminal Q100 is input to the control terminal C of the serial conversion circuit 53.

すなわちシリアル変換回路53では制御端子にパルスが
入力されることによってコード変換回路51の出力のシ
リアル化を開始し、常に行電極X1.X3・・・Xo、
That is, the serial conversion circuit 53 starts serializing the output of the code conversion circuit 51 by inputting a pulse to the control terminal, and always connects the row electrodes X1. X3...Xo,
.

X2.X4・・・X1ooの順次駆動と、それ等に対応
するシリアル信号との同期化が実行される。
X2. The sequential driving of X4...X1oo and the synchronization with the corresponding serial signals are performed.

かかる構成をなした携帯用電子時計の動作を次に説明す
る。
The operation of the portable electronic timepiece having such a configuration will be explained next.

まず、スイッチ811〜S14およびスイッチ84□〜
S43を図示の状態に切換え、表示装置2にTV映像信
号を全体(通常)表示する場合の動作は次の通りである
First, switches 811 to S14 and switches 84□ to
The operation when switching S43 to the illustrated state and displaying the entire TV video signal (normally) on the display device 2 is as follows.

前述したように飛越走査を行う我が国の標準TV信号の
合成映像信号に含まれる垂直同期信号は周期が16.6
6m5で、その間に1回のフィールド走査がなされ、2
回のフィールド走査によって1枚のフレーム走査が完了
する。
As mentioned above, the vertical synchronization signal included in the composite video signal of Japan's standard TV signal that uses interlaced scanning has a period of 16.6.
6 m5, during which one field scan was made, and 2
Scanning one frame is completed by scanning the field twice.

一方、水平同期信号は63.5μsの周期で繰り返えさ
れ1フイ一ルド間に262.5.1フレ一ム間に525
個送り出される。
On the other hand, the horizontal synchronizing signal is repeated at a period of 63.5 μs, and there are 262 signals per field and 525 signals per frame.
pieces are sent out.

積分回路14の出力は垂直同期信号および等化パルスに
関連したものであるが、波形整形回路16から出力され
る垂直パルスの幅が垂直帰線期間と等しくなるように波
形整形回路16を設計しておく。
The output of the integrating circuit 14 is related to the vertical synchronizing signal and equalization pulse, and the waveform shaping circuit 16 is designed so that the width of the vertical pulse output from the waveform shaping circuit 16 is equal to the vertical blanking period. I'll keep it.

この垂直帰線期間は、周知のように水平同期信号が16
個含まれる長さである。
As is well known, during this vertical retrace period, the horizontal synchronizing signal is
The length includes

5進のリングカウンタ24には1回目のフィールド走査
期間に、スイッチS1□を介して263個の水平パルス
が入力され、また2回目のフィールド走査期間には、2
62個の水平パルスが入力されることになるが、リセッ
ト端子Rに垂直パルスが入力されるため、実際にリング
カウンタ24で計数される水平パルスは、1回目のフィ
ールド走査では247個、2回目は、246個となる。
During the first field scanning period, 263 horizontal pulses are input to the 5-ary ring counter 24 via the switch S1□, and during the second field scanning period, 263 horizontal pulses are inputted to the quinary ring counter 24.
62 horizontal pulses will be input, but since a vertical pulse is input to the reset terminal R, the number of horizontal pulses actually counted by the ring counter 24 is 247 in the first field scan and 247 in the second field scan. becomes 246 pieces.

垂直パルスが無くなり、リセットが解除された後の動作
を第4図を参照して考えると、Aで表わす水平パルスが
リングカウンタ24に入力されることにより各出力端子
a1〜a、からは63.5μsの期間ずつ順次、論理「
1」の信号が出力され、例えば出力端子a2からはBで
表わすように、2個目の水平パルス、7個目の水平パル
スが入力される度に出力が発生される。
Considering the operation after the vertical pulse disappears and the reset is released with reference to FIG. 4, when the horizontal pulse represented by A is input to the ring counter 24, 63. The logic "
For example, from the output terminal a2, as shown by B, an output is generated every time the second horizontal pulse and the seventh horizontal pulse are input.

今、2個目の水平パルスが入力され、出力端子a2が論
理「1」になると、ゲート回路41は、発振回路26で
発生さレル1.87 MHzのクロックパルスを、シフ
トレジスタ42に通過させる。
Now, when the second horizontal pulse is input and the output terminal a2 becomes logic "1", the gate circuit 41 passes the 1.87 MHz clock pulse generated by the oscillation circuit 26 to the shift register 42. .

ゲート回路41が開かれている期間63.5μsである
ため、この間に120進のシフトレジスタ42には11
8個のクロックパルスが入力され、このクロックパルス
にサンプリングされて比較回路18から出力される映像
信号がセットされる。
Since the period during which the gate circuit 41 is open is 63.5 μs, 11 is stored in the 120-decimal shift register 42 during this period.
Eight clock pulses are input, and a video signal sampled by the clock pulses and output from the comparator circuit 18 is set.

走査線の有効走査期間は53.3μsであるため、シフ
トレジスタ42にセットされる映像信号の有効成分は、
■18番目から199回目ある。
Since the effective scanning period of the scanning line is 53.3 μs, the effective component of the video signal set in the shift register 42 is:
■There are 199th to 18th.

飛越走査であり、しかも垂直パルス発生後の2個目の水
平パルスは実際上、3本目の走査線に対応したものであ
るため、シフトレジスタ42には3本目の走査線に含ま
れる映像信号が記憶される。
Since this is interlaced scanning and the second horizontal pulse after the vertical pulse actually corresponds to the third scanning line, the shift register 42 contains the video signal included in the third scanning line. be remembered.

4個目の水平パルスが出力され、リングカウンタ24の
出力端子a4が論理「1」に変化するタイミングでシフ
トレジスタ42の118番目から199回目位置に記憶
された内容は、メモリー43に記憶される。
The contents stored in the 118th to 199th positions of the shift register 42 are stored in the memory 43 at the timing when the fourth horizontal pulse is output and the output terminal a4 of the ring counter 24 changes to logic "1". .

また出力端子a4の出力がリングカウンタ47に入力さ
れることによって行駆動回路46から発せられる所定の
電圧が表示装置2の行電極Xの電極X1に印加される。
Further, by inputting the output of the output terminal a4 to the ring counter 47, a predetermined voltage generated from the row drive circuit 46 is applied to the electrode X1 of the row electrode X of the display device 2.

上記メモリー43は記憶と同時にその内容を出力端子Q
から出力し、それがスイッチ回路44を介して列駆動回
路45に入力されることによって表示装置2の列電極Y
の各電極¥1〜Y、。
The memory 43 stores its contents and outputs its contents to the terminal Q.
The output from the column electrode Y of the display device 2 is inputted to the column drive circuit 45 via the switch circuit 44.
Each electrode from ¥1 to Y.

0には、3本目の走査線に含まれる映像信号の比較回路
18によって2分されたレベルに対応した駆動電圧が各
々印加される。
0, drive voltages corresponding to the levels divided into two by the comparison circuit 18 of the video signal included in the third scanning line are applied.

従って電極X1に交差する電極¥1〜Y1ooには比較
回路18から出力される映像信号に応じた表示がなされ
る。
Therefore, a display corresponding to the video signal output from the comparator circuit 18 is made on the electrodes \1 to Y1oo that intersect with the electrode X1.

5個目の水平パルスがリングカウンタ24に入力され、
出力端子a、が論理「l」になると、それがOR回路3
7およびインバータ38を介してシフトレジスタ42の
リセット端子Rに入力されることで、シフトレジスタ4
2はリセットされる。
The fifth horizontal pulse is input to the ring counter 24,
When the output terminal a becomes logic “L”, it is output to the OR circuit 3.
7 and the inverter 38 to the reset terminal R of the shift register 42.
2 is reset.

しかし、この間においてもメモリー43には前記映像信
号が記憶保持されている。
However, even during this time, the video signal is stored and held in the memory 43.

第4図のCは、シフトレジスタ42の動作状態を、また
Dはメモリー43の動作状態を表わすものである。
C in FIG. 4 represents the operating state of the shift register 42, and D represents the operating state of the memory 43.

なお、■3.■13はそれぞれ3本目、133回目走査
線に含まれる映像信号を意味する。
In addition, ■3. (2) 13 means the video signals included in the third and 133rd scanning lines, respectively.

1回目のフィールド走査期間には、前述したように有効
な水平パルスが247個出力されるためリングカウンタ
24の出力端子a4からは49個のパルスが出力され、
それが詳細について前述したリングカウンタ47に入力
されることによって1回目のフィールド走査期間に表示
装置2の行電極Xは奇数番の電極X0.X3・・・X、
7が順次駆動される。
During the first field scanning period, 247 valid horizontal pulses are output as described above, so 49 pulses are output from the output terminal a4 of the ring counter 24.
By inputting this to the ring counter 47 described in detail above, the row electrodes X of the display device 2 are set to the odd-numbered electrodes X0. during the first field scanning period. X3...X,
7 are sequentially driven.

電極X、7カ駆動される時にメモリー43に記憶されて
いる映像信号は上述の記載から判るように483本目の
走査線に対応したものである。
As can be seen from the above description, the video signal stored in the memory 43 when the electrodes X and 7 are driven corresponds to the 483rd scanning line.

1回目のフィールド走査終了と2回目のフィールド走査
開始との間に発せられる垂直パルスによってリングカウ
ンタ24はリセットされ、リングカウンタ47は50進
の第2カウンタが動作準備状態になる。
The ring counter 24 is reset by a vertical pulse emitted between the end of the first field scan and the start of the second field scan, and the ring counter 47 becomes ready for operation.

2回目のフィールド走査開始に伴ない、前述した動作と
同様に、水平パルスが5個出力される度にメモリー43
に記憶される映像信号が変えられ、またリングカウンタ
47の動作によって表示装置2の偶数番の電極X2.X
4・・・X、8が順次駆動される。
With the start of the second field scan, the memory 43 is
The video signal stored in X2 . X
4...X, 8 are sequentially driven.

2回目のフィールド走査の終了により1枚のフレーム走
査が終了し、表示装置2にはTV映像信号が全体表示さ
れる。
Upon completion of the second field scan, one frame scan is completed, and the entire TV video signal is displayed on the display device 2.

次にスイッチ811〜S14を各々の接点11C212
c、13c、14c側に投入し、スイッチ841〜S4
3を図示の状態に投入して映像信号の一部を表示画面全
体に拡大表示する場合の動作を、スイッチS2.S3を
それぞれ2b 、3b側に投入した場合を例にとって説
明する。
Next, connect the switches 811 to S14 to each contact 11C212.
c, 13c, and 14c side, and switch 841 to S4.
The operation when a part of the video signal is enlarged and displayed on the entire display screen by putting the switches S2.3 into the illustrated state is as follows. An example will be explained in which S3 is inserted into the 2b and 3b sides, respectively.

波形整形回路17から出力される水平パルスは拡大する
画面の垂直位置を選択するためのリングカウンタ19に
クロックパルスとして供給され、リングカウンタ19の
出力端子a?5からは、垂直パルス(リセットパルス)
が無くなった時点から75個の水平パルスが入力された
時、論理「1」の信号が出力される。
The horizontal pulse output from the waveform shaping circuit 17 is supplied as a clock pulse to a ring counter 19 for selecting the vertical position of the screen to be enlarged, and the output terminal a? From 5, vertical pulse (reset pulse)
When 75 horizontal pulses are input from the point in time when the signal disappears, a signal of logic "1" is output.

この信号によってFF22の出力端子Qから、論理「1
」の信号が出力され、この信号が論理「1」の期間、2
進のリングカウンタ25のクロック端子Cには、AND
回路23を介して水平パルスが入力され、またこの間ゲ
ート回路20は水平パルスをリングカウンタ21の入力
端子Cに通過させる。
This signal causes the logic “1” to be output from the output terminal Q of the FF22.
" signal is output, and this signal is logic "1" period, 2
AND
A horizontal pulse is input through the circuit 23, and during this time the gate circuit 20 passes the horizontal pulse to the input terminal C of the ring counter 21.

リングカウンタ21は、100個の水平パルスを計数す
ると出力端子a1o。
The ring counter 21 outputs an output terminal a1o after counting 100 horizontal pulses.

から、論理「1」の信号を出力し、この信号によってF
F22はリセットされ、AND回路23およびゲート回
路20からのパルスは出力されなくなる。
outputs a logic “1” signal, and this signal causes F
F22 is reset and pulses from the AND circuit 23 and gate circuit 20 are no longer output.

従ってリングカウンタ25の入力端子Cには、76個目
から17575個目の100個の水平パルスが入力され
ることになる。
Therefore, 100 horizontal pulses from the 76th to the 17575th are input to the input terminal C of the ring counter 25.

同様に、2回目のフィールド走査期間にも100個の水
平パルスが入力される。
Similarly, 100 horizontal pulses are input during the second field scanning period.

リングカウンタ25は基本的には前記リングカウンタ2
4と同様の動作を行うものである。
The ring counter 25 is basically the same as the ring counter 2.
It performs the same operation as 4.

このリングカウンタ25の出力端子al t 22から
は入力される水平パルスが2個人る度に論理「1」の信
号を順次出力する。
The output terminal al t 22 of the ring counter 25 sequentially outputs a logic "1" signal every time two horizontal pulses are input.

出力端子a1から信号が出力され、かつAND回路31
の他方の入力端子に印加される信号が論理「1」の期間
だけ、ゲート回路41は、発振回路26で発生される4
、 67 MHzのパルスをシフトレジスタ42のクロ
ック端子CLに通過させる。
A signal is output from the output terminal a1, and the AND circuit 31
During the period when the signal applied to the other input terminal of
, 67 MHz pulses are passed to the clock terminal CL of the shift register 42.

更に、リングカウンタ25に水平パルスが入力されると
、出力端子a2は論理rOJから「1」に転じる。
Further, when a horizontal pulse is input to the ring counter 25, the output terminal a2 changes from the logic rOJ to "1".

この立上るタイミングで、メモリー43はシフトレジス
タ42の内容を記憶し、かつ出力保持する。
At this rising timing, the memory 43 stores the contents of the shift register 42 and holds the output.

また、出力端子a2が論理「1」から「0」に立下るタ
イミングで、シフトレジスタ42はクリヤされる。
Furthermore, the shift register 42 is cleared at the timing when the output terminal a2 falls from logic "1" to "0".

このように、リングカウンタ19によって映像画面の拡
大位置の上端部を、またリングカウンタ21によって下
端部を決定できる。
In this way, the ring counter 19 can determine the upper end of the enlarged position of the video screen, and the ring counter 21 can determine the lower end.

第5図にスイッチS2を図示の状態(接点26側に投入
した状態)にし、かつAND回路31の他方の入力端子
に印加される信号を論理「1」にした場合の垂直方向の
拡大位置が斜線Eで示されている。
FIG. 5 shows the enlarged vertical position when the switch S2 is in the illustrated state (closed to the contact 26 side) and the signal applied to the other input terminal of the AND circuit 31 is set to logic "1". It is indicated by a diagonal line E.

符号27で示すリングカウンタには、発振回路26で発
せられる4、67MHz のパルスが入力端子Cに入力
されているが、このパルスは、拡大率が6.25倍であ
るため、25.4μS(1本の走査線の走査期間の約1
/ 2.5倍)でシフトレジスタ42にクロックパル
スとして118個入力するものである。
A 4.67 MHz pulse generated by the oscillation circuit 26 is input to the ring counter 27 at the input terminal C, but since the magnification rate is 6.25 times, this pulse is 25.4 μS ( Approximately 1 scanning period of one scanning line
/2.5 times), and 118 clock pulses are input to the shift register 42 as clock pulses.

このパルスを計数するリングカウンタ27の出力端子a
89からは、リセット端子に入力されるリンクカウンタ
25の出力端子a2からの信号が、論理rOJになった
時点から89個のパルスが入力されると、論理「1」の
信号が出力される。
Output terminal a of the ring counter 27 that counts these pulses
When 89 pulses are input from the time when the signal from the output terminal a2 of the link counter 25, which is input to the reset terminal, becomes the logic rOJ, a logic "1" signal is output from 89.

この信号によってFF29の出力端子Qからは論理「1
」の信号が出力され、リングカウンタ28は90個目の
パルスから計数を開始する。
This signal causes the logic “1” to be output from the output terminal Q of the FF29.
" signal is output, and the ring counter 28 starts counting from the 90th pulse.

この間AND回路31の一方の入力端子(すなわちFF
29の出力端子Q)は論理「1」である。
During this time, one input terminal of the AND circuit 31 (i.e. FF
The output terminal Q) of 29 is logic "1".

リングカウンタ28では、90イ固目のパルスから計数
を開始し、118個のパルスを計数すると、出力端子a
1,8から論理「1」の信号を出力する。
The ring counter 28 starts counting from the 90th pulse, and when 118 pulses are counted, the output terminal a
A logic "1" signal is output from 1 and 8.

この信号によってFF29はリセットされ、AND回路
31の入力端子は論理「0」に転じる。
This signal resets the FF 29, and the input terminal of the AND circuit 31 changes to logic "0".

従ってAND回路31の出力は、リングカウンタ25の
出力端子a1から論理「1」の信号が出力されていても
論理「O」に転じる。
Therefore, the output of the AND circuit 31 changes to logic "O" even if a logic "1" signal is output from the output terminal a1 of the ring counter 25.

このように、リングカウンタ27および28によって映
像画面の左右の拡大位置を決定する。
In this way, the left and right enlarged positions of the video screen are determined by the ring counters 27 and 28.

第6図には、リングカウンタ25の出力端子a1が常に
論理「1」であり、かつスイッチS3を接点3b側に投
入した場合の水平方向の拡大位置が斜線Fで示されてい
る。
In FIG. 6, the enlarged horizontal position is indicated by a diagonal line F when the output terminal a1 of the ring counter 25 is always at logic "1" and the switch S3 is turned on to the contact 3b side.

ゲート回路41は、前記リングカウンタ25の出力端子
a、からの信号と、FF29からの信号に規制されて開
閉し、前記発振回路26から発せられる4、 67 M
Hz のパルスを通過させる。
The gate circuit 41 opens and closes under the control of the signal from the output terminal a of the ring counter 25 and the signal from the FF 29, and the gate circuit 41 opens and closes under the control of the signal from the output terminal a of the ring counter 25 and the signal from the FF 29.
Hz pulse is passed.

以下、符号42〜47で示す回路の動作は、前述した映
像画面の全体(通常)表示時と同様である。
Hereinafter, the operations of the circuits 42 to 47 are the same as in the case of displaying the entire video screen (normally) as described above.

第5図および第6図は、−例として、スイッチS2.S
3を図示した状態に投入した場合の水平、垂直位置の決
定される様子を各々個別に図示したものであるが、実際
には、第7図に斜線部Gで示されるように、上記水平、
垂直のそれぞれ交錯する部分が、決定されて表示装置2
に拡大表示されるものである。
FIGS. 5 and 6 show - by way of example, switch S2. S
7 shows how the horizontal and vertical positions are determined when 3 is inserted into the illustrated state, but in reality, as shown by the shaded area G in FIG.
The vertical intersecting portions are determined and displayed on the display device 2.
The image is enlarged and displayed.

同様にスイッチS2.S3を適宜切換えることによって
本実施例では9通りの拡大位置が選択でき得ることは容
易に理解され得よう。
Similarly, switch S2. It will be easily understood that nine different enlargement positions can be selected in this embodiment by appropriately switching S3.

次に、スイッチSll〜S14を各々接点11b。Next, each of the switches Sll to S14 is connected to the contact point 11b.

12b 、 13b 、 14b側に投入し、かつスイ
ッチS2.S3.S41〜S4□を図示の状態に投入し
て、映像画面の全体(通常)表示と同時に拡大位置表示
を行う場合の動作を説明する。
12b, 13b, 14b side, and switch S2. S3. The operation will be described when S41 to S4□ are put into the illustrated state and the entire video screen (normally) is displayed and the enlarged position is displayed at the same time.

拡大位置表示時には、前述したリングカウンタ24が動
作し、ゲート回路41を通過するクロックパルスは1.
87 MHz である。
When displaying the enlarged position, the ring counter 24 described above operates, and the clock pulse passing through the gate circuit 41 is 1.
It is 87 MHz.

一方、符号19〜23で示された回路および25〜30
で示された回路も動作している。
On the other hand, circuits indicated by symbols 19 to 23 and circuits 25 to 30
The circuit shown is also working.

しかしながら、スイッチS13を介して論理rOJの信
号がインバータ32とAND回路34.35に入力され
ているため、AND回路31の出力および、リングカウ
ンタ25の出力端子a2からの出力は、ゲート回路41
、シフトレジスタ42、メモリー43の各入力端子には
入力されない。
However, since the logic rOJ signal is input to the inverter 32 and the AND circuit 34.35 via the switch S13, the output of the AND circuit 31 and the output from the output terminal a2 of the ring counter 25 are output from the gate circuit 41.
, shift register 42, and memory 43.

従って映像信号は全体表示時と同様に表示装置2に表示
される。
Therefore, the video signal is displayed on the display device 2 in the same way as when displaying the entire image.

ところがAND回路31の出力は、前述したように、ス
イッチS2.S3を図示の状態に投入した場合には、第
7図に針線Gで示された部分に相当する期間だけ、論理
「1」である。
However, as described above, the output of the AND circuit 31 is connected to the switch S2. When S3 is turned on in the illustrated state, it is at logic "1" only for a period corresponding to the portion indicated by the needle line G in FIG.

これより、この期間、OR回路36の一方の入力端子に
は、AND回路33を介して論理「1」の信号が印加さ
れることになり、シフトレジスタ42には、上記AND
回路31の出力が論理「1」の期間だけ、映像信号のレ
ベルによらず論理「1」の信号が加えられる。
Therefore, during this period, a signal of logic "1" is applied to one input terminal of the OR circuit 36 via the AND circuit 33, and the shift register 42 receives the above-mentioned AND signal.
A signal of logic "1" is applied only while the output of the circuit 31 is logic "1", regardless of the level of the video signal.

なお、通常表示時には、5本の走査線中1本の走査線の
映像信号を表示し、またリングカウンタ25は2進であ
るため、拡大位置表示部分においては、2本に一本の割
合で黒表示がなされる。
In addition, during normal display, the video signal of one scanning line out of five scanning lines is displayed, and since the ring counter 25 is binary, in the enlarged position display area, the video signal of one out of every two scanning lines is displayed. A black display is made.

このように、同一の表示装置に拡大位置を示す信号を挿
入することによってその拡大位置を明確に判別すること
ができる。
In this way, by inserting a signal indicating the enlarged position into the same display device, the enlarged position can be clearly determined.

なお、本実施例では、拡大率を6.25倍としたが、発
振回路26の発振周波数、リングカウンタ21等を変更
することによって任意に設定でき得ることは容易に理解
され得よう。
In this embodiment, the magnification ratio is set to 6.25 times, but it will be easily understood that it can be set arbitrarily by changing the oscillation frequency of the oscillation circuit 26, the ring counter 21, etc.

一方図面では示されていないが、リングカウンタ47の
第1、第2カウンタのスタート条件を決定するための回
路を設ける必要がある。
On the other hand, although not shown in the drawings, it is necessary to provide a circuit for determining the start conditions for the first and second counters of the ring counter 47.

次に、スイッチ84□〜843を図示の状態とは反対の
状態に切換え、内蔵された時間計測装置による時刻を表
示装置2によって表示させる場合の動作を説明する。
Next, a description will be given of the operation when the switches 84□ to 843 are switched to the opposite state from the illustrated state and the time measured by the built-in time measuring device is displayed on the display device 2.

スイッチS41が接地されることによってスイッチ回路
44がメモリー43の出力に替ってシリアル変換回路5
3の出力を列駆動回路45に供給する状態となる。
By grounding the switch S41, the switch circuit 44 outputs the serial conversion circuit 5 instead of the output of the memory 43.
3 is supplied to the column drive circuit 45.

またスイッチS4□を介してカウンタ54の出力端子Q
、。
In addition, the output terminal Q of the counter 54 is connected via the switch S4□.
,.

の出力がリングカウンタ47のリセット端子Rに入力さ
れる状態となり、更にスイッチ843を介して可変分周
回路52の出力パルスがリングカウンタ47のクロック
端子CLに入力される状態となる。
The output of the variable frequency divider circuit 52 is input to the reset terminal R of the ring counter 47, and the output pulse of the variable frequency dividing circuit 52 is input to the clock terminal CL of the ring counter 47 via the switch 843.

一方、分周回路49から出力される31Hzの基準パル
スを計数し、計数内容が時刻を表わすカウンタ50の出
力は表示装置2の表示に適合したコードにコード変換回
路51によって変換され、この出力は可変分周回路52
から出力されるパルスによってサンプリングされ、シリ
アル変換回路53によってシリアル信号に変換される。
On the other hand, the output of the counter 50 which counts the 31 Hz reference pulse outputted from the frequency dividing circuit 49 and whose counting content represents the time is converted by the code conversion circuit 51 into a code suitable for display on the display device 2, and this output is Variable frequency divider circuit 52
The signal is sampled by the pulse output from the serial converter circuit 53 and converted into a serial signal by the serial converter circuit 53.

シリアル信号は、スイッチ回路44を介して列駆動回路
45に順次供給される。
The serial signals are sequentially supplied to the column drive circuit 45 via the switch circuit 44.

他方、リングカウンタ47にはシリアル変換回路53に
入力されるサンプリング用のパルスと同一の信号が順次
入力されるため、シリアル信号に同期して表示装置2の
行電極Xが順次駆動される。
On the other hand, since the same signal as the sampling pulse input to the serial conversion circuit 53 is sequentially input to the ring counter 47, the row electrodes X of the display device 2 are sequentially driven in synchronization with the serial signal.

なお、この行電極Xの駆動形式は、前述したTV信号の
表示動作時と同様に最初は、奇数番の電極X1.X3・
・・Xo、が、順次駆動され、次にカウンタ54の出力
端子Q50からリングカウンタ47にリセット信号が入
力されることにより、偶数番の電極X2.X4・・・X
1ooが順次駆動される。
Note that the driving format of the row electrodes X is similar to the above-described TV signal display operation, in which the odd-numbered electrodes X1. X3・
. X4...X
1oo are sequentially driven.

かかる電極X1〜X100の駆動に応じたシリアル信号
が列駆動回路45に入力されるように、コード変換回路
51およびシリアル変換回路53は構成されているもの
である。
The code conversion circuit 51 and the serial conversion circuit 53 are configured so that a serial signal corresponding to the driving of the electrodes X1 to X100 is input to the column drive circuit 45.

カウンタ54の出力端子Q50から2回目のパルスが発
せられると同時に出力端子Q100からもパルスが出力
され、これによってシリアル変換回路53から出力され
るシリアル信号と行電極X、〜X1ooが1駆動される
タイミングとの同期化がはかられる。
At the same time that the second pulse is emitted from the output terminal Q50 of the counter 54, a pulse is also output from the output terminal Q100, thereby driving the serial signal output from the serial conversion circuit 53 and the row electrodes X, ~X1oo by 1. Synchronization with timing is achieved.

上記の動作によって表示装置2に時間計測装置のカウン
タ50の計数内容に応じた時刻が表示されることは理解
され得よう。
It will be understood that the above operation causes the display device 2 to display the time according to the count of the counter 50 of the time measuring device.

図面では表わされていないが内蔵された時間計測装置の
時刻を表示させる場合には、TV映像信号を受信する受
信部等、動作しない回路に対する電源の供給を断つスイ
ッチが装備されている。
Although not shown in the drawings, when displaying the time of a built-in time measuring device, a switch is provided to cut off power supply to circuits that are not operating, such as a receiving section that receives TV video signals.

さらに、すべてを図示してはいないが、本実施例の表示
装置2のマトリックス駆動に際しては、各表示点のクロ
ストーク(表示させたくない部分まで表示されてしまう
現象)を防ぐための回路処置が当然なされており、第3
図のスイッチ回路44の出力端子aから、行駆動回路4
bの入力端子すへの入力もその処置の一つである。
Furthermore, although not all shown in the drawings, when driving the display device 2 in a matrix according to this embodiment, circuit measures are taken to prevent crosstalk between display points (a phenomenon in which parts that are not desired to be displayed are displayed). Naturally, the third
From the output terminal a of the switch circuit 44 in the figure, the row drive circuit 4
Input to the input terminal b is also one of the measures.

また、比較回路18からの映像信号は、白黒レベルの2
値であるが3値以上にすれば、より鮮明な画像を得るこ
とができ、さらに、カラー表示を行わせる場合において
は、その表示が一層商品魅力を高めるものとなり、その
ようなものにおいては、本発明の効果が一層大きくなる
Further, the video signal from the comparator circuit 18 has a black and white level.
If the value is 3 or more, a clearer image can be obtained, and when displaying in color, the display will further enhance the product's appeal. The effects of the present invention are further enhanced.

なお、上記時間計測装置は、時刻の表示を行わしめる実
施例について説明したが、もちろんこれに限定されるも
のでなく、たとえば、クロノグラフ機能などに該当する
時間間隔測定結果の表示を、同時にもしくは選択的に行
わしめる場合も含めて、本来の電子時計の有する付加機
能を全てあわせもつ場合にも、本発明の効果が同様であ
ることは容易に理解され得よう。
Although the above-mentioned time measuring device has been described as an example in which the time is displayed, the present invention is not limited to this, and for example, the time measuring device can display the time interval measurement results corresponding to the chronograph function at the same time or It will be easily understood that the effects of the present invention are similar even when all the additional functions of the original electronic timepiece are included, including when they are selectively performed.

また、上記実施例では、内蔵の時間計測装置とTV受信
映像表示部分の発振回路を別々にしていたが、全発振信
号源を共通にしくたとえば、ATカット水晶振動子の8
.388608MHz を用いる)、可変分周手段など
によって分局もしくは逓倍し、必要な周波数を得られる
ようにすると、本発明の効果は、一層大きなものとなる
In addition, in the above embodiment, the built-in time measuring device and the oscillation circuit for the TV reception video display part were separated, but if all the oscillation signal sources were made common, for example, the AT-cut crystal oscillator 8
.. 388,608 MHz), the effect of the present invention will be even greater if the necessary frequency can be obtained by dividing or multiplying by variable frequency dividing means or the like.

以上、図示した実施例に基づき本発明に従う携帯用電子
時計の詳細を説明してきたが、本発明は図示の実施例に
限定されることなく、種々の変更、あるいは改良がなさ
れ得るものである。
Although the details of the portable electronic timepiece according to the present invention have been described above based on the illustrated embodiments, the present invention is not limited to the illustrated embodiments, and various changes and improvements can be made.

例えば、表示装置においては、エレクトロルミネッセン
ス、PLZT 、LED 、エレクトロクロミック物質
、FDP等の表示素子で構成することもでき、また画面
の拡大位置、拡大率等の変更あるいは増設等も若干の回
路変更によって実現できる。
For example, display devices can be constructed with display elements such as electroluminescence, PLZT, LED, electrochromic materials, FDP, etc. Also, changes in the enlargement position and magnification ratio of the screen, or expansion of the screen can be made by making slight circuit changes. realizable.

上述したように本発明に従う携帯用電子時計は、テレビ
ジョン映像信号を受信する受信部を内蔵し、受信したテ
レビジョン映像を表示装置に表示させることができるた
め、例えば送像される時刻等を表示装置に写し出して正
確な時刻を知ることができる一方、表示装置に表示され
る映像の一部を拡大して表示装置全体に選択的に表示さ
せる回路を有しているため、所望する映像部分だけを分
解能良く見ることができ、しかも映像の一部を拡大表示
する際に、選択された拡大位置が通常の映像画面上に同
時表示されるため、その選択された拡大位置を的確にす
みやかに知ることができると同時に、所望する部分を確
実に拡大表示させることができ、更に内蔵された時間計
測装置の出力をテレビジョン映像に替えて表示装置に表
示させることができるため、テレビジョン映像信号の非
受信時には通常の時計として使用できる等、充分に所期
の目的を達成し得、実用上極めて有効なものである。
As described above, the portable electronic watch according to the present invention has a built-in receiving section that receives television video signals, and can display the received television video on a display device. While it is possible to know the exact time by displaying the image on the display device, it also has a circuit that enlarges a part of the image displayed on the display device and selectively displays it on the entire display device, so that the desired image portion can be displayed on the display device. In addition, when enlarging a part of the image, the selected enlargement position is simultaneously displayed on the normal video screen, so the selected enlargement position can be accurately and quickly displayed. At the same time, the desired part can be reliably enlarged and displayed, and the output of the built-in time measuring device can be displayed on the display device instead of the television image, so the television image signal It can be used as a normal watch when no signal is being received, so it can fully achieve its intended purpose and is extremely effective in practice.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に従う携帯用電子時計の一実施例を示す
外観図、第2図は第1図に示された携帯用電子時計に使
用される表示装置の概略を示す図、第3図は本発明に従
う携帯用電子時計の回路の一具体例を示す系統図、第4
図は第3図に示された回路の動作を説明するためのタイ
ムチャート、第5図は垂直方向の拡大位置の一例を示す
図、第6図は水平方向の拡大位置の一例を示す図、第7
図は第5図および第6図に示された拡大位置の交錯する
部分を示す図である。 2・・・・・・表示装置、3・・・・・・表示選択スイ
ッチボタン、6・・・・・・画面拡大スイッチボタン、
7・・・・・・拡大位置選択スイッチボタン、9〜18
・・・・・・TV映像信号の受信部、19〜47・・・
・・・TV映像信号の全体と一部とを選択的に表示させ
る回路、19〜23.25〜31・・・・・・拡大表示
回路、19〜23゜25〜36・・・・・・拡大位置表
示回路、48〜50・・・・・・時間計測装置、51〜
54・・・・・・時間計測装置の時刻を表示させるため
の回路、S、1,4□、S13゜S14・・・・・・テ
レビジョン映像の通常表示、拡大位置表示、拡大表示を
選択するスイッチ、S2.S3・・・・・・拡大位置選
択スイッチ’h 841 j 843・・・・・・TV
映像信号と時刻の表示とを選択するためのスイッチ。
FIG. 1 is an external view showing an embodiment of the portable electronic watch according to the present invention, FIG. 2 is a schematic view of a display device used in the portable electronic watch shown in FIG. 1, and FIG. 4 is a system diagram showing a specific example of the circuit of the portable electronic watch according to the present invention.
The figure is a time chart for explaining the operation of the circuit shown in FIG. 3, FIG. 5 is a diagram showing an example of an enlarged position in the vertical direction, and FIG. 6 is a diagram showing an example of an enlarged position in the horizontal direction. 7th
The figure shows a portion where the enlarged positions shown in FIGS. 5 and 6 intersect. 2...Display device, 3...Display selection switch button, 6...Screen enlargement switch button,
7... Enlarged position selection switch button, 9-18
...TV video signal receiving section, 19 to 47...
...Circuit for selectively displaying the whole or a part of the TV video signal, 19-23.25-31...Enlarged display circuit, 19-23°25-36... Enlarged position display circuit, 48-50...Time measuring device, 51-
54...Circuit for displaying the time of the time measuring device, S, 1, 4□, S13゜S14...Select normal display, enlarged position display, enlarged display of television image switch, S2. S3...Enlarged position selection switch 'h 841 j 843...TV
Switch for selecting video signal and time display.

Claims (1)

【特許請求の範囲】[Claims] 1 テレビジョン映像信号を受信する受信部と、上記受
信部で得られる映像信号を映像表示する表示装置と、上
記表示装置に表示される映像の一部を拡大して上記表示
装置に選択的に表示させるための拡大表示回路と、この
拡大表示回路に接続された画面拡大スイッチボタンと、
上記表示装置に拡大表示される映像の拡大位置を上記映
像表示と同時に同−表示装置上に表示させる拡大位置表
示回路と、この拡大位置表示回路に接続された拡大位置
選択スイッチボタンと、時間計測の基準となる周波数の
基準パルスを計数し、その計数内容が時刻や時間に相応
したものとなる時間計測装置と、上記時間計測装置の計
数内容を上記表示装置に表示させる回路と、上記テレビ
ジョン映像信号と上記時間計測装置の計数内容とを選択
的に上記表示装置に表示させるスイッチとを備え、上記
拡大位置選択スイッチボタンにより、表示装置上に拡大
位置を表示しつつ拡大位置を選択することができるよう
に横取した携帯用電子時計。
1. A receiving section that receives a television video signal, a display device that displays the video signal obtained by the receiving section, and a part of the video displayed on the display device that is enlarged and selectively displayed on the display device. An enlarged display circuit for displaying, a screen enlargement switch button connected to this enlarged display circuit,
an enlarged position display circuit for displaying the enlarged position of an image enlarged on the display device at the same time as the image is displayed; an enlarged position selection switch button connected to the enlarged position display circuit; and a time measurement device. a time measuring device that counts reference pulses of a frequency that is a reference of the device, and whose counted contents correspond to the time and time; a circuit that causes the counted contents of the time measuring device to be displayed on the display device; and the television. A switch for selectively displaying the video signal and the count contents of the time measuring device on the display device, and selecting the enlargement position while displaying the enlargement position on the display device by using the enlargement position selection switch button. A portable electronic watch was stolen so that it could be used.
JP50102730A 1975-07-29 1975-08-25 mobile phone Expired JPS5834793B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP50102730A JPS5834793B2 (en) 1975-08-25 1975-08-25 mobile phone
CH964576A CH625936B (en) 1975-07-29 1976-07-28 PORTABLE ELECTRONIC CLOCKWORK PIECE.
US05/709,289 US4079413A (en) 1975-07-29 1976-07-28 Portable electronic timepiece with selective display of time signal and television image
GB31474/76A GB1547598A (en) 1975-07-29 1976-07-28 Combined electronic timepieces and television receivers
HK406/82A HK40682A (en) 1975-07-29 1982-09-16 Improvements in or relating to combined electronic timepieces and television receivers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50102730A JPS5834793B2 (en) 1975-08-25 1975-08-25 mobile phone

Publications (2)

Publication Number Publication Date
JPS5226872A JPS5226872A (en) 1977-02-28
JPS5834793B2 true JPS5834793B2 (en) 1983-07-28

Family

ID=14335358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50102730A Expired JPS5834793B2 (en) 1975-07-29 1975-08-25 mobile phone

Country Status (1)

Country Link
JP (1) JPS5834793B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62129784A (en) * 1985-11-30 1987-06-12 Nec Home Electronics Ltd Timer setting

Also Published As

Publication number Publication date
JPS5226872A (en) 1977-02-28

Similar Documents

Publication Publication Date Title
US4079413A (en) Portable electronic timepiece with selective display of time signal and television image
KR970019490A (en) Multi-screen video signal display device
KR20000077461A (en) Image display apparatus
US4232301A (en) Apparatus for automatically selectively displaying information of a plurality of kinds
GB1309698A (en) Symbol display system
KR100690407B1 (en) Interface circuits for displays and displays
US4106283A (en) Combination portable electronic timepiece and television
US6593918B2 (en) Matrix-type panel driving circuit and method and liquid crystal display device
JPS6323189A (en) Symbol generation circuit
JP2891730B2 (en) Liquid crystal display and liquid crystal drive
JPS6334369Y2 (en)
JPH0497670A (en) Liquid crystal display device
SU1202075A1 (en) Television synchronizing generator
JPS5855712Y2 (en) channel display device
Olson et al. The Practical Application of" On-Screen" Display to a Television Receiver
JPS605670Y2 (en) display device
SU1534319A1 (en) Digital indicating device
JPS62122471A (en) Receive mode display device
JP2820998B2 (en) Scroll circuit of light emitting element dot matrix display
SU1182508A1 (en) Device for displaying information on screen of television receiver
KR840002746Y1 (en) TV viewing time and visual display circuit
KR0178214B1 (en) PDTV's video signal discrimination device
KR100200365B1 (en) ANTEETS / ARM combined drive circuit
KR0161401B1 (en) Method and apparatus for displaying center mark for ccd camera
JPS5829495Y2 (en) Electronic clock with video display function