JPS5834965B2 - トランジスタゾウフクカイロ - Google Patents
トランジスタゾウフクカイロInfo
- Publication number
- JPS5834965B2 JPS5834965B2 JP48128273A JP12827373A JPS5834965B2 JP S5834965 B2 JPS5834965 B2 JP S5834965B2 JP 48128273 A JP48128273 A JP 48128273A JP 12827373 A JP12827373 A JP 12827373A JP S5834965 B2 JPS5834965 B2 JP S5834965B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- power supply
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はトランジスタ増幅回路に関し、特に出力回路が
プッシュプル回路によって構成されたトランジスタ増幅
回路を対象とする。
プッシュプル回路によって構成されたトランジスタ増幅
回路を対象とする。
一般にトランジスタはコレクタ損失により接合部の温度
が上昇し、これが規定値以上になると破壊する。
が上昇し、これが規定値以上になると破壊する。
したがって、トランジスタを破壊するに至らしめない最
大コレクタ損失、すなわち最大許容コレクタ損失は接合
部の温度が一定の場合時一定であるのでコレクタ・エミ
ッタ間電圧が上昇した場合、コレクタ電流を減少させな
いとコレクタ損失が最大許容コレクタ損失を越えてトラ
ンジスタが破壊するおそれがある。
大コレクタ損失、すなわち最大許容コレクタ損失は接合
部の温度が一定の場合時一定であるのでコレクタ・エミ
ッタ間電圧が上昇した場合、コレクタ電流を減少させな
いとコレクタ損失が最大許容コレクタ損失を越えてトラ
ンジスタが破壊するおそれがある。
ところで、従来より音響用電力増幅器として第３図に示
すようなプッシュプル回路が公知でアル。
すようなプッシュプル回路が公知でアル。
この回路にあっては電源電圧が定格値以上に上昇した場
合、あるいは電源ＯＮ、ＯＦＦ時における電源フィルタ
ーのＬに発生するサージ電圧等によってＢ級プッシュプ
ル出力回路のパワー・トランジスタＱ１□〜Ｑ１５が破
壊してしまうという問題があった。
合、あるいは電源ＯＮ、ＯＦＦ時における電源フィルタ
ーのＬに発生するサージ電圧等によってＢ級プッシュプ
ル出力回路のパワー・トランジスタＱ１□〜Ｑ１５が破
壊してしまうという問題があった。
また、上記プッシュプル回路にあってはその負荷が短絡
すると出力コンデンサＣのみが負荷となり、そのインピ
ーダンスがゼロに近く、かつキャパシティブな負荷とな
ってコレクタ電圧とコレクタ電流間の位相がずれ、この
ため、大レベル入力に対してコレクタ電圧が最大なとき
最大のコレクタ電流が流れる動作となり、コレクタ損失
が最大許容コレクタ損失を越えることがある。
すると出力コンデンサＣのみが負荷となり、そのインピ
ーダンスがゼロに近く、かつキャパシティブな負荷とな
ってコレクタ電圧とコレクタ電流間の位相がずれ、この
ため、大レベル入力に対してコレクタ電圧が最大なとき
最大のコレクタ電流が流れる動作となり、コレクタ損失
が最大許容コレクタ損失を越えることがある。
一方従来より、負荷短絡による出力トランジスタＱ１２
〜Ｑ１５の破壊を防止するための負荷短絡保護回路とし
て、第４図に示すように出力トランジスタのコレクタ・
エミッタ間電圧とコレクタ電流を同時に検出して出力ト
ランジスタを制御する保護回路が実公昭４７−８１６２
公報「トランジスタ増幅回路」によって開示されている
が、上記保護回路は前記電源投入もしくは電源電圧の上
昇による出力トランジスタＱ１□、Ｑ１４の破壊を保護
するには、電源電圧の変動に対する制御トランジスタＱ
１６ ｔ Ｑ１□の制限感度が低く、電源電圧変動に対
しての出力トランジスタを保護するための保護回路とし
ては適当ではなかった。
〜Ｑ１５の破壊を防止するための負荷短絡保護回路とし
て、第４図に示すように出力トランジスタのコレクタ・
エミッタ間電圧とコレクタ電流を同時に検出して出力ト
ランジスタを制御する保護回路が実公昭４７−８１６２
公報「トランジスタ増幅回路」によって開示されている
が、上記保護回路は前記電源投入もしくは電源電圧の上
昇による出力トランジスタＱ１□、Ｑ１４の破壊を保護
するには、電源電圧の変動に対する制御トランジスタＱ
１６ ｔ Ｑ１□の制限感度が低く、電源電圧変動に対
しての出力トランジスタを保護するための保護回路とし
ては適当ではなかった。
一方、特公昭４５−３３２０１号公報「回路保護装置」
においては同一の半導体集積回路の基板内に電力増幅回
路と半導体基板温度検出制御回路とが形成され、電力増
幅回路の出力トランジスタの接合部の温度が異常に上昇
した場合に半導体基板温度検出制御回路によって出力ト
ランジスタのベースに流入する交流信号を遮断せしめる
ことによって出力トランジスタの過熱破壊を防止するこ
とが開示されている。
においては同一の半導体集積回路の基板内に電力増幅回
路と半導体基板温度検出制御回路とが形成され、電力増
幅回路の出力トランジスタの接合部の温度が異常に上昇
した場合に半導体基板温度検出制御回路によって出力ト
ランジスタのベースに流入する交流信号を遮断せしめる
ことによって出力トランジスタの過熱破壊を防止するこ
とが開示されている。
しかしながら、特公昭４５−３３２０１号公報に開示さ
れた半導体集積回路においては半導体基板温度検出制御
回路が電源分圧電圧と直列接続されたダイオードの順方
向電圧とを比較しているため、電源電圧が異常に上昇し
た場合はこの半導体基板温度検出制御回路が動作し、そ
の結果電力増幅回路のプッシュプル出力段を構成する出
力トランジスタのうち電源と出力端子との間にそのコレ
クタ・エミッタ経路が接続されたところの出力トランジ
スタのエミッタ・ベース接合が順方向バイアスされ比較
的大きな電流が流れるため、出力トランジスタの破壊の
危険性が高いことが明らかとなった。
れた半導体集積回路においては半導体基板温度検出制御
回路が電源分圧電圧と直列接続されたダイオードの順方
向電圧とを比較しているため、電源電圧が異常に上昇し
た場合はこの半導体基板温度検出制御回路が動作し、そ
の結果電力増幅回路のプッシュプル出力段を構成する出
力トランジスタのうち電源と出力端子との間にそのコレ
クタ・エミッタ経路が接続されたところの出力トランジ
スタのエミッタ・ベース接合が順方向バイアスされ比較
的大きな電流が流れるため、出力トランジスタの破壊の
危険性が高いことが明らかとなった。
一方、本願発明の先願に係わる特願昭４８−１１６６１
５号（特公昭５４−２２２７２号公報）「出カドランス
レス形プッシュプルトランジスタ電力増幅回路」におい
ては電源電圧のサージ（異常に高い電源電圧）が印加さ
れた場合に電源端子と出力端子との間にそのコレクタ・
エミッタ経路が接続されたところの出力トランジスタの
ベース・エミッタ接合を保護用トランジスタによって実
質的に短絡せしめることが提案されている。
５号（特公昭５４−２２２７２号公報）「出カドランス
レス形プッシュプルトランジスタ電力増幅回路」におい
ては電源電圧のサージ（異常に高い電源電圧）が印加さ
れた場合に電源端子と出力端子との間にそのコレクタ・
エミッタ経路が接続されたところの出力トランジスタの
ベース・エミッタ接合を保護用トランジスタによって実
質的に短絡せしめることが提案されている。
しかしながら、本願発明者等の検討によってトランジス
タのエミッタ・ベース接合が短絡された場合はベース電
流がほぼ零となるのでコレクタ・エミッタ間降伏電圧は
ベース開放コレクタ・エミッタ間降伏電圧ＢＶＯＥＯに
近い値となり満足できる破壊防止動作が達成できないこ
とが明らかとされた。
タのエミッタ・ベース接合が短絡された場合はベース電
流がほぼ零となるのでコレクタ・エミッタ間降伏電圧は
ベース開放コレクタ・エミッタ間降伏電圧ＢＶＯＥＯに
近い値となり満足できる破壊防止動作が達成できないこ
とが明らかとされた。
本願発明はトランジスタのエミッタ・ベース接合が逆方
向バイアスされた場合はベース開放コレクタ・エミッタ
間降伏電圧ＢＶＣ！Ｅｏより高い値を有するところのエ
ミッタ開放コレクタ・ベース間降伏電圧ＢＶＯＢＯに近
い降伏電圧によってコレクタ・エミッタ間降伏電圧が定
まるという現象に着目してなされたものであり、その目
的とするところは高感度、高信頼性の過電圧保護回路を
具備したトランジスタ増幅回路を提供することにある。
向バイアスされた場合はベース開放コレクタ・エミッタ
間降伏電圧ＢＶＣ！Ｅｏより高い値を有するところのエ
ミッタ開放コレクタ・ベース間降伏電圧ＢＶＯＢＯに近
い降伏電圧によってコレクタ・エミッタ間降伏電圧が定
まるという現象に着目してなされたものであり、その目
的とするところは高感度、高信頼性の過電圧保護回路を
具備したトランジスタ増幅回路を提供することにある。
以下実施例にそって図面を参照し、本発明を具体的に説
明する。
明する。
第１図に本発明に係るトランジスタ増幅回路の一例を示
す。
す。
同図に示すように、初段増幅器１によって増幅された入
力信号■ｉｎを駆動トランジスタＱ１、に印カロし、該
トランジスタＱ１□によりプッシュプル出力トランジス
タＱ１２〜Ｑ１５を駆動する。
力信号■ｉｎを駆動トランジスタＱ１、に印カロし、該
トランジスタＱ１□によりプッシュプル出力トランジス
タＱ１２〜Ｑ１５を駆動する。
このトランジスタ増幅回路においては、上記出力トラン
ジスタＱ１２〜Ｑ１５を破壊せしめるような電源電圧Ｖ
ＣＣの上昇を検知するため基準直流定電圧を得るツェナ
ーダイオードＤｚと上記電源電圧ＶＯＯの変動を検出す
るための分圧抵抗Ｒ１，。
ジスタＱ１２〜Ｑ１５を破壊せしめるような電源電圧Ｖ
ＣＣの上昇を検知するため基準直流定電圧を得るツェナ
ーダイオードＤｚと上記電源電圧ＶＯＯの変動を検出す
るための分圧抵抗Ｒ１，。
Ｒ２ｏとが配置されている。
さらに基準直流電圧と電源分圧電圧との電圧比較を行な
うトランジスタＱ１８が配置され、このトランジスタＱ
１８のコレクタ出力信号によって出力トランジスタＱ１
□、Ｑ１３のベース電流を制御する制御トランジスタＱ
１．のベースが駆動される。
うトランジスタＱ１８が配置され、このトランジスタＱ
１８のコレクタ出力信号によって出力トランジスタＱ１
□、Ｑ１３のベース電流を制御する制御トランジスタＱ
１．のベースが駆動される。
かくして出力トランジスタの電源電圧ＶＯＯの上昇によ
るコレクタ損失破壊が防止されることができる。
るコレクタ損失破壊が防止されることができる。
なお、上記回路例にあっては、トランジスタＱ１６゜Ｑ
１□によって構成された前記負荷短絡による出力トラン
ジスタの破壊防止回路を有するトランジスタ増幅回路に
本発明を適用するものであるが、本発明に特に必要とす
るものでなく、負荷短絡等を考慮する必要のない増幅回
路であればトランジスタＱ１６．Ｑ１７は省略されるこ
とができる。
１□によって構成された前記負荷短絡による出力トラン
ジスタの破壊防止回路を有するトランジスタ増幅回路に
本発明を適用するものであるが、本発明に特に必要とす
るものでなく、負荷短絡等を考慮する必要のない増幅回
路であればトランジスタＱ１６．Ｑ１７は省略されるこ
とができる。
以上実施例により説明した本発明によれば下記の理由で
その目的が達成できる。
その目的が達成できる。
本発明によるトランジスタ増幅回路は電源電圧ｖｃｃの
上昇に伴って抵抗Ｒ１０，Ｒ２ｏの分圧電圧が上昇し、
したがって電圧比較トランジスタＱ１８のエミッタ電圧
が上昇する。
上昇に伴って抵抗Ｒ１０，Ｒ２ｏの分圧電圧が上昇し、
したがって電圧比較トランジスタＱ１８のエミッタ電圧
が上昇する。
一方該トランジスタＱ１８のベースにはツェナーダイオ
ードＤ８によるコレクタ破壊電圧を検知するための基準
直流定電圧が印カ目されており、通常の電源電圧ＶＯＯ
であれば該トランジスタＱ１８を非導通とし、したがっ
て制御トランジスタＱｌ、を非導通として何ら正常動作
には支障をきたさない。
ードＤ８によるコレクタ破壊電圧を検知するための基準
直流定電圧が印カ目されており、通常の電源電圧ＶＯＯ
であれば該トランジスタＱ１８を非導通とし、したがっ
て制御トランジスタＱｌ、を非導通として何ら正常動作
には支障をきたさない。
電源電圧ＶＯＯが異常に上昇することによって分圧電圧
が基準直流定電圧以上に上昇すると電圧比較トランジス
タＱ１８が導通して制御トランジスタＱ１．を導通せし
め、出力トランジスタＱ１２．Ｑ１３のベース入力をア
ースに短絡して遮断状態とし、該出力トランジスタＱ１
□〜Ｑ１．のコレクタ損失破壊を防止するものである。
が基準直流定電圧以上に上昇すると電圧比較トランジス
タＱ１８が導通して制御トランジスタＱ１．を導通せし
め、出力トランジスタＱ１２．Ｑ１３のベース入力をア
ースに短絡して遮断状態とし、該出力トランジスタＱ１
□〜Ｑ１．のコレクタ損失破壊を防止するものである。
したがって本発明による出力トランジスタの保護回路は
電圧比較トランジスタＱ１８による破壊電圧検出信号を
制御トランジスタＱ１９により増幅して行なうものであ
るため制御感度が高くでき、また電圧検出は安定したツ
ェナー電圧を基準電圧としているため確実な保護動作を
行なうことができる。
電圧比較トランジスタＱ１８による破壊電圧検出信号を
制御トランジスタＱ１９により増幅して行なうものであ
るため制御感度が高くでき、また電圧検出は安定したツ
ェナー電圧を基準電圧としているため確実な保護動作を
行なうことができる。
制御トランジスタＱ１．の導通によって出力トランジス
タＱ１□のベース電圧はアース電位に維持されるのに対
し、プッシュプル出力段の出力端子（いいかえれば出力
カップリングコンデンサＣと負帰還抵抗Ｒ２１との共通
接続点、抵抗Ｒ１６と抵抗Ｒ１□との共通接続点）の電
位は直流動作点（電源電圧■ｃｃの約半分の電位）に維
持されているので出力トランジスタＱ４２ ｐ Ｑ４３
のエミッタ・ベース接合は逆方向バイアスされ遮断状態
となる。
タＱ１□のベース電圧はアース電位に維持されるのに対
し、プッシュプル出力段の出力端子（いいかえれば出力
カップリングコンデンサＣと負帰還抵抗Ｒ２１との共通
接続点、抵抗Ｒ１６と抵抗Ｒ１□との共通接続点）の電
位は直流動作点（電源電圧■ｃｃの約半分の電位）に維
持されているので出力トランジスタＱ４２ ｐ Ｑ４３
のエミッタ・ベース接合は逆方向バイアスされ遮断状態
となる。
トランジスタのエミッタ・ベース接合が逆方向バイアス
された場合のコレクタ・エミッタ間電圧■ｃＥ−コレク
タ電流ＩＣ特性は第２図の曲線Ｒに示されている。
された場合のコレクタ・エミッタ間電圧■ｃＥ−コレク
タ電流ＩＣ特性は第２図の曲線Ｒに示されている。
曲線Ｒのうち実線部分は非破壊の一次降伏領域を示し、
曲線Ｒのうち破線部分は永久破壊の二次破壊領域を示す
。
曲線Ｒのうち破線部分は永久破壊の二次破壊領域を示す
。
トランジスタのエミッタ・ベース接合が開放の場合のＶ
ＯＥ −Ｉ Ｏ特性が第２図の曲線Ｏに示されている。
ＯＥ −Ｉ Ｏ特性が第２図の曲線Ｏに示されている。
曲線Ｏのうち実線部分は非破壊の一次降伏領域を示し、
曲線Ｏのうち破線部分は永久破壊の二次破壊領域を示す
。
曲線Ｏのうち破線部分は永久破壊の二次破壊領域を示す
。
トランジスタのエミッタ・ベース接合が順方向バイアス
された場合のＶＯＥ−ＩＣ特性が第２図の曲線Ｆに示さ
れている。
された場合のＶＯＥ−ＩＣ特性が第２図の曲線Ｆに示さ
れている。
曲線Ｆのうち実線部分は非破壊の一次降伏領域を示し、
曲線Ｆのうち破線部分は永久破壊の二次破壊領域を示す
。
曲線Ｆのうち破線部分は永久破壊の二次破壊領域を示す
。
トランジスタのエミッタ・ベース接合が短絡された場合
はベース電流はほぼ零となるのでコレクタ・エミッタ間
降伏電圧はベース開放コレクタ・エミッタ間降伏電圧Ｂ
ＹＯＥＯに近い値となる。
はベース電流はほぼ零となるのでコレクタ・エミッタ間
降伏電圧はベース開放コレクタ・エミッタ間降伏電圧Ｂ
ＹＯＥＯに近い値となる。
本願発明においては電源電圧ＶＯＯが異常に上昇した場
合は制御トランジスタＱ１．の導通によって出力トラン
ジスタＱ１□、Ｑ１３のエミッタ・ベース接合が逆方向
バイアスされ、出力トランジスタＱ１２ ｙ Ｑ１３の
コレクタ・エミッタ間降伏電圧はＢＶＯＢＯより高い値
を有するところのエミッタ開放コレクタ・ベース間降伏
電圧ＢＹＯＢＯに近い値となる。
合は制御トランジスタＱ１．の導通によって出力トラン
ジスタＱ１□、Ｑ１３のエミッタ・ベース接合が逆方向
バイアスされ、出力トランジスタＱ１２ ｙ Ｑ１３の
コレクタ・エミッタ間降伏電圧はＢＶＯＢＯより高い値
を有するところのエミッタ開放コレクタ・ベース間降伏
電圧ＢＹＯＢＯに近い値となる。
かくして、本願発明によれば電源電圧ＶＯＯの異常な上
昇による出力トランジスタＱ１□。
昇による出力トランジスタＱ１□。
Ｑ１３の二次破壊降伏に対する強度を向上することが可
能となり、初期の目的を達成することができる。
能となり、初期の目的を達成することができる。
第１図は本発明に係るトランジスタ増幅回路の一例を示
し、第２図はエミッタ・ベース接合が種種の条件に制御
された場合のＶＯＥ−ＩＣ特性を示し、第３図は従来の
トランジスタ増幅回路を示し、第４図は従来のプッシュ
プル回路の負荷短絡防止回路を示す。 １・・・・・・初段増幅回路、Ｑ１１〜Ｑ２８・・・・
・・トランジスタ、Ｒ１、〜Ｒ２０，Ｒ３ｏ−Ｒ４、・
・・・・・抵抗、ＤＩｌ〜Ｄ、Ｄ−Ｄ ・・・・・・
ダイオード、Ｄ８・・・・・・ツェナ１３ ２１
２３ ナーダイオード、Ｃ・・・・・・コンデンサー、Ｌ・・
・・・・チョークコイル、ＳＰ・・・・・・スピーカ。
し、第２図はエミッタ・ベース接合が種種の条件に制御
された場合のＶＯＥ−ＩＣ特性を示し、第３図は従来の
トランジスタ増幅回路を示し、第４図は従来のプッシュ
プル回路の負荷短絡防止回路を示す。 １・・・・・・初段増幅回路、Ｑ１１〜Ｑ２８・・・・
・・トランジスタ、Ｒ１、〜Ｒ２０，Ｒ３ｏ−Ｒ４、・
・・・・・抵抗、ＤＩｌ〜Ｄ、Ｄ−Ｄ ・・・・・・
ダイオード、Ｄ８・・・・・・ツェナ１３ ２１
２３ ナーダイオード、Ｃ・・・・・・コンデンサー、Ｌ・・
・・・・チョークコイル、ＳＰ・・・・・・スピーカ。
Claims (1)
- 【特許請求の範囲】 １ 電源と出力端子との間にそのコレクタ・エミッタ経
路が接続された第１の出力トランジスタと、上記出力端
子と基底電位との間にそのコレクタ・エミッタ経路が接
続された第２の出力トランジスタと、上記出力端子と上
記基底電位との間に設けられ上記出力端子の出力が加え
られる直流カット用のコンデンサとを具備するとともに
上記第１の出力トランジスタと上記第２の出力トランジ
スタとがプッシュプル動作する如く構成されたトランジ
スタ増幅回路において、上記第１の出力トランジスタの
ベースと基底電位との間にそのコレクタ・エミッタ経路
が接続された制御トランジスタＱ９と、電源の電源電圧
■。 Ｃもしくは電源分圧電圧と基準電圧とを比較し上記電源
電圧もしくは上記電源分圧電圧が上記基準電圧を越えた
ときに上記制御トランジスタを導通せしめる出力を形成
する比較手段ＤＺ、Ｒ１８，Ｒ１９，Ｒ２ｏ、Ｑ１８と
を備えてなり、上記制御□□トランジスタが導通せしめ
られたときに上記コンデンサから上記出力端子に与えら
れる電位によって上記第１の出力トランジスタのベース
・エミッタ間に逆バイアス電圧が与えられるようにされ
てなることを特徴とするトランジスタ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48128273A JPS5834965B2 (ja) | 1973-11-16 | 1973-11-16 | トランジスタゾウフクカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48128273A JPS5834965B2 (ja) | 1973-11-16 | 1973-11-16 | トランジスタゾウフクカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5081248A JPS5081248A (ja) | 1975-07-01 |
| JPS5834965B2 true JPS5834965B2 (ja) | 1983-07-30 |
Family
ID=14980741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48128273A Expired JPS5834965B2 (ja) | 1973-11-16 | 1973-11-16 | トランジスタゾウフクカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834965B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516564A (en) * | 1978-07-24 | 1980-02-05 | Hitachi Ltd | Transistor amplifier circuit |
| JPS5530209A (en) * | 1978-08-25 | 1980-03-04 | Hitachi Ltd | Surge protection circuit |
| JPS5571304A (en) * | 1978-11-24 | 1980-05-29 | Hitachi Ltd | Protection circuit for power output circuit |
| JPS56132811U (ja) * | 1980-03-10 | 1981-10-08 | ||
| JPS6216609A (ja) * | 1985-07-15 | 1987-01-24 | Toshiba Corp | プツシユプル出力回路の出力地絡保護回路 |
-
1973
- 1973-11-16 JP JP48128273A patent/JPS5834965B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5081248A (ja) | 1975-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0510522Y2 (ja) | ||
| JP2674355B2 (ja) | パワー素子の過電流保護装置 | |
| KR930006304B1 (ko) | 온도검출회로 | |
| US4092693A (en) | Temperature sensing protection circuit for ic power chip having thermal hysteresis characteristic | |
| US3942075A (en) | Semi-conductor thermal protection arrangement | |
| JP2522208B2 (ja) | 半導体装置 | |
| US3678408A (en) | Transistor protective circuit | |
| KR920002686B1 (ko) | 정전유도형 자기소호소자의 과전류보호회로 | |
| US3992678A (en) | Protective circuit for transistor amplifier | |
| US4623950A (en) | Protective device for a power element of an integrated circuit | |
| KR910001050B1 (ko) | 열보호회로 | |
| US5047662A (en) | Inductive load driving circuit with inductively induced voltage compensating means | |
| US4333120A (en) | Transistor protection circuit | |
| US3600695A (en) | Power amplifier with overload protection | |
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| CA1055574A (en) | Logic driver circuit with output protection | |
| JP3649154B2 (ja) | 過電流保護装置 | |
| US5559661A (en) | Short-circuit-proof transistor output stage, especially ignition output stage for motor vehicles | |
| US4054845A (en) | Transient and thermal protection | |
| EP0408124B1 (en) | Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit | |
| JPH0147046B2 (ja) | ||
| JPH05505862A (ja) | 短絡から保護される、例えば自動車のための点火出力段であるトランジスタ出力段 | |
| JPH05137233A (ja) | サージ保護回路 | |
| JPS587689Y2 (ja) | エミッタフォロワ増幅回路 | |
| KR900005088Y1 (ko) | 소형모우터용 과부하 보호회로 |