JPS5836313B2 - 周期性信号の検出装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、周期性を有して到来する信号波のＳ 複数周期の相関を行なって、信号波検出の４比を向上さ
せるものである。

信号波の相関を行なう場合、相関回数が多くなるＳ に従って検出信号の４比を向上させることができる。

しかし、相関回数をあまり多くすると、相関回路を通過
し得る信号波の周波数帯域が狭くなるから、信号波の検
出が極めて困難になる。

この発明は、周期性信号を検出するときに、信号波の位
相が安定している場合は信号波の相関回数を増大させ、
逆に、信号波の位相が比較的不安定あるいは、位相が少
しづつ変化しているような場合は相関回数を減少させて
、信号波の検出を容易ならしめるごとく、信号波の安定
度に応じて相関回数が変化する信号検出装置を提供する
。

以下本発明を超音波パルスを用いて海底深度を測定する
音響測深機に用いた場合について説明する。

第１図において、パルス発生器１は一定周ＸＨ’ｒｏ毎
にパルス波（第２図ａ）を生成して送出する。

このパルス波ａによって送信器２が励起され、送受波器
３から超音波パルスが水中に向けて送波される。

水中からの反射波は受信器４において増巾、検波された
後、整形回路５へ送出される。

整形回路５は受信器４の出力を整形してマルチプレクサ
６へ送出する。

第２図ｂ１，ｂ２，ｂ３・・・・・・は、超音波パルス
の発射周期毎に受信器４が受信する受信信号の整形波を
示す。

整形波ｂ１，ｂ２・・・・・・において、Ｂ１Ｓ，Ｂ２
Ｓ・・・・・・は送信パルスを、Ｂ１Ｆ，Ｂ２Ｆは水中
の反射体（例えば魚群）、Ｂ１Ｒ，Ｂ２Ｒ，Ｂ３Ｒ・・
・・・・は海底反射波を示す。

マルチプレクサ６は、パルス発生器１から送出されるパ
ルス波に基づいて各周期の整形波ｂ１，ｂ２・・・・・
・を記憶回路７１乃至７５の各々へ切換えて送出する。

又、マルチプレクサ６は、書込みパルス発生器８が送出
する書込みパルスをも、上記切換動作に同期して、整形
波ｂ１，ｂ２・・・・・・が送出されている記憶回路７
１，７２・・・・・・の各々へ切換えて送出する。

書込みパルス発生器８は、パルス発生器１が出カパルス
を送出する毎にｎ個のパルス波を送出し，そのパルス波
の周期はｎ個のパルス波が送出される時間内に海底反射
パルスＢ，Ｒ，Ｂ２Ｒ・・・・・・が帰来するように設
定されている。

他方、記憶回路Ｔ１乃至７５の各々はｎ個の記憶素子で
構成され、書込みパルス発生器８から送出されるｎ個の
書込みパルスが各々が対応する番号の記憶素子へ導かれ
る。

従って、例えば、記憶回路７１へ第１周期の整形波ｂ１
が導かれた場合、発振パルスＢ１Ｓ、水中反射パルスＢ
，Ｆ、海底反射パルスＢ１Ｒ等は、各々の反射パルスの
深度にに対応する記憶素子に記憶される。

この場合、各記憶素子の記憶は、例えば、上記各反射パ
ルスの有無が２進値信号として記憶される。

記憶回路７１乃至７５の各々の記憶内容は読出パルス発
生器９から送出される読出パルスによって読出される。

読出パルスは、例えば、上記書込みパルスを微少時間遅
延させるごとくしてｎ個生成される。

そして、読出パルスの各々は、上記書込みパルスより微
少時間だけ遅れて各記憶素子へ送出され、その記憶内容
を読出す。

この場合、読出パルスは各記憶回路７１乃至７５の同一
番号の記憶素子の記憶内容を同時に読出すように印加さ
れる。

上記のようにして読出される記憶回路７１乃至７５の各
記憶出力はデコーダ−１０へ送出される。

デコーダ−１０は第１乃至第５の出力端Ｄ１乃至Ｄ，を
有し、記憶出力の一致数、すなわち相関数に対応した出
力端にその記憶出力を送出する。

例えば、記憶回路７１乃至７５のうちいずれか１つだけ
が記憶出力を送出したとき第１の出力端Ｄ１ に出力を
送出する。

又、２つの記憶回路から同時に出力が送出されると第２
の出力端Ｄ２に出力を送出し、３つの記憶回路から同時
に出力が送出されると第３の出力端Ｄ３に出力を送出し
、４つの記１意回路から同時に記憶出力が送出されると
第４の出力端Ｄ４ に出力を送出する。

そして記憶回路７１乃至７５の全部の記憶出力が一致し
て送出されると第５の出力端Ｄ５に出力を送出する。

デコーダ１０の出力端Ｄ１乃至Ｄ，の各出力のうち、Ｄ
１乃至Ｄ４の出力はゲート回路１１１乃至１１４の各々
を介してＯＲ回路１２から出力端Ｐｏへ送出される。

又、出力端Ｄ，の出力は直接ＯＲ回路１２から出力端Ｐ
。

へ送出される。そして、出力端Ｐ。

の出力が各周期の整形波ｂ１，ｂ２，ｂ３・・・・・・
の相関出力として用いられる。

ゲート回路１１１乃至１１４の各々は受信器４の受信号
の安定度に応じて制御される。

例え？ｆ、海底反射パルスＢ１ＲＰＪ至Ｂ，Ｊ）ように
全記憶回路Ｔ１乃至７５から同時に送出される場合は、
５周期間の相関が可能であるから、ゲート回路１１１乃
至１１４は非導通状態に制御され、端子Ｄ，の相関出力
のみがＯＲ回路１２から出力端Ｐ。

へ送出される。そして、信号波の安定度あるいは位相が
変化して、相関回数が４周期間のみ可能な場合は、ゲー
ト回路１１４が導通してデコーダ１０の出力端Ｄ４の出
力が送出される。

又、相関回数が３周期間のみ可能な場合は、さらに、ゲ
ート回路１１３が導通して、デコーダ−１０の出力端Ｄ
３の出力が送出される。

上期のように、ゲート回路１１１乃至１１４の導通数を
制御することにより相関回数の制御が行なわれる。

以下この動作について説明する。

ゲート回路１１１乃至１１４は各々が対応するフリツプ
フロツプ１３１乃至１３４のＱ出力によって制御され、
各々のＱ出力が高レベルのとき導通ずるように制御され
る。

フリツプフロツプ１３１乃至１３４の各Ｑ出力及びＱ出
力は、ゲート回路１４１あるいは１４２のいずれかを通
過するパルス発生器１のパルス出力によって高レベルに
反転される。

すなわち、パルス発生器１のパルス波（第２図ａ）がゲ
ート回路１４１を通過した場合は各フリツプフロツプ１
３１乃至１３４のＱ出力が高レベルに反転される。

又、パルス波ａがゲート回路１４２を通過した場合は、
Ｑ出力が高レベルに反転される。

この場合、ゲート回路１４１を通過したパルス波は、各
フリツプフロツプ１３１乃至１３４毎に設けられたゲー
ト回路１５１乃至１５４を介してそれぞれのフリツプフ
ロツプ回路へ導かれる。

又、ゲート回路１４２を通過したパルス波はゲート回路
１６１乃至１６４の各々を介してそれぞれのフリツプフ
ロツプ１３１乃至１３４へ導かれる。

そして、ゲート回路１５１乃至１５４及び１６１乃至１
６４の各々は可逆計数回路１７の計数値に応じて導通、
非導通が制御される。

可逆計数回路１７は、第１図においては、４進計数回路
で構成され、その計数値に応じてマトリクス回路１８が
その出力端Ｍ１乃至Ｍ４のいずれかに高レベル出力を送
出する。

マトリクス回路１８は、上記計数値が１のとき、出力端
Ｍ１ に高レベル出力を送出し、この出力によってゲー
ト回路１５１及び１６１が導通させられる。

上記計数値が２のとき、マトリクス回路１８は出力端Ｍ
２に高レベル出力を送出し、ゲ゛一ト回路１５２及び１
６２を導通させる。

以後同様にして、上記計数値が３，４と変化するにつれ
て、マｌ− ＩＪクス回路１８は出力端Ｍ３，Ｍ４に順
次高レベル出力を送出する。

そして、出力端Ｍ３の高レベル出力によってゲート回路
１５３及び１６３が、又、出力端鳩の高レベル出力はゲ
ート回路１５４及び１６４へ送出される。

他方、可逆計数回路１７はゲート回路１４１を通過した
パルス波ａを加算計数し、又、ゲート回路１４２を通過
したパルス波ａを減算計数する。

従って、ゲート回路１４１からパルス波ａが送出される
とき、可逆計数回路１７はその計数値が増加する。

そして、パルス波ａは各フリツプフロツプ１３１乃至１
３４のＱ側を順に高レベルに反転させていくから、計数
値の増大と共に、ゲート回路１１１乃至１１４がゲート
回路１１１から順に非導通状態に制御される。

又、上記とは逆に、ゲート回路１４２からパルス波ａが
送出されるときは、可逆計数回路１７はその計数値が順
次減少する。

又、パルス波ａはフリツプフロツプ１３１乃至１３４の
各Ｑ側を順に高レベルに反転させるから、ゲート回路１
１１乃至１１４は計数値の減少とともに、ゲート回路１
１４から順に導通状態に反転させられる。

従って、パルス波ａがゲート回路１４１を通過する場合
は、ゲート回路１１１乃至１１４がゲート回路１１１か
ら順に非導通に切換えられるから、この場合は、出力端
Ｐ。

に送出される信号波の相関回数が増大する。

又、パルス波ａがゲート回路１４２を通過する場合は、
ゲート回路１１４から順に導通状態に切換えられるから
、・この場合は相関回数が減少する。

従って、上記から明きらかなように、信号波の安定度に
応じて、パルス波ａをゲート回路１４１，１４２のいず
れかを通過させることにより、信号波を検出する相関回
数を適当回数に切換えることが可能になる。

ゲート回路１４１及び１４２は信号記憶回路２１の出力
によって制御される。

信号記憶回路２１はＤＴフリツプフロツプ２２とＲＳフ
リツプフロツプ２３とで構成される。

ＲＳフリツプフロツプ２３のＳ端子には出力端Ｐ。

の検出信号が導かれ、Ｒ端子にはパルス波ａが導かれる
。

今、第３図に示すように、任意の周期Ｔｎにおいて、出
力端Ｐ。

に検出信号Ｂ（第３図ｂりが送出されたとすると、ＲＳ
フリツプフロツプ２３はこの検出信号ＢによってＱ出力
が高レベルに反転させられる（第３図Ｃ）。

そして、このＱ出力ＣはＤＴフリツプフロツプ２２のＤ
端子へ送出される。

ＤＴフリツプフロツプ２２は、トリガ端子Ｔにパルス波
が印加されたとき、Ｑ出力がＤ端子のレベルに追従する
。

又、Ｔ端子にはパルス波ａ′が導かれる。

従って、次周期Ｔ ｎ ＋ １のパルス波Ａ２が印加さ
れたとき、ＤＴフリツプフロツプ２２のＱ出力は高レベ
ルになる。

（第３図ｄ）又、パルス波Ａ２はＲＳフリツプフロツプ
２３のＲ端子へも印加され、そのＱ出力を低レベルにリ
セットさせる。

なお、このリセット動作は、厳密には微少時間遅延して
行なわれる。

ＤＴフリツプフロツプ２２のＱ出力はゲ゛一ト回路１４
１へ送比されると同時に、反転増巾器２４を介してゲー
ト回路１４２へも送出される。

従って、ＤＴフリツプフロツプ２２のＱ出力が高レベル
のときは、パルス波Ａ２はゲート回路１４１を通過する
から、前記のように、次周期Ｔ ｎ ＋ １における相
関回数が１回多くなる。

そして、次周期Ｔ ｎ ＋１において、上記と同様に、
信号波Ｂか出力端Ｐ。

に送出された場合は、次のパルス波Ａ３もゲート回路１
４１を通過するから、相関回数がさらに１回多くなる。

以後同様にして、信号波が検出される毎に相関回数が１
回づつ多くなり、可逆計数回路１７の計数値が４になっ
たとき、マトリクス回路１８の出力端鳩の高レベル出力
が反転増巾器２０を介してゲート回路１４１へ送出され
る。

そして、ゲート回路１４１を遮断する。従って，その後
は、可逆計数回路１７の計数値は４の状態で維持される
から、出力端Ｐ。

にはデコーダ−１０の出力端Ｄ，の出力のみが送出され
る。

その後、Ｔ ｎ ＋ ２周期において、出力端Ｐ。

に信号波が検出されなかった場合、ＲＳフリツプフロツ
プ２３のＱ出力は、パルス波Ａ３ によってリセットさ
れ低レベルに保持される。

従って、次周期Ｔ ｎ ＋ ３のパルス波Ａ４が送出さ
れたとき、ＤＴフリツプフロツプ２２のＱ出力は低レベ
ルに反転する（第３図ｄ）。

従って、パルス波Ａ４はゲート回路１４２を通過する結
果、相関回数が１回減少する。

以後同様にして、出力端Ｐ。に相関出力が送出されない
場合は、パルス発生器１からパルス波が送出される毎に
相関回数が１回ずつ減少する。

そして、相関回数が１回になったとき、すなわち、可逆
計数回路１７の計数値が１になつたとき、マトリクス回
路１８の出力端Ｍ１ の高レベル出力が反転増巾器１９
を介してゲート回路１４２へ送出される。

従って、ゲート回路１４２は遮断される結果、相関回数
が１回の状態で保持される。

以上のように、本発明においては、信号波の安定度に応
じて相関回数が自動的に制御されるから、相関回路の相
関回数を信号波の安定度に最も適した回数に制御するこ
とができる。

なお、第１図においては、記憶回路７１乃至７５の５段
が用いられているが、これは５段に限定されるものでは
なく、任意の段数に設定することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図及び
第３図はその動作を説明するための波形図を示す。

Claims (1)

1. 【特許請求の範囲】 １ 周期性を有して到来する第１乃至第ｎ周期の信号波
   を各周期毎に別個に記憶する第１乃至第ｎの記憶回路と
   、 該第１乃至第ｎの記憶回路の記憶内容を同時に読出す読
   出し回路と、 第１乃至第ｎの出力端を有し、上記読出し回路によって
   読出される記憶信号の一致数に応じて第１乃至第ｎの出
   力端のいずれかに出力を送出するデコーダーと、 該デコーダーの第１乃至第ｎの出力のうち第１から第（
   ｎ−１）の出力の通過を各々別個に制御する第１乃至第
   （ｎ−１）のゲート回路と、該第１乃至第（ｎ−１）の
   ゲート回路出力と上記デコーダーの第ｎの出力とを送出
   する論理和回路と、 該論理和回路から出力が送出されるとき該出力に基づい
   て上記周期性信号の周期毎に上記第１乃至第（ｎ−１）
   のゲートを第１ゲートから順に遮断し、又、上記周期性
   信号の１周期間に論理和回路から出力が送出されないと
   き上記周期毎に上記第１乃至第（ｎ−１）のゲートを第
   （ｎ−１）ゲートから順に導通させるごとく制御を行う
   制御回路とを具備し、 上記論理和回路の出力を周期性信号の検出信号として用
   いることを特徴とする周期性信号の検出装置。