JPS5836541B2 - デンキカイロソウチ - Google Patents

Description

【発明の詳細な説明】 この発明は所定周波数帯域内の周波数を有する入力信号
を検出する電気回路手段に関するものである。

この発明によれば、所定周波数帯域内の周波数を有する
入力信号を検出する電気回路手段において、それぞれ入
力信号源に接続される入力端子と切替入力端子とを有す
る第１及び第２のサンプリング手段と、制御入力端子と
第１及び第２の出力手段を有し、使用の際、第１及び第
２の切替信号を発生するために適合される発振手段と、
前記発振手段の第１及び第２の出力手段をそれぞれ第１
及び第２のサンプリング手段の切替入力端子に結合する
手段と、制御信号を発振手段の制御入力端子に与える手
段とを備え、これにより、切替信号は各第１及び第２の
サンプリング手段に第１及び第２のサンプリング期間、
入力信号を与えて、動作させ、このうち、第１のサンプ
リング期間の周波数は所要帯域の周波数と設定された関
係を有し、動作の際、第１のサンプリング手段が適合さ
れると、所要帯域内の前記周波数と入力信号周波数との
差及び／又は第１のサンプリング期間と入力信号との間
の所定位相関係からの隔たりを示す制御信号を発生する
ように構成され、所要帯域内の周波数を有する入力信号
をあらわす制御信号が発振手段に与えられると、第１の
切替信号が変化して、第１のサンプリング期間を入力信
号と所定の周波数及び位相関係になるようにし、他力、
第２の切替信号が変化して、第２のサンプリング期間を
入力信号と他の周波数及び位相関係になるようにし、第
２のサンプリング期間が入力信号と前記他の周波数及び
位相関係を持ち、入力信号の大きさが所定値以上になる
と、前記第２のサンプリング手段が適合され、入力信号
の検出をあらわす出力信号を発生することを特徴とする
電気回路手段が得られる。

第１のサンプリング期間の周波数が初期的には所定帯域
内の前記周波数の２倍に等しく、しかし、その周波数は
上部及び下部周波数がそれぞれ設定帯域内の上部及び下
部周波数の２倍に等しい範囲において可変できることが
好ましい。

また、第１のサンプリング期間の周波数が入力信号周波
数の２倍に等しい値に変化したとき、各第１のサンプリ
ング期間は入力信号の極性が変化する時点又はその近傍
を中心とする時間帯に広がる。

第１のサンプリング期間は連続的な第１のサンプリング
期間の間の時間の２倍に等しいことが望ましい。

更に、第２のサンプリング期間も又、初期的には所定帯
域内の前記周波数の２倍に等しい周波数をもち、その帯
域の上部及び下部周波数の２倍に等しい上部及び下部周
波数を有する帯域において可変できることが好ましい。

各第２のサンプリング期間は連続する第２のサンプリン
グ期間の間の時間の２倍の期間に広がることが望ましい
。

第２のサンプリング期間の周波数が入力信号周波数の２
倍の値まで変化されたとき、各第２のサンプリング期間
は入力信号の半サイクル内に、始まり、終了するのが適
当である。

第２のサンプリング期間は入力信号の極性が変化する時
点で生起するのが好ましい。

以下、図面を参照して説明する。

第１図はこの発明の一実施例を示すブロック図である。

第１図の電気回路は予め定められた狭い周波数帯域内に
ある入力信号を検出する装置である。

尚、入力信号は極性が正負に変化する交流的な信号であ
る。

この装置は前述した帯域外の高レベルの雑音及び他の信
号、特に、設定周波数の高調波ｌこ対して動作しないよ
うに設計されている。

この電気回路は発振回路１と２つのサンプリング回路３
及び５とを有し、サンプリング回路３及び５はそれぞれ
、発振回路１から抽出された切替信号によって動作する
ように構或されている。

周波数のわからない入力信号は２つのサンプリング回路
のうち第１のサンプリング回路、即ち、発振器用サンプ
リング回路３にまず加えられ、入力信号の周波数が設定
された周波数帯域内にあれば制御電圧を発生する。

制御電庄は発振器１に与えられ、切替信号の周波数を入
力信号周波数の倍数である周波数に維持するか、又は、
その周波数まで変化させる。

入力信号周波数の倍数に等しい周波数で発生された更に
他の切替信号は入力信号をも受信する第２のサンプリン
グ回路、ワードサンプリング回路５に供給される。

このワードサンプリング回路５は切替信号が周波数及び
位相において拘束（ロック）された入力信号であって、
予め設定された閾値以上の振幅を有する入力信号の場合
に、その検出結果をあらわす出力信号を与える。

第１図を参照すると、発振器用サンプリング回路３は一
刻のコンデンサＣ２Ａ及ひＣ２Ｂと、各コンデンサＣ２
Ａ及びＣ２Ｂと結合されたＭＯＳスイッチングトランジ
スタＴＲ２Ａ及びＴＲ２Ｂとを備えている。

各コンデンサＣ２Ａ，Ｃ２Ｂは接地と各トランジスタＴ
Ｒ２Ａ，ＴＲ２Ｂのソース電極との間に接続されている
。

各トランジスタのドレイン電極はサンプリング回路３の
抵抗ＲＶに接続され、抵抗ＲＶは順に以下に述べるパイ
アス回路７、及び入力コンデンサＣＩＮを介して入力信
号源に接続されている。

各コンデンサＣ２Ａ，Ｃ２Ｂとこれを接続された各トラ
ンジスタＴＲ２Ａ，ＴＲ２Ｂの接続点は差動増幅器Ａ１
の入力端子に接続されている。

増幅器Ａ１の出力端子は発振回路１の制御端子に連結さ
れている。

発振回路１は電圧制御発振器ＶＣＯ １分割回路Ｄ及び
ゲート回路Ｇとからなっている。

発振器ＶＣＯは発振器内で発生するランプ電圧によって
決定される周波数で発振を行なう自走発振器である。

ここで、説明の都合上、発振器ＶＣＯに自走発振を行な
わせるような制御電圧を与える入力信号の周波数を基準
周波数と呼ぶ。

この発振周波数は差動増幅器Ａ１から発振回路に与えら
れる制御電圧によってランプ電圧の大きさを変化させる
ことにより、変什させることができる。

発振周波数の変化は予め定められた周波数帯域の上限及
び下限周波数を６倍した上限及び下限周波数帯域に制限
される。

分割回路Ｄは発振器ＶＯＯの出力に結合された入力端子
と６つの出力端子とを有している。

発振器ＶＯＯから振動が与えられると、分割回路Ｄはパ
ルス列を発生する。

パルス列における各パルスは発振器ＶＯＯの振動期間に
等しい期間を持ち、次のパルスは次の時間域を占有し、
回路Ｄの次の出力端子にあらわれる。

分割回路Ｄからのパルスはその出力に２列の切替パルス
を与えるゲート回路Ｇに与えられる。

２列の切替パルスのうち、第１列におけるパルスφ２Ａ
及びφ２Ｂはゲート回路Ｇの第１幻の出力端子に交互に
あらわれる。

これらの出力端子はトランジスタＴＲ２Ａ及びＴＲ２Ｂ
のゲートにそれぞれ接続されている。

同様に、切替パルスの第２列のパルスφ３Ａ及びφ３Ｂ
はゲート回路Ｇの第２幻の出力端子に交互にあらわれる
。

これらの出力端子は以下に述べるようなワードサンプリ
ング回路に接続されている。

ワードサンプリング回路５は各スイッチングトランジス
タＴＲ３Ａ及びＴＲ３Ｂにそれぞれ結合された一対のコ
ンデンサＣ３Ａ及びＣ３Ｂを有している。

発振器用サンプリング回路３におけるコンデンサの場合
と同様に、各コンデンサＣ３Ａ，Ｃ３Ｂは接地とトラン
ジスタ’ｌ’Ｒ３Ａ，ＴＲ３Ｂのソース電極間に接続さ
れている。

トランジスタＴＲ３Ａ ，ＴＲ３Ｂのドレイン電極は抵
抗ＲＷ，上述したバイアス回路７及び入力コンデンサＣ
ＩＮを介して未知信号源に結合されている。

トランジスタＴＲ３Ａ及びＴＲ３Ｂのゲート電極はそれ
ぞれゲート回路Ｇの第２幻の出力端子にそれぞれ接続さ
れている。

ワードサンプリング回路５において、各コンデンサＣ３
Ａ，Ｃ３ＢとトランジスタＴＲ３Ａ，ＴＲ３Ｂとの結合
点は電圧比較器Ｃの各入力端子に結ばれている。

比較器Ｃの各入力端子における電圧差が予め設定された
閾値を越え、且つ、予め定められたサイン（符号）を有
している場合、比較器Ｃの出力は１０″状態からｌｌＩ
Ｉ′状態に切替えられる。

実際上、比較器Ｃは２つの動作閾値を有している。

まず、ターンオン動作閾値はこの閾値に差入力電圧が達
すると、出力をＩＩＩＩ′状態に切替えさせる。

この″１′ｌ状態になると、閾値は前の値の半分に減少
する。

これは人力がバースト信号の形をとる場合、等しいター
ンオン及びターンオフ時間を与える。

比較器Ｃの出力は英国特許第１２７９６１１号明細書で
開示された形式のワードカウンタＷＣのデータ入力端子
に接続されている。

このカウンタＷＣはゲート回路Ｇの第５番目の出力端子
からのクロックパルスφ１が与えられる第２の入力端子
と、駆動回路ＤＣを介して装置の出力端子に設けられた
スイッチに接続された出力端子とを有している。

バイアス回路７は１００％負帰還を与え、全体にわたっ
て一様な利得を得るために、出力端子に直接接続された
第１の入力端子を有する差動増幅器Ａ２を備えている。

差動増幅器Ａ２の出力端子は抵抗ＲＶ及びＲＷのコンデ
ンサＣ２Ａ，Ｃ３Ａから離れた側の端子に接続されてい
る。

バイアス回路７における差動増幅器Ａ２の第２の入力端
子はコンデンサＣＩＮに接続されると共に、高抵抗のバ
イアス抵抗ＲＢを介して、抵抗回路網（図示せず）の中
点に接続されている。

この抵抗回路網は直流電源の負端子と接地間に接続され
ている。

この装置を使用する場合、バイアス回路７は信号源から
の信号に対して高入力インピーダンスを示し、この人力
インピーダンスはサンプリング回路（こおける電圧レベ
ルの変化とは無関係に不変である。

バイアス回路７は直流電源電圧の１／２に等しい所定の
バイアスレベルをコンデンサＣＩＮ，Ｃ２Ａ，Ｃ２Ｂ，
Ｃ３Ａ及びＣ３Ｂのそれぞれに与える。

これらコンデンサに与えられた信号はバイアスレベルの
上下に電圧変動を生じさせる。

この装置を構或する種々の回路に電源が供給され、入力
信号がない状態では、電圧制御発振器ＶＯＯは前述した
帯域における上下限間の中心周波数を６倍した周波数で
電気振動を行なっている，これらの振動は分割回路Ｄに
与えられ、ゲート回路Ｇの各幻の出力端子に２列の切替
パルスを発生させる。

第２ｂ図を参照すると、第１列の切替パルスφ２Ａ φ
２Ｂはそれぞれ発振器ＶＣＯからの振動の２サイクル期
間続き、且つ、各列における先行パルスから１振動サイ
クルに等しい時間間隔だけ離れている。

交互に発生するパルスφ２Ａ及びφ２Ｂはそれぞれトラ
ンジスタＴＲ２Ａ及びＴＲ２Ｂに与えられ、各パルスは
ソース電極に関して負の状態にあるトランジスタのゲー
ト電極を駆動する。

これによって、トランジスタはパルス期間中導通する。

もし、入力信号の周波数が第２図ａに示すように、発振
器ＶＯＯの発振周波数の１／６に等しいならば、各切替
パルスφ２Ａ，φ２Ｂは入力信号の１／３の期間に等し
い時間間隔だけ継続する。

連続するパルスの間には、入力信号の１／６の期間に相
当する時間間隔がある。

入力信号の極性が変化する時点に、各切替パルスφ２Ａ
及びφ２Ｂの中央が位置づけられると、トランジスタＴ
Ｒ２Ａは入力信号期間の１／３の時間だけ導通し、この
期間の中点において、その信号の極性が正極性から負極
性に変化する。

同様に、トランジスタＴＲ２Ｂは間隔をおいた入力信号
の１／３に等しい期間導通し、この期間の中点で負から
正極性に変化する。

トランジスタＴＲ２Ａに与えられる各切替パルスφ２Ａ
の最初の半分の期間に、小さな正の電荷がトランジスタ
ＴＲ２Ａを介してコンデンサＣ２Ａに流れる。

切替パルスφ２Ａの次の半期間中に、コンデンサＣ２Ａ
に与えられた電圧の極性が反転すると、７正電荷はコン
デンサから除去される。

したがって、トランジスタＴＲ２Ａに刻して切替パルス
を印加した結果として、コンデンサＣ２Ａにおける正味
の電荷の増加はない。

同様に、小さな負の竃荷はトランジスタＴＲ２Ｂに与え
られる切替パルスφ２Ｂの最初の半期間中にコンデンサ
Ｃ２Ｂに充電され、その電荷は各パルスの第２半期間中
に除去され、コンデンサＣ２Ｂにおける正味の電荷の増
減はない。

入力信号が発振器から抽出された切替パルスと上述した
周波数及び位相を持っている限り、コンデンサＣ２Ａ及
びＣ２Ｂの両端電圧はバイアス回路からのバイアス電圧
ＶＢの大きさに等しい状態を維持する。

これらの電圧ＶＢは差動増幅器Ａ１の各入力端子に与え
られ、ＶＢに等しい出力電圧が増幅器から発生する。

発振器Ｖｃｏの制御入力端子に加えられるこの出力電圧
ＶＢによって、発振器のランプ電圧は所定周波数帯域の
真中の発振周波数を維持する。

即ち、発振周波数は人力信号周波数の６倍に等しい。

入力信号が発振周波数の１／６以下であって、所定周波
数帯域内であれば、トランジスタＴＲ２Ａ及びＴＲ２Ｂ
に与えられる切替パルスφ２Ａ及びφ２Ｂは入力信号に
関して位相において変化する。

この場合、各切替パルスφ２ＡがトランジスタＴＲ２Ａ
に与えられている時には、入力信号は負期間より正期間
が長くなる。

各切替パルスφ２ＢがトランジスタＴＲ２Ｂに加えられ
る時には、入力信号は正期間より負期間が長くなる。

その結果コンデンサＣ２Ａの電圧はコンデンサＣ２Ｂの
電圧に関して正になる。

他の短い時間には、コンデンサＣ２Ａの電圧はコンデン
サＣ２Ｂの電圧に関して負になる。

最終的な効果は平均的に、コンデンサＣ２Ｂより、コン
デンサＣ２Ａにより大きな正電圧か存在していることで
ある。

これを差動増幅器Ａ１の出力電圧をより正にさせ、その
結果、発振器のランプ電圧は上昇し、発振器の発振周波
数は入力信号の周波数の６倍に等しくなるまで低下する
。

発振器ＶＯＯの周波数がこの低い値に達するまでに要す
る時間は積分保持システムＲＶ，Ｃ２Ａ及びＣ２Ｂの時
定数によって決まる。

人力信号の周波数が発振周波数の１／６以上で所定周波
数帯域内にあれば、増幅器Ａ１からは低い出力電圧が生
じ、発振器ＶＯＯには逓減したランプ電圧が加えられ、
発振周波数がこれに応じて増加する。

入力信号の周波数が発振器ＶＯＯの発振周波数の｝／６
に等しく、且つ、入力信号がその極性を変化する時点に
、切替パルスが中央に位置づけられていない場合、コン
デンサＣ２Ａ及びＣ２Ｂの一力における電圧は他力に対
して正になる。

これは発振器ＶＯＯに与えられる制御電圧を変化させ、
発振器の発振周波数を変化させる。

このような周波数の変化は必然的に切替パルスと入力信
号との間の位相を変化させ、この周波数変化は切替パル
スと入力信号との間の位相が好ましい位相関係になるま
で継続する。

．この時点において、発振器ＶＯＯに与えられる制御電
圧は発振器ＶＯＯの発振周波数に対応した値に戻り、発
振周波数は入力信号の周波数の６倍に等しい値に復帰す
る。

前述したように、発振器ＶＯＯのランプ電圧には上限及
び下限がある。

したがって、入力信号の周波数が所定の周波数帯域外に
ある場合には、増幅器Ａ１から上限及び下限の外側のラ
ンプ電圧を動かすことができない制御電圧が生じる。

そのため、発振周波数を入力信号周波数の６倍に等しい
値にすることができない。

入力信号が発振器ＶＯＯの自走周波数と等しい周波数を
有するか、又は、入力信号の周波数が上述した形で入力
信号周波数に拘束される発振器の自走周波数に十分近い
ものと仮定して、ワードサンプリング回路に与えられる
他の切替パルスφの及びφ３Ｂの効果を考える。

前述したように、これら他の切替パルスはそれぞれ発振
器ＶＣＯの発振周波数期間の２倍に等しい期間を持ち、
このため、入力信号の期間の１／３の期間を有している
。

各パルスは入力信号の１／６の期間をおいて、次のパル
スから分離されている。

これらのパルスφ３Ａ及びφ３Ｂはそれぞれトランジス
タＴＲ３Ａ及びＴＲ３Ｂに供給される。

切替パルスφ３Ａ又はφ３ＢがトランジスタＴＲ３Ａ又
はＴＲ３Ｂに与えられている期間中、トランジスタは導
通し、届力信号はそれに接続されているコンデンサＣ３
Ａ又はＣ３Ｂに加えられる各パルスの始端において入力
信号が負から正極性に移行するように、トランジスタＴ
Ｒ３Ａに与えられるパルスφ３Ａの位相を選んでおく。

そのパルスは入力信号の正の半サイクルの２／３期間継
続することになる。

トランジスタφ３Ｂの場合には、各パルスφ３Ｂは入力
信号の負の半サイクルの始端で発生し、その半サイクル
の２／３期間だけ継続する。

その結果、正電荷は入力信号の各正の半サイクルの一部
期間中に、コンデンサＣａＡ中に流れ、負電荷は負の半
サイクルの一部期間中にコンデンサＣ３Ｂに流れる。

入力信号の周波数が発振器ＶＯＯの発振周波数に対して
１／６に等しい状態のままであり、切替パルスの位相が
上述した状態にあるとすると、正電荷はコンデンサＣ３
Ａに蓄積され、これに等しい負電荷はコンデンサＣ３Ｂ
に蓄積される。

コンデンサＣ３Ａ及びＣ３Ｂの両端における電圧は比較
器Ｃの各入力端子に与えられる。

両入力端子の差電圧が正しいサインをもち、しかも、所
定の大きさ以上の入力信号振幅をあらわすための設定さ
れた閾値を越えている場合、比較器Ｃの出力はｌｌＯ”
状態から″１ｌ＋状態に切替わる。

比較器Ｃの出力は英国特許第１２７９６１１号明細書で
開示された形式のワードカウンタＷＣのテ゛一夕人力端
子に印加される。

前述したように、カウンタＷＣはゲート回路Ｇの第５出
力端子からクロツクパルスφ１を受信するクロツク入力
端子を有している。

各クロツクパルスφ１は発振器ＶＯＯの発振期間と同じ
期間を有し、そのパルスの繰り返し周波数は発振器の発
振周波数の１／６、即ち、入力信号の周波数に等しい。

英国特許第１２７９６１１号明細書に記載されているよ
うに、カウンタＷＣの出力はもし比較器Ｃの出力が１１
１＋に切替えられているならば、第１の状態から、所定
周波数帯域内の周波数を有する信号の検出をあらわす第
２の状態に切替えられるだけであり、カウンタＷＣが所
定数の連続クロツクパルスφ１を受信している間、その
状態のままである。

これにより、所定周波数帯域内の一時的な入力信号が装
置の出力端にある駆動回路及びスイッチに出力信号を与
えることを防止している。

各サンプリング回路における蓄積手段の積分の性質によ
り、この回路は高レベルの雑音及び発振器ＶＯＯによっ
て決められた範囲外の周波数に刻して、動作しない。

この回路はまた検出範囲内の周波数の高調波に刻しても
動作しない。

例えば、所定範囲における周波数の２倍に等しい周波数
を有する入力信号に対して、発振器用サンプリング回路
３に与えられた各サンプリングパルスは入力信号の１サ
イクルの２／３に広がる。

したがって、入力信号の周波数が変化すれば、コンデン
ーサＣ２Ａ及びＣ２Ｂには同極性で同じ大きさの電荷が
蓄積される。

言い換えれば、差動増幅器Ａ１の両入力端子に与えられ
る電圧は大きさ及び位相において等しい状態になり、発
振器ＶＣＯに与えられる出力電圧は変化することかでき
ない。

したがって、発振器の発振周波数には影響はなく、入力
信号との同期も維持できない。

サンプリング回路５に関して、回路に与えられる各サン
プリングパルスは１サイクルの同時点で生起し、比較器
Ｃに与えられる電圧は大きさ及び位相｛ζおいて等しい
ままであり、比較器の出力は″１ｎ状態に切替えられな
い。

高調波が所定周波数帯内の周波数の偶数倍の周波数をも
つ場合に対しても同様である。

所定範囲内の第３高調波周波数の場合、発振器用及びワ
ードサンプリング回路３及び５に印加される切替パルス
はそれぞれ入力信号の完全な１サイクルに広がる。

したかつて、コンデンサＣ２Ａ，Ｃ２Ｂ，Ｃ３Ａ及びＣ
３Ｂのいずれにも正味の電荷は蓄積されず、差動増幅器
Ａ１の制御電圧又は比較器Ｃの出力に変化か生じない。

第５高調波の場合、発振器ｖｃｏは入力信号にロックさ
れるが、コンデンサＣ３Ａ及びＣ３Ｂの電荷の極性は比
較器Ｃの出力Ｉｔ １ ｎ状態を与えるために必要な極
性と逆極性となる。

第７高周波の場合、差動増幅器Ａ１からの制御電圧を与
える大きさ及びサインの電圧が生じ、発振器ＶＣＯの周
波数は入力信号の周波数にロックされる。

ワードサンプリング回路のコンデンサＣ３Ａ及びＣ３Ｂ
からの電圧も変化し、この電圧は比較器Ｃの出力を切替
えるために適当な位相を有している。

しかしながら、電圧におけるこの変化の振幅は所定周波
数帯域内で同じ振幅の入力信号によってもたらされる変
化に比べて１８ｄＢだけ小さい。

第１図に示す回路はワードサンプリング回路５に与えら
れる各切替パルスの位相を変化させることによって、変
化させることができる。

各パルスが入力信号の単一の半サイクル期間中に始まり
且つ終了している限り、そして、各パルスが連続パルス
間のスペースの２倍の期間を持っている限り、この回路
は高周波に対して動作しない。

発振器用サンプリング回路３の切替パルスに関して、切
替パルスの期間が変化しでも、各パルスが入力信号の極
性変什点を中心にしている限り、高調波に対して応動で
きる。

例えば、第１図の装置の１つの変形として、発振器ＶＯ
Ｏの発振周波数を調節して、ワードサンプリング回路に
与えられる各切替パルスが所定帯域内の周波数を有する
全入力信号に対して入力信号の１サイクルの１／３に等
しい期間を持つようにすることが上げられる。

各パルスは人力信号の最大又は最小値の中央に位置づけ
られる。

発振器用サンプリング回路に関して、どの回路の各切替
パルスはワードサンプリング回路の２つの相隣り合うパ
ルス間の時間間隙を占有する。

即ち、発振器用サンプリング回路のパルス期間は人力信
号の１サイクルの１／６に等し（／２ｏ この変形された回路は所定０帯域内における周波数の２
倍に等しい周波数を有する入力信号に苅して動作を行な
わない。

所定帯域内の周波数の第３高調波である入力信号は発振
器ＶＯＯの周波数を入力信号にロックさせる。

しかしながら、ワードサンプリング回路におけるコンデ
ンサの電荷の極性は零の平均値をとり、比較器Ｃの出力
に変化を生じない。

第３高調波以上の高調波の影響は回路の入力端子におい
て、適当な高周波減衰を与えることによって除去できる
。

第１図に示した回路では発振器ＶＯＯが人力信号にロッ
クされると、コンデンサＣ２Ａ及びＣ２Ｂにおける正味
の電荷の変動は極めて低く、値において一定である。

しかしながら、切替パルスが与えられると、各コンデン
サの電荷は一時的に増加し、連続する切替パルス間の時
間空隙の間に、零まで減少する。

このように、電荷が一時的に増減すると、発振器ＶＣＯ
の発振周波数か不安定となる。

この不安定さを防止するために、差動増幅器Ａ１の出力
端子はスイッチ及び制御入力端子と接地間の蓄積容量を
介して発振器ＶＯＯの制御入力端子に結合されている。

このスイッチはそのスイッチを連続パルスφ２Ａ，φ２
Ｂ間の間隙中に閉或させる分割器からのパルスによって
駆動される。

？の結果、コンデンサは切替パルス間の間隙中における
コンデンサＣ２ＡとＣ２Ｂの電荷間の差をあらわし、電
荷における一時的な不安定性によって悪影響を受けない
一定電圧まで充電される。

第１図の回路の他の変形として、スイッチをワードサン
プリング回路における比較器Ｃの入力端子に設けること
が考えられる。

比較器の閾値電圧を変化させるための回路はそのスイッ
チに接続されている。

ワードカウンタの出力が所定帯域内の周波数を有する入
力信号の検出を示す状態に切替わると、スイッチはワー
ドカウンタから供給される出力電圧によって動作させら
れる。

スイッチを動作させることの効果はある値まで、閾値電
圧を変化させることである。

即ち、コンデンサＣ３Ａ及びＣ３Ｂの電荷がターンオン
値の１／２まで低下すると、比較器の出力端子だけかｌ
ｌ１″状態から″ Ｉｔ状態まで戻るようにしておく。

これによって、比較器の出力端子か元の閾値についてコ
ンデンサＣ３Ａ及びＣ３Ｂの電圧の小さな変動によって
ｎ ｎ及びｌｌ１″状態の間でスイッチングするの
を防止している。

以下、この発明の特許請求の範囲記載以外の特徴につい
て説明する。

１．特許請求の範囲に記載された電気回路装置において
、第１のサンプリング期間の周波数が初期的には所定帯
域内の前記周波数の２倍に等しいが、所定帯域の上部及
び下部周波数の２倍に等しい上部及び下部周波数の帯域
にわたって可変でき、また、第１のサンプリング期間の
周波数が入力信号周波数の２倍に等しい値に変化したと
き、各第１のサンプリング期間は入力信号の極性が変化
する時点又はその近傍に広かるように構成された電気回
路装置。

２，第１項において、各第１のサンプリング期間が連続
する第１０）サンプリング期間の間の時間間隙の２倍の
間隙を有している電気回路装置。

３．第１又は第２項において、第２のサンプリング期間
もまた初期的には所定帯域内の前記周波数の２倍に等し
い周波数を持っているが、所定帯域の上部及び下部周波
数の２倍に等しい上部及び下部周波数にわたって変化で
きる電気回路装置。

４．第３項において、第２のサンプリング期間がそれぞ
れ連続する第２のサンプリング期間の間における時間間
隙の２倍の時間幅を有している電気回路装置。

５，第４項において、第２のサンプリング期間は第２の
サンプリング期間の周波数が入力信号周波数の２倍に等
しい値に変化した場合、入力信号の半サイクル時間内で
始まり且つ終了する電気回路装置。

６。

第５項において、第２のサンプリング期間はそれぞれ入
力信号の極性が変化する時点で始まる電気回路装置。

７．前述した各項において、第１のサンプリング手段は
積分蓄積手段を備え、それによって、動作中、発振手段
からの第１の切替信号がこの切替信号の期間中、人力信
号を蓄積手段に与えさせる切替手段の入力端子に加えら
れ、入力信号が蓄積手段に与えられる電気回路装置。

８．第７項において、第１のサンプリング手段の蓄積手
段は切替信号と入力信号との間の周波数及び位相におけ
る差をあらわす電荷が蓄積されるコンデンサ手段を含ん
でいる電気回路装置。

９，第８項において、積分蓄積手段は抵抗と、入力信号
が交互に与えられるコンデンサを含む電気回路装置。

１０．第１又は第２項において、第１のサンプリング手
段は１つの抵抗と、２つのコンデンサ及び動作中に入力
信号を交互に各コンデンサに与えるための切替手段とに
より構成され、且つ、各コンデンサは差動増幅器の各入
力端子に接続され、該増幅器は発振手段に与える制御電
圧を発生し、該制御電圧により、各第１のサンプリング
期間が入力信号の極性の変化時点又はその近傍を中心と
する値まで第１の切替信号周波数を変化させ、両コンデ
ンサの電荷が相互に等しくなるようにした電気回路装置
。

１１，第１０項において、差動増幅器の出力端子は切替
信号が発振出力手段から与えられるスイッチを介して発
振手段に結合されており、それによって、該スイッチは
第１のサンプリング期間の間だけ閉成し、コンデンサ手
段か発振手段への人力端子に設けられ、コンデンサにお
ける電荷の一時的な不安定性によって影響を受けない制
御電圧を発振手段に与える電気回路装置。

１２．前述した各項において、第２のサンプリング手段
は積分蓄積回路と、動作中入力信号が蓄積手段に与えら
れる切替手段とを含み、発振手段からの第２の切替信号
は各第２の切替信号期間中、入力信号を蓄積手段に供給
するように、動作する切替手段の切替入力端子に与えら
れる電気回路装置。

１３，第１２項において、第２のサンプリング手段の積
分蓄積手段は、第２のサンプリング期間が入力信号に刻
して設定された他の周波数及び位相関係になった場合に
、人力信号の大きさをあらわす電荷が蓄積されるコンデ
ンサ手段を含む電気回路手段。

１４．第１３項において、積分蓄積手段は抵抗と、第２
の切替信号が交互に与えられる第１及び第２のコンデン
サを有する電気回路装置。

１５．第３乃至第６項のいずれにおいて、第２のサンプ
リング手段は抵抗と、２つのコンデンサ及び動作中、入
力信号を各コンデンサに交互に与えるための切替手段と
を有し、各コンデンサは比較器の各入力端子に接続され
ており、両コンデンサにおける電荷間の差したがって比
較器に与えられる電圧が所定値を越え、所定のサインを
有しているとき、該比較器は入力信号の検出をあらわす
出力信号を与えるように構戒されている電気回路装置。

１６．第１５項において、カウンタが比較器の出力端子
に接続されており、前記出力信号が所定数のサンプリン
グ期間中、比較器の出力端子に保持されている場合にだ
け、カウンタの出力端子が入力信号の検出をあらわす所
定状態になる電気回路装置。

１７．第１６項において、もう１つの切替手段がコンデ
ンサと比較器との間に設けられ、該もう一つの切替手段
はカウンタからの出力電圧によって動作し、動作すると
出力信号が終了する以前に、コンデンサからの電圧が低
下しなければならない所定大きさの電圧に減少させる電
気回路手段。

１８．特許請求の範囲において、第１のサンプリング期
間の周波数は所定帯域における前記周波数の２倍に初期
的には等しいが、所定帯域の上部及び下部周波数の２倍
に等しい上部及び下部周波数の範囲内において変化させ
ることができ、第１のサンプリング期間の周波数が入力
信号周波数の２倍に等しい値に変化させられると、第１
のサンプリング期間は入力信号の１／３サイクルに等し
く、入力信号の最大値に関して中央部に位置するような
時間域に広がり、第２のサンプリング期間は入力信号の
１／６サイクルに等しい時間幅を有し、連続する第１の
サンプリング期間の間の時間域を占有する電気回路装置
。

【図面の簡単な説明】

第１図はこの発明による電気回路手段のブロック図、第
２図は第１図の回路手段における発振器の周波数及び位
相に対して、周波数及び位相において同期した入力信号
と、回路手段において発生された切替信号とを示してい
る。 記号の説明、１・・・・・・発振回路、３，５・・・・
・・サンプリング回路、７・・・・・・バイアス回路、
Ａ１・・・・・・差動増幅器、Ｃ・・・・・・比較器、
ＷＣ・・・・・・カウンタ、ＶＯＯ・・・・・・電圧制
御発振器、Ｄ・・・・・・分割回路、Ｇ・・・・・・ゲ
ート回路。

Claims (1)

1. 【特許請求の範囲】 １ 交流的に変化する入力信号を受け、該入力信号の周
   波数が基準周波数を含む予め定められた周波数範囲内に
   あるか否かを検出する電気回路装置において、 制御信号を受ける制御入力端子と、第１及び第２の出力
   手段を有し、前記入力信号が前記基準周波数に実質的に
   等しい場合、前記入力信号の正から負、及び負から正へ
   の極性変化点を含む時間帯を第１のサンプリング期間と
   する第１の切替パルス列を前記第１の手段を通して送出
   する一力、前記入力信号の正及び負のピークを含む時間
   帯を第２のサンプリング期間とする第２の切替パルス列
   を前記第２の出力手段を通して送出することかでき、且
   つ、前記入力信号が前記周波数範囲内（ζあることを示
   す前記制御信号が与えられている場合には、前記第１及
   び第２の切替パルス列の周波数を可変できる発振手段と
   、 前記入力信号を受ける第１の入力端子と、前記第１の切
   替パルス列を受けて、前記第１のサンプリング期間中、
   前記人力信号を通過させる第１の切替手段と、前記第１
   の切替手段を通過した入力信号を積分蓄積する第１の蓄
   積手段及び、該第１の蓄積手段の蓄積レベルの監視の結
   果、前記入力信号の周波数が前記周波数範囲内にあると
   きには、前記周波数範囲内にあることを指示し、且つ、
   前記入力信号と前記第１のサンプリング期間との間の位
   相差をあらわす信号を前記制御信号として送出すると共
   に、そうでなければ、前記入力信号の周波数が前記周波
   数範囲外にあることをあらわす信号を前記制御信号とし
   て送出する手段とを有する第１のサンプリング手段と、 前記入力信号を受ける第２の入力端子と、前記第２の切
   替パルス列を受けて、前記第２のサンプリング期間中、
   前記入力信号を通過させる第２の切替手段と、前記第２
   の切替手段を通過した入力信号を積分蓄積する第２の蓄
   積手段、及び、該第２の蓄積手段の蓄積レベルの監視の
   結果、前記入力信号の振幅が所定のレベルより高くなる
   と、前記入力信号の検出をあらわす出力信号を送出する
   手段とを有する第２のサンプリング手段とを備えている
   ことを特徴とする電気回路装置。