JPS5837594B2 - アナログジヨウザンキ - Google Patents

Description

【発明の詳細な説明】 本発明は、乗算すべき第１及び第２のアナログ信号の乗
算出力又は自乗算すべきアナログ信号の自乗算出力を得
る様になされたアナログ乗算機の改良に関する。

乗算すべき第１及び第２のアナログ信号の乗算出力は、
之等を乗算回路の２つの入力端子に夫々供給すれば、又
自乗算すべきアナログ信号の自乗算出力は、これを乗算
回路の２つの入力端子に共に供給すれば、この乗算回路
より夫々得ることが出来ることが明らかであるが、乗算
回路の２つの入力端子に供給される乗算すべき第１及び
第２のアナログ信号又は自乗算すべきアナログ信号が比
較的小である場合、乗算回路より得られる乗算すべき第
１及び第２のアナログ信号の乗算出力又は自乗算すべき
アナログ信号の自乗算出力は比較的Ｓ／Ｎの悪いものと
して得られるを余儀なくされるものである。

この為乗算回路の２つの入力端子に供給される乗算すべ
き第１及び第２のアナログ信号又は自乗算すべきアナロ
グ信号をその最大値が乗算回路のダイナミックレンジを
越えない範囲で犬とすることが考えられる。

所で乗算すべき第１及び第２のアナログ信号又は自乗算
すべきアナログ信号（之等を一般にアナログ信号Ｙ。

とする）が例えば第１図Ａに示す如き交流信号である場
合として考えれば、このアナログ信号Ｙ。

を犬とする場合の、その犬とすることの出来る最大範囲
は、アナログ信号Ｙ。

の正及び負側の最大振中値（これを一般にＶＭとする）
が夫々乗算回路のダイナミックレンジの正及び負側のレ
ンジ中値（これを一般にＨＭとする）と等しくなる迄の
範囲である。

然し乍ら、今若しアナログ信号Ｙ。

を、第１図Ｂに示す如くその正及び負側につき夫々それ
等の正及び負の区間で最大レンジ巾ＨＭの２倍となる様
に一次変換し、而して斯る一次変換されたアナログ信号
（これを一般にＵｏとする）を乗算回路に供給する様に
なせば、正及び負側の最大振巾値ｖＭを乗算回路のダイ
ナミックレンジのレンジ巾値ＨＭと等しくせる場合の上
述せるアナログ信号Ｙ。

がその２倍の振巾値を以って乗算回路に供給されたと等
価となり、従ってこの分乗算回路の出力Ｓ／Ｎが改善さ
れると考えられるものである。

一方乗算すべき第１及び第２のアナログ信号（これ等を
一般にＹ１ 及びＹ２ とする）を乗算回路の第１及び
第２の入力端子に供給した場合にこの乗算回路より得ら
れる出力（これをＺとする）は、 一般に ？与えられるが（但しｋ。

は定数）、第１及び第２のアナログ信号Ｙ及びＹ２を夫
々上述せる如く一次変換するものとすれば、それ等の一
次変換されたアナログ信号（之等を夫々Ｕ，及びＵ２と
する）は、 として表わし得るので（但しＫａ及びＤは夫々定数）、
斯るアナログ信号Ｕ１及びＵ２を乗算回路で乗算せしめ
れば、この乗算回路より得られる出力（これをＴとする
）は、 となるものである。

又（４）式よりして ？る関係が得られるものである。

依ってアナログ信号Ｙ１及びＹ２を（２）及び（３）式
に示す如く一次変換してアナログ信号Ｕ及びＵ２を得、
これ等を乗算回路の第１及び第２の入力端子に供給して
これより（４）式に示す出力Ｔを得、而して（５）式よ
り明らかな如くこの出力Ｔと、アナログ信号Ｕ１及びＵ
２ と適当な直流分とを適当に加えれば、アナログ信号
Ｙ１及びＹ２の乗算出力Ｙ１Ｙ２を得ることが出来るも
のである。

更に自乗算すべきアナログ信号（これを上述せる第１の
アナログ信号と同様にＹ１ とする）を上述せると同
様に一次変換するものとすれば、その一次変換されたア
ナログ信号（これを上述せると同様にＵ１ とする）
は、上述せる（２）式として表わし得、又斯るアナログ
信号Ｕ１を乗算回路の第１及び第２の入力端子に供給す
れば、この乗算回路より得られる出力（これをτとする
）は、（４）式のＵ２をＵ１、Ｙ２をＹ１ とせる関
係となって、となるものである。

又（４）′式よりしてＹ１は、 Ｔをτとせる関係となって （５）式のＵ２ をＵ１ なる関係が得られるものである。

依ってアナログ信号Ｙ１を（２）式に示す如く一次変換
してアナログ信号Ｕ１ を得、これを乗算回路の第１及
び第２の入力端子に供給してこれより（４）′式に示す
出力τを得、而して（５城より明らかな如く、この出力
でと、アナログ信号Ｕ０ と、適当な直流分とを適当
に加えれば、アナログ信号Ｙ１の自乗算出力を得ること
が出来るものである。

叙上に鑑み此処本発明を提案するに到ったもので、第２
図及び第３図につき本発明の実施例を述べる所より明ら
かとなるであろう。

第２図は乗算すべき第１及び第２のアナログ信号Ｙ１及
びＹ２の乗算出力を得る様にした場合の本発明の実施例
で、第１及び第２のアナログ信号源Ａ１及びＡ２よりの
第１及び第２のアナログ信号Ｙ１及びＹ２が夫々一次変
換回路Ｂ１及びＢ２に供給される様になされている。

この場合一次変換回路Ｂ１及びＢ２は夫々アナログ信号
Ｙ１及びＹ２の供給される両波整流回路Ｃ１及びＣ２と
、之等両波整流回路Ｃ１及びＣ２よりの出力を夫々次に
述べる乗算回路Ｍのダイナミックレンジの範囲内に収ま
る範囲で出来る限り犬とする様になされたバイアス回路
を伴う増巾回路Ｅ１及びＥ２とを以って構成され、而し
て之等増巾回路Ｅ１及びＥ２より夫々一次変換回路Ｂ１
及びＢ２としての出力を得る様になされている。

斯る一次変換回路Ｂ１及びＢ２によれば、増巾回路Ｅ１
及びＥ２のバイアス回路のバイアス値を適当に予め設定
し置くことにより、これ等より夫々上述せる（２）及び
（３）式で表わされるアナログ信号Ｙ１及びＹ２の一次
変換されたアナログ信号Ｕ１及びＵ２が得られること明
らかであろう。

而して斯く一次変換回路Ｂ１及びＢ２より得られるアナ
ログ信号Ｕ１及びＵ２が夫々乗算回路Ｍの第１及び第２
の入力端子ｍ１及びｍ２に供給され、その出力端子ｍＯ
より上述せる（４）式で表わされる出力Ｔが得られる様
になされ、この出力Ｔが加算回路Ｇに供給される様にな
されている。

一方この加算回路Ｇには一次変換回路Ｂ１及びＢ２より
夫々得られるアナログ信号Ｕ１及びＵ２の一部が供給さ
れる様になされている。

依ってこの加算回路Ｇを内部で出力Ｔ１アナログ信号Ｕ
１及びＵ２の互の大いさが予め設定された比に補正され
る様に構或し且適当な直流バイアスが内部で得られる様
に構成し置くことにより、この加算回路Ｇより上述せる
（５）式で表わされるアナログ信号Ｙ，及びＹ２の乗算
出力Ｙ１Ｙ２が得られる様になされている。

又斯く加算回路Ｇより得られる出力Ｙ１Ｙ２が切換回路
Ｆの入力端子ｆｉに供給され、一方アナログ信号Ｙ１及
びＹ２が極性弁別回路Ｊに供給され、この回路Ｊにてア
ナログ信号Ｙ１及びＹ２が互に同極性であるか否かを表
わす極性弁別出力Ｑが得られる様になされ、而してこの
出力Ｑにて切換回路Ｆが切換制御される様になされ、依
って出力Ｙ１及びＹ２が互に同極性である場合出力Ｙ１
Ｙ２が切換回路Ｆの一方の出力端子ｆｐに導出され、互
に同極性でない場合出力Ｙ１Ｙ２が他方の出力端子ｆＮ
に導出される様になされている。

而して切換回路Ｆの出力端子ｊｐより得られる出力Ｙ１
Ｙ２が直接的に出力端子ＬＰに導出さ札又出力端子ｆＮ
より得られる出力Ｙ１Ｙ２が極性反転回路Ｉを通じて出
力端子ＬＮに導出される様になされている。

以上が本発明の一例構成であるが、斯る構戒に依れば、
上述せる所より明らかであるので詳細説明はこれを省略
するも、アナログ信号Ｙ１及びＹ２の乗算出力Ｙ１Ｙ２
が、アナログ信号Ｙ１及びＹ２が互に同極性である場合
出力端子ＬＰより、互に同極性でない場合出力端子ＬＮ
より夫々得られることとなり、而してこの場合得られる
乗算出力Ｙ１Ｙ２は、これを前述せる如く乗算回路に大
なる乗算すべきアナログ信号を供給せることと等価とな
って得ることが出来るので、この乗算出力Ｙ１Ｙ２を、
Ｓ／Ｎの改善されたものとして得ることが出来ることと
なる大なる特徴を有するものである。

次に第３図につき本発明の他の実施例を述べるに、本例
はアナログ信号の自乗算出力を得る様にした場合で、第
２図との対応部分には同一符号を附し詳細説明はこれを
省略するも、アナログ信号源Ａ１よりのアナログ信号Ｙ
１が一次変換回路Ｂ１に供給されてこれより上述せる（
２）式で表わされるアナログ信号Ｙ１ の一次変換され
てなるアナログ信号Ｕ１が得られる様になされ、而して
このアナログ信号Ｕ１ が乗算回路Ｍの第１及び第２の
入力端子ｍ１及びｍ２に供給されてその出力端子ｍＯよ
り上述せる（４フ式で表わされる出力でか得られる様に
なされ、この出力でかアナログ信号Ｕ１と共に加算回路
Ｇに供給され、依ってこの加算回路Ｇより上述せる（５
ｆ式で表わされるアナログ信号Ｙ１ の自乗算出力ｙＦ
が得られる様になされ、而してこれが出力端子Ｌに導出
される様になされている。

以上が本発明の他の一例構成であるが、斯る構成に依れ
ば、詳細説明はこれを省略すをも、アナログ信号Ｙ１
の自乗算出力ＹＹが出力端子Ｌより得られることとなり
、而してこの場合自乗算出力ＹでをＳ／Ｎの改善された
ものとして得ることが出来ることとなる犬なる特徴を有
するものである。

【図面の簡単な説明】

第１図は本発明の説明に供する波形図、第２図及び第３
図は夫々本発明の実施例を示す系統図である。 図中Ａ１及びＡ２はアナログ信号源、Ｂ１及びＢ２は一
次変換回路、Ｍは乗算回路、Ｇは加算回路、Ｆは切換回
路、Ｊは極性弁別回路、■は極性反転回路を夫々示す。

Claims (1)

1. 【特許請求の範囲】 １ 乗算すべき第１及び第２のアナログ信号を夫夫一次
   変換して第３及び第４のアナログ信号を得、該第３及び
   第４のアナログ信号を乗算して第５のアナログ信号を得
   、該第５のアナログ信号と上記第３及び第４のアナログ
   信号とを加算して上記第１及び第２のアナログ信号の乗
   算出力を得る様にしてなる事を特徴とするアナログ乗算
   器。 ２ 自乗算すべき第１のアナログ信号を一次変換して第
   ６のアナログ信号を得、該第６のアナログ信号を自乗算
   して第７のアナログ信号を得、該第７のアナログ信号と
   上記第６のアナログ信号とを加算して上記第１のアナロ
   グ信号の自乗算出力を得る様にしてなる事を特徴とする
   アナログ乗算器。