JPS5839367A - 個数管理方式 - Google Patents
個数管理方式Info
- Publication number
- JPS5839367A JPS5839367A JP56138043A JP13804381A JPS5839367A JP S5839367 A JPS5839367 A JP S5839367A JP 56138043 A JP56138043 A JP 56138043A JP 13804381 A JP13804381 A JP 13804381A JP S5839367 A JPS5839367 A JP S5839367A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- stock
- memory
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/08—Logistics, e.g. warehousing, loading or distribution; Inventory or stock management
- G06Q10/087—Inventory or stock management, e.g. order filling, procurement or balancing against orders
Landscapes
- Business, Economics & Management (AREA)
- Economics (AREA)
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Tourism & Hospitality (AREA)
- Finance (AREA)
- Entrepreneurship & Innovation (AREA)
- Human Resources & Organizations (AREA)
- Marketing (AREA)
- Operations Research (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- Development Economics (AREA)
- Physics & Mathematics (AREA)
- General Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Warehouses Or Storage Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、在庫数など商品の個数を曾埋する個ｌ１ｔ
Ｖｉ虐万式に関する。
Ｖｉ虐万式に関する。
従来、商品の在庫数を管理する場合は、電子レジスタに
部門ごとに在１１ｔｅを設定し、この在４数が無くなり
九際、あるいは所定故になった際に印字あるいは表示な
どくよってオペレータに仰らせていた。しかしながら、
後に在庫数を点検した場合、品切れになった商品の在庫
数はいつ品切れになったか判断することができないため
、その品切れが閉店直前の適正な時刻であるか、あるｂ
は早（し い時刻に品切れになったか判断できなかった。
部門ごとに在１１ｔｅを設定し、この在４数が無くなり
九際、あるいは所定故になった際に印字あるいは表示な
どくよってオペレータに仰らせていた。しかしながら、
後に在庫数を点検した場合、品切れになった商品の在庫
数はいつ品切れになったか判断することができないため
、その品切れが閉店直前の適正な時刻であるか、あるｂ
は早（し い時刻に品切れになったか判断できなかった。
この発明は前記事情忙基づいてなされたもので、その目
的とするところは、あらかじめ記憶され個数を入力操作
に従って更新し、この更新した１１５数が所定数に達し
た際の現在時刻を記憶することにより個数の管理を行う
個数管理方式を提供することである〇 以ド、この発明の一実施例につき第１図ないし第４図に
基づいて説明する。第１図はこの発明の要部回路構成図
を示し、図中１はＣＰＵで、この０ＰＵＩは入力部２に
タイミング信号ＫＰを出力し、人力部２において千−操
作が行なわれた際にタイミング信号ＫＰが操作中−に応
じて選択され、キー人力ＩＩ！号ＫＩとして入力される
。また、０ＰＵｌはアドレスバスＡＢを介してメモリ３
にアドレス１Ｎ号を出力し、メモリ３から読み出された
データがデータバスＤＩをプしして入力される。また、
０ＰＵＩは入力されたデータに従って演算などの各種処
理を行い、処理後のデータをデータバスＤＯを介してメ
モリ３および在庫数検出回路４へ出力する。さらに在庫
数データが出力されると同時に在庫数検出回路４ヘリセ
ットパルスＰＲを、在庫数データの出力中を示すセット
信号ＰＳを夫々出力する。さらＫＯＰＵＩは表示部、印
字部（共に図示しない）へ夫々対応して表示データ、印
字データを出力し、印字部からの制御信号が入力される
。前記在庫ａ検出回路４は入力されたリセットパルスＰ
Ｒおよびセット信号ＰＳに基づいて制御信号ａを作成し
、書込制御回路５へ出力する０書込制御回路５は入力さ
れた制御信号ａＫ基づいてゲート開成備考ＦＲ，ＴＭを
夫々スリーステートバッファ６．７のゲート端子へ出力
する。このスリーステートバッファ６の入力側には常Ｑ
２ ｆｔ−塩の′１”信号が入力され、また、スリー
スデートハッ７ア７０入力四には時ｔｉ１ｇ１ｗ！ｒ８
によって計時された現在時刻データが常時入力されてい
るＯこれらのスリーステートバッファ６．７の出力側は
データバスＤＯに接続されている。
的とするところは、あらかじめ記憶され個数を入力操作
に従って更新し、この更新した１１５数が所定数に達し
た際の現在時刻を記憶することにより個数の管理を行う
個数管理方式を提供することである〇 以ド、この発明の一実施例につき第１図ないし第４図に
基づいて説明する。第１図はこの発明の要部回路構成図
を示し、図中１はＣＰＵで、この０ＰＵＩは入力部２に
タイミング信号ＫＰを出力し、人力部２において千−操
作が行なわれた際にタイミング信号ＫＰが操作中−に応
じて選択され、キー人力ＩＩ！号ＫＩとして入力される
。また、０ＰＵｌはアドレスバスＡＢを介してメモリ３
にアドレス１Ｎ号を出力し、メモリ３から読み出された
データがデータバスＤＩをプしして入力される。また、
０ＰＵＩは入力されたデータに従って演算などの各種処
理を行い、処理後のデータをデータバスＤＯを介してメ
モリ３および在庫数検出回路４へ出力する。さらに在庫
数データが出力されると同時に在庫数検出回路４ヘリセ
ットパルスＰＲを、在庫数データの出力中を示すセット
信号ＰＳを夫々出力する。さらＫＯＰＵＩは表示部、印
字部（共に図示しない）へ夫々対応して表示データ、印
字データを出力し、印字部からの制御信号が入力される
。前記在庫ａ検出回路４は入力されたリセットパルスＰ
Ｒおよびセット信号ＰＳに基づいて制御信号ａを作成し
、書込制御回路５へ出力する０書込制御回路５は入力さ
れた制御信号ａＫ基づいてゲート開成備考ＦＲ，ＴＭを
夫々スリーステートバッファ６．７のゲート端子へ出力
する。このスリーステートバッファ６の入力側には常Ｑ
２ ｆｔ−塩の′１”信号が入力され、また、スリー
スデートハッ７ア７０入力四には時ｔｉ１ｇ１ｗ！ｒ８
によって計時された現在時刻データが常時入力されてい
るＯこれらのスリーステートバッファ６．７の出力側は
データバスＤＯに接続されている。
前記入力部２には、置数キー、部門別キー、構／′Ｖ４
かシキーなどのほか「設定」、「登録」、「点検」など
各種モードに指定するモードスイッチが備えられている
。ま九、前記メモリ３は、前記複数の部門別キーと夫々
対応する部門別メモリが備えられ、各部門別メモリには
その部門のデー、りの入力制限桁数などを示すステータ
スデータを記憶する記憶領域、その部門の商品の単価デ
ータを記憶する記憶領域、その部門の商品の売上１１Ｍ
数を記憶する記憶領域、その部門の商品の現在の在庫数
を記憶する記憶領域、前記在庫数が売切れたことを示す
フラグを記憶するフラグ記憶領域２％前記在庫数の売切
れ時刻を記憶する記憶領域が備えられている。
かシキーなどのほか「設定」、「登録」、「点検」など
各種モードに指定するモードスイッチが備えられている
。ま九、前記メモリ３は、前記複数の部門別キーと夫々
対応する部門別メモリが備えられ、各部門別メモリには
その部門のデー、りの入力制限桁数などを示すステータ
スデータを記憶する記憶領域、その部門の商品の単価デ
ータを記憶する記憶領域、その部門の商品の売上１１Ｍ
数を記憶する記憶領域、その部門の商品の現在の在庫数
を記憶する記憶領域、前記在庫数が売切れたことを示す
フラグを記憶するフラグ記憶領域２％前記在庫数の売切
れ時刻を記憶する記憶領域が備えられている。
５ｇ２図は前記在庫数検出回路４および書込制御回路５
の＃Ｐｍな回路構成図を示し、在庫数検出回路４ヘデー
タバスＤＯを介して入力される４ビツトのパラレルデー
タはオア回路４０１を介してアンド回路４０２へ入力さ
れる。そして、入力される前記セット信号ＰＳはアンド
回路４０２およびインバータ４０３に入力され、そして
アンド回路４０２の出力はＲ８にｙリップ７０ツブ４０
４のＳ側入力端へ、インバータ４０３の出力はアンド回
路４０５へ夫々入力される０さらに入力される前記リセ
ットパルスＰＲはａｓｆＭフリップフロップ４０４のＲ
＠入力端へ入力され、そのＱ出力はアンド回路４０５へ
入力する。このアンド回路４０５からの出力は前記制御
信号ａとして書込制御回路５を構成する遅延回路５０１
．５０２およびアンド回路５０３に夫々入力される。そ
してＭ＃。
の＃Ｐｍな回路構成図を示し、在庫数検出回路４ヘデー
タバスＤＯを介して入力される４ビツトのパラレルデー
タはオア回路４０１を介してアンド回路４０２へ入力さ
れる。そして、入力される前記セット信号ＰＳはアンド
回路４０２およびインバータ４０３に入力され、そして
アンド回路４０２の出力はＲ８にｙリップ７０ツブ４０
４のＳ側入力端へ、インバータ４０３の出力はアンド回
路４０５へ夫々入力される０さらに入力される前記リセ
ットパルスＰＲはａｓｆＭフリップフロップ４０４のＲ
＠入力端へ入力され、そのＱ出力はアンド回路４０５へ
入力する。このアンド回路４０５からの出力は前記制御
信号ａとして書込制御回路５を構成する遅延回路５０１
．５０２およびアンド回路５０３に夫々入力される。そ
してＭ＃。
回ｗＩ５０１は入力した制御信号ａを１ビツトタイム遅
延してインバータ５０４＆よびアンド回Ｉｆ６５０５へ
出力し、さらにインバータ５０４０田刀はアンド回路５
０３に入力する。一方、遅延回路５０２は入力した制御
信号ａを現在時刻を転送するために要する所定時間遅蝙
してインバータ５０６へ出力し、さらにインバータ５０
６の出力はアンド回路５０５へ入力される０そして、前
記アンドＩｇ１ｗ＆５０３．５０５からは夫々前記ゲー
ト開成信号Ｆ’Ｒ％ＴＭが対応して出力される。
延してインバータ５０４＆よびアンド回Ｉｆ６５０５へ
出力し、さらにインバータ５０４０田刀はアンド回路５
０３に入力する。一方、遅延回路５０２は入力した制御
信号ａを現在時刻を転送するために要する所定時間遅蝙
してインバータ５０６へ出力し、さらにインバータ５０
６の出力はアンド回路５０５へ入力される０そして、前
記アンドＩｇ１ｗ＆５０３．５０５からは夫々前記ゲー
ト開成信号Ｆ’Ｒ％ＴＭが対応して出力される。
次に、この発明の動作について説明する。まず、登録を
開始するに先だって入力部２のモードスイッチを「設定
」モードに指定し、置数キー、部門別キーなどを操作し
てその部門の商品の在庫数を設定する。この後、モード
スイッチを「登録］モードに指定し、この状態で第３図
のフローに従った動作が兼行される。
開始するに先だって入力部２のモードスイッチを「設定
」モードに指定し、置数キー、部門別キーなどを操作し
てその部門の商品の在庫数を設定する。この後、モード
スイッチを「登録］モードに指定し、この状態で第３図
のフローに従った動作が兼行される。
すなわち、ステップＳ１において入力＄２のキー操作が
実行されるまで待機し、キー人力有りと判断されるとス
テップＳ２に移る。０ステツプＳ２の兼行において、操
作されたキーが部門別キーであるか否かが判断され、否
と判断されるとステップ８３に移る。ステップ８ｓの兼
行において操作キーと対応した各種処理がＵＰ、Ｕｌで
実行され、この後ステップＳ１に戻る。前記ステップ８
２において部門別キーの操作４ｆ夛と判断されるとステ
ップＳ４に移る。ステップＳ４においてメモリ３の機作
された部門別キーと対応する部門別メモリの１１数、金
額、在庫数、売切れフラグ、売切れ時刻の各部門データ
がデータバスＤＩｔ”介して０ＰＵ１に順次読み出され
る。次いでステップ８ｓの実行に移り、０ＰＵＩにおい
てフラグ領域Ｆに光切れフラグが記憶されているか否か
の判断が実行され、売切れフラグ無しと判断されると在
庫数有りとみなされてステップＳ６に移る。ステップ８
６において入力され九部門別のデータに応じて１１５ａ
、金演データに累計を行う登録逃４ＩＩｂ作が実行され
る。次いでステップＳ７の実行に移り、現任の在４故デ
ータから「１」が減算される動作がＬ）ＰＵｌで実行さ
れる。前記ステップＳ＠においてフラグ領域Ｆに売切れ
フラグ有りと判断されると在犀数無しとみなされてステ
ップＳ８に移る。ステップＳ８の実行において、現在の
在庫数データに「ｌ」が加算され、この加算データは顧
客がその部門の商品を賛ポする要求数データとして０Ｐ
ＵＩに記憶される。前記ステップＳ７、Ｓ８のいずれか
の実行の後ステップＳ・に移９．０ＰＵｌに記憶された
在庫ａデータなどの部門データがデータバスＤＯに送出
され、メモリ３の対応する部門別メモリの所定の記憶領
域に記憶され、この後ステップ８１に戻る。
実行されるまで待機し、キー人力有りと判断されるとス
テップＳ２に移る。０ステツプＳ２の兼行において、操
作されたキーが部門別キーであるか否かが判断され、否
と判断されるとステップ８３に移る。ステップ８ｓの兼
行において操作キーと対応した各種処理がＵＰ、Ｕｌで
実行され、この後ステップＳ１に戻る。前記ステップ８
２において部門別キーの操作４ｆ夛と判断されるとステ
ップＳ４に移る。ステップＳ４においてメモリ３の機作
された部門別キーと対応する部門別メモリの１１数、金
額、在庫数、売切れフラグ、売切れ時刻の各部門データ
がデータバスＤＩｔ”介して０ＰＵ１に順次読み出され
る。次いでステップ８ｓの実行に移り、０ＰＵＩにおい
てフラグ領域Ｆに光切れフラグが記憶されているか否か
の判断が実行され、売切れフラグ無しと判断されると在
庫数有りとみなされてステップＳ６に移る。ステップ８
６において入力され九部門別のデータに応じて１１５ａ
、金演データに累計を行う登録逃４ＩＩｂ作が実行され
る。次いでステップＳ７の実行に移り、現任の在４故デ
ータから「１」が減算される動作がＬ）ＰＵｌで実行さ
れる。前記ステップＳ＠においてフラグ領域Ｆに売切れ
フラグ有りと判断されると在犀数無しとみなされてステ
ップＳ８に移る。ステップＳ８の実行において、現在の
在庫数データに「ｌ」が加算され、この加算データは顧
客がその部門の商品を賛ポする要求数データとして０Ｐ
ＵＩに記憶される。前記ステップＳ７、Ｓ８のいずれか
の実行の後ステップＳ・に移９．０ＰＵｌに記憶された
在庫ａデータなどの部門データがデータバスＤＯに送出
され、メモリ３の対応する部門別メモリの所定の記憶領
域に記憶され、この後ステップ８１に戻る。
前記ステップＳ・において、第４図（Ａ）に示すように
データバスＤＯを介して在庫数データを送出する。この
際、０ＰＵＩから同図（ロ）に示すセット信号Ｐ８およ
び同図（ｑに示すリセットパルスＰＲも同時に出力され
る。まず、ルＳａクリップフロプ４０４はリセットパル
スＰＲによりリセットされる。次に１在庫数検出回路４
のアンド回路４０２にはオア回路４０１を介して在［Ｉ
Ｋ故データが［０］であったとすると、前記セット信号
Ｐ８の入力の際にアンド回４４０２からの出力は黒いか
ら、几ｓ４クリップフロップ４０４にはセット信号は入
力されない。このためルＳ型クリップフロップ４０４の
Ｑ出力端からＩ１１″信号がアンド回路４０５へ出力さ
れる。一方、アンド回４４０５にはセット１ぎ号ＰＳが
インバータ４０３を介して人力されるから、第４図（Ｉ
Ｊに示すように制御信号ａの出力は無い。そして、在庫
数データ「０」が出力された後、前記セット信号Ｐａの
出力が停止する。すると、インバータ４０３から″１″
信号がアンド回路４０５に入力するから制御信号ａが出
力されて遅延回路５０１，５０２、アンド回路５０３へ
入力される０このとき、第４図（ＩＩＫ示すように遅延
回路５０１から信号すは出力されておらず、従って同図
（杓に示すようにインノ（−夕５０４から信号０が出力
され、この結果、同図０に示すようにアンド回４５０３
からゲート開成信号ＦＲが出力される。そして、制御信
号ａが出力されてから１ビットタイム遅れ、遅延回路５
０１から信号すが出力され、この結果、信号Ｃおよびゲ
ート開成信号ＦＲの出力が停止するＯしかして、ゲート
開成信号ＰＲが出力されるから、この間、スリーステー
トバッファ６が開成され、メモリ３０部門別メモリの対
応するフラグ記憶領域に元切れ７ラグ′″１＠が簀き込
まれる。この間、前記制御信号ａは出力され続け、した
がって信号すも出力され続ける。このとき、遅延回路５
０２からの出力は無いから第４図Ｉに示すようだインノ
（−夕５０６から信号ｄは出力され続け、この結果、同
図（Ｉ）に示すようにアンド回路５０５からゲート開成
信号ＴＭが出力される。しかして、このゲート開成信号
ＴＭの出力中、スリーステートバッファ７のゲートは開
成され、時針回路８に記憶されている現在の時刻データ
が売切れ時刻データとしてメモリ３０部門別メモリの対
応する記憶領域へ書き込まれる。なお、前記ステップＳ
９において、０ＰＵ１から「０」で無い在庫数データが
出力された場合には、このデータはオア回路４０１、ア
ンド回路４０２を介してＢＳ型７リツプフロツプ４０４
をセットするから、そのＱ出力端からの出力は無く、従
って前記制御信号ａの出力は得られず、前述した売切れ
フラグ、売切れ時刻の書込み動作は行なわれない。
データバスＤＯを介して在庫数データを送出する。この
際、０ＰＵＩから同図（ロ）に示すセット信号Ｐ８およ
び同図（ｑに示すリセットパルスＰＲも同時に出力され
る。まず、ルＳａクリップフロプ４０４はリセットパル
スＰＲによりリセットされる。次に１在庫数検出回路４
のアンド回路４０２にはオア回路４０１を介して在［Ｉ
Ｋ故データが［０］であったとすると、前記セット信号
Ｐ８の入力の際にアンド回４４０２からの出力は黒いか
ら、几ｓ４クリップフロップ４０４にはセット信号は入
力されない。このためルＳ型クリップフロップ４０４の
Ｑ出力端からＩ１１″信号がアンド回路４０５へ出力さ
れる。一方、アンド回４４０５にはセット１ぎ号ＰＳが
インバータ４０３を介して人力されるから、第４図（Ｉ
Ｊに示すように制御信号ａの出力は無い。そして、在庫
数データ「０」が出力された後、前記セット信号Ｐａの
出力が停止する。すると、インバータ４０３から″１″
信号がアンド回路４０５に入力するから制御信号ａが出
力されて遅延回路５０１，５０２、アンド回路５０３へ
入力される０このとき、第４図（ＩＩＫ示すように遅延
回路５０１から信号すは出力されておらず、従って同図
（杓に示すようにインノ（−夕５０４から信号０が出力
され、この結果、同図０に示すようにアンド回４５０３
からゲート開成信号ＦＲが出力される。そして、制御信
号ａが出力されてから１ビットタイム遅れ、遅延回路５
０１から信号すが出力され、この結果、信号Ｃおよびゲ
ート開成信号ＦＲの出力が停止するＯしかして、ゲート
開成信号ＰＲが出力されるから、この間、スリーステー
トバッファ６が開成され、メモリ３０部門別メモリの対
応するフラグ記憶領域に元切れ７ラグ′″１＠が簀き込
まれる。この間、前記制御信号ａは出力され続け、した
がって信号すも出力され続ける。このとき、遅延回路５
０２からの出力は無いから第４図Ｉに示すようだインノ
（−夕５０６から信号ｄは出力され続け、この結果、同
図（Ｉ）に示すようにアンド回路５０５からゲート開成
信号ＴＭが出力される。しかして、このゲート開成信号
ＴＭの出力中、スリーステートバッファ７のゲートは開
成され、時針回路８に記憶されている現在の時刻データ
が売切れ時刻データとしてメモリ３０部門別メモリの対
応する記憶領域へ書き込まれる。なお、前記ステップＳ
９において、０ＰＵ１から「０」で無い在庫数データが
出力された場合には、このデータはオア回路４０１、ア
ンド回路４０２を介してＢＳ型７リツプフロツプ４０４
をセットするから、そのＱ出力端からの出力は無く、従
って前記制御信号ａの出力は得られず、前述した売切れ
フラグ、売切れ時刻の書込み動作は行なわれない。
また、モードスイッチを「点検」モードに指定し、現／
ｆｊｍかりキーを操作するとメモリ３の内容は１絨次絖
み出され、印字部において記録紙に印字される丸め、そ
の記録紙を目視することによシ各部門の在庫数が「０」
になった売切れ時刻を知ることができる。さらに、この
実施例では、光切れ時刻だけでなく、その後、売切れた
商品に対しどれだけ顧客の要求がありたか要求数を併せ
て知ることもできて便利である。
ｆｊｍかりキーを操作するとメモリ３の内容は１絨次絖
み出され、印字部において記録紙に印字される丸め、そ
の記録紙を目視することによシ各部門の在庫数が「０」
になった売切れ時刻を知ることができる。さらに、この
実施例では、光切れ時刻だけでなく、その後、売切れた
商品に対しどれだけ顧客の要求がありたか要求数を併せ
て知ることもできて便利である。
なお、前記実施例においては、メモリ３０部門別メモリ
にあらかじめ設定する個数として在ｍｄを記憶させたが
、これに限定されず、販売予定数など池の種類の個数を
記憶させても良い。
にあらかじめ設定する個数として在ｍｄを記憶させたが
、これに限定されず、販売予定数など池の種類の個数を
記憶させても良い。
また、前記実施例においては、在庫数データがｒＯＪに
なった際にこれを検出したが、これに限定されず、特定
値になりた際に検出するよう圧しても良い。
なった際にこれを検出したが、これに限定されず、特定
値になりた際に検出するよう圧しても良い。
また、前記実施例においてはメモリ３の対応する部門別
メモリに売切れ７２グが記憶さルている場合は在庫数を
＋Ｉ Ｌ、売切れフラグが無い場せは在４ｃ数を−ｌす
る更新を行なったが、このようにあらかじめ設定された
１−ｉｉＬデータの植類に応じて＋１めるいは−１する
ＩＩＬＪ＃ｒを行うことができる。
メモリに売切れ７２グが記憶さルている場合は在庫数を
＋Ｉ Ｌ、売切れフラグが無い場せは在４ｃ数を−ｌす
る更新を行なったが、このようにあらかじめ設定された
１−ｉｉＬデータの植類に応じて＋１めるいは−１する
ＩＩＬＪ＃ｒを行うことができる。
また、前記実施例においてはＰＡｖｉＩｌれ時刻として
現在時刻を記憶させたが、とルに眠らず、日付を言む現
在時刻を記憶させても良い。
現在時刻を記憶させたが、とルに眠らず、日付を言む現
在時刻を記憶させても良い。
以上説明したようにこの発明によれば、あらかじめ設定
された個数を記憶し、入力操作に従って前記ｌ数を更新
し、このｌ１ｉｌ教が所定数になった際に時計回路から
現在時刻を読み出して記憶させるようにしたから、たと
えば在４数が品切れになった時刻が明確に記憶されてお
９、その時刻が品切れの時刻として適切か否かを点検す
ることができ、この結果、今後の商品の仕入数を決定す
るための有効な資料とすることができる。
された個数を記憶し、入力操作に従って前記ｌ数を更新
し、このｌ１ｉｌ教が所定数になった際に時計回路から
現在時刻を読み出して記憶させるようにしたから、たと
えば在４数が品切れになった時刻が明確に記憶されてお
９、その時刻が品切れの時刻として適切か否かを点検す
ることができ、この結果、今後の商品の仕入数を決定す
るための有効な資料とすることができる。
第１図はこの発明の一実施例を示すｌ！部回路構成図、
第２図は同実施例の在ＬＩＥ数検出回路および一込制御
回路の詳細な回＃！Ｉ溝成図、第３図は同実施例の７０
−チャー）、ｄＸ４図は同実施例の在庫数噴出回路およ
び書込制御Ｌｇｌ路の動作を説明するタイムチャートで
ある。 ｌ・・・・・・・・・ＯＰＵ、２・・・・・・・・・人
力部、３・・・・・・・・・メモリ、４・・・・・・・
・・在４赦慣中回路、５・・・・・・・・・１込制＃回
路、６．７・・−・・・・・スリーステートハッ７ア、
８・・・・・・・・・時計回路Ｏ 牙２図 矛ｔｌＷＪ
第２図は同実施例の在ＬＩＥ数検出回路および一込制御
回路の詳細な回＃！Ｉ溝成図、第３図は同実施例の７０
−チャー）、ｄＸ４図は同実施例の在庫数噴出回路およ
び書込制御Ｌｇｌ路の動作を説明するタイムチャートで
ある。 ｌ・・・・・・・・・ＯＰＵ、２・・・・・・・・・人
力部、３・・・・・・・・・メモリ、４・・・・・・・
・・在４赦慣中回路、５・・・・・・・・・１込制＃回
路、６．７・・−・・・・・スリーステートハッ７ア、
８・・・・・・・・・時計回路Ｏ 牙２図 矛ｔｌＷＪ
Claims (1)
- 現在時刻を計時する時計回路と、あらかじめ設定された
個数を記憶する第１の記憶手段と、時刻を記憶する第２
の記憶手段と、入力操作に従って前記個数を更新する演
算手段と、前記更新した個数が所定数Ｋｓしたか否かを
検出する検出手段と、前記所定数に達した際に、前記時
計回路から現在時刻を読み出し、前記記憶手段へ書き込
む制御手段とを備えてなる個数管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138043A JPS5839367A (ja) | 1981-09-01 | 1981-09-01 | 個数管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138043A JPS5839367A (ja) | 1981-09-01 | 1981-09-01 | 個数管理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5839367A true JPS5839367A (ja) | 1983-03-08 |
| JPS6120019B2 JPS6120019B2 (ja) | 1986-05-20 |
Family
ID=15212674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138043A Granted JPS5839367A (ja) | 1981-09-01 | 1981-09-01 | 個数管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839367A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139156A (ja) * | 1984-07-31 | 1986-02-25 | Casio Comput Co Ltd | 売上デ−タ処理装置 |
| JPS6139155A (ja) * | 1984-07-31 | 1986-02-25 | Casio Comput Co Ltd | 売上デ−タ処理装置 |
| US4771383A (en) * | 1984-07-31 | 1988-09-13 | Casio Computer Co., Ltd. | Sales data processing apparatus |
| JP2024119293A (ja) * | 2023-02-22 | 2024-09-03 | 東芝テック株式会社 | 情報処理装置及びプログラム |
-
1981
- 1981-09-01 JP JP56138043A patent/JPS5839367A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139156A (ja) * | 1984-07-31 | 1986-02-25 | Casio Comput Co Ltd | 売上デ−タ処理装置 |
| JPS6139155A (ja) * | 1984-07-31 | 1986-02-25 | Casio Comput Co Ltd | 売上デ−タ処理装置 |
| US4771383A (en) * | 1984-07-31 | 1988-09-13 | Casio Computer Co., Ltd. | Sales data processing apparatus |
| JP2024119293A (ja) * | 2023-02-22 | 2024-09-03 | 東芝テック株式会社 | 情報処理装置及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6120019B2 (ja) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6013518B2 (ja) | 電子レジスタの精算方式 | |
| JPS5839367A (ja) | 個数管理方式 | |
| JPH0323956B2 (ja) | ||
| JPS62196795A (ja) | 電子式キヤツシユレジスタ | |
| US4237541A (en) | Electronic apparatus for indicating that a printer has been disabled | |
| JPS6057635B2 (ja) | プリセツト登録方式 | |
| JPS6246904B2 (ja) | ||
| US4782455A (en) | Card speed determination in a card reader | |
| JPS6235715B2 (ja) | ||
| CA1081847A (en) | Electronic cash registers | |
| JPH01246664A (ja) | データ処理装置 | |
| JPS6262395B2 (ja) | ||
| JPH026120B2 (ja) | ||
| JP2617250B2 (ja) | 電子式金銭登録機 | |
| JPS6232596A (ja) | 売上デ−タ処理装置 | |
| JPS6031000B2 (ja) | 電子式金銭登録機 | |
| JP2713810B2 (ja) | 電子式キャッシュレジスタ | |
| KR830000624B1 (ko) | 전자식 금전등록기 | |
| JPS59170965A (ja) | デ−タ処理方式 | |
| JPS632956Y2 (ja) | ||
| JPS58112167A (ja) | 売上データ累計装置 | |
| JPS5949659A (ja) | 電子キヤツシユレジスタにおける返品登録制御方法 | |
| JP2901813B2 (ja) | 電子式金銭登録機 | |
| JPS59100969A (ja) | 記憶装置におけるデ−タ入出力方法 | |
| JPS5914783B2 (ja) | キヤツシユレジスタ |