JPS5840433Y2 - 光電流増幅回路 - Google Patents
光電流増幅回路Info
- Publication number
- JPS5840433Y2 JPS5840433Y2 JP9449577U JP9449577U JPS5840433Y2 JP S5840433 Y2 JPS5840433 Y2 JP S5840433Y2 JP 9449577 U JP9449577 U JP 9449577U JP 9449577 U JP9449577 U JP 9449577U JP S5840433 Y2 JPS5840433 Y2 JP S5840433Y2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- transistor
- blocks
- transistors
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Image Input (AREA)
Description
【考案の詳細な説明】
本考案は、多数個の微小電流出力形の光電変換素子列の
走査駆動回路ふ・よび根電流増幅回路に関するものであ
る。
走査駆動回路ふ・よび根電流増幅回路に関するものであ
る。
従来、この種の光電変換単位素子の充電流増幅回路とし
ては、第１図ａｓｂに示すように光電変換素子１を、ト
ランジスタ２のベース側に接続し、光入力によりベース
電流を変調し、これによって相隔されたコレクタ電流を
得る増幅回路があった。
ては、第１図ａｓｂに示すように光電変換素子１を、ト
ランジスタ２のベース側に接続し、光入力によりベース
電流を変調し、これによって相隔されたコレクタ電流を
得る増幅回路があった。
本考案は、これら単位光電流相隔回路の組み合わせを用
いて、マトリックス化された光電変換素子の引出し線を
走査駆動するようにしたもので、その目的は、マトリッ
クス化による回路規模を縮小し、更に微小電流を増幅し
て出力するにある。
いて、マトリックス化された光電変換素子の引出し線を
走査駆動するようにしたもので、その目的は、マトリッ
クス化による回路規模を縮小し、更に微小電流を増幅し
て出力するにある。
第２図は多数個の光電変換素子をマトリックス結線する
場合の接続例であって、片側の端子列は左端の素子から
ｎ本づつｍブロック化され（これをｎ側と呼ぶことにす
る）、もう片側の端子列はｎ本おきに接続されｎブロッ
ク化される（これをＹ側と呼ぶことにする）。
場合の接続例であって、片側の端子列は左端の素子から
ｎ本づつｍブロック化され（これをｎ側と呼ぶことにす
る）、もう片側の端子列はｎ本おきに接続されｎブロッ
ク化される（これをＹ側と呼ぶことにする）。
第３図はＸ・（ｌ≦ｊ≦ｍ；整数）−Ｙｊ（１］
≦ｊ≦ｎ；整数）間のマトリックス成分を書き出したも
ので、Ｔｒｌ ｓ Ｔｒ３はＰＮＰ ｓ Ｔｒ２Ｔｒ
４はＮＰＮの各トランジスタ、Ｒｉｊ（ｉｓｊ）の光電
変換素子の抵抗、Ｒ１ｓＲ２は増幅回路負荷抵抗、Ｒ３
ｓＲ４はスイッチングＴｒ３ 。
ので、Ｔｒｌ ｓ Ｔｒ３はＰＮＰ ｓ Ｔｒ２Ｔｒ
４はＮＰＮの各トランジスタ、Ｒｉｊ（ｉｓｊ）の光電
変換素子の抵抗、Ｒ１ｓＲ２は増幅回路負荷抵抗、Ｒ３
ｓＲ４はスイッチングＴｒ３ 。
Ｔｒ４ のベース入力抵抗、Ｒ５−Ｒ７はスイッチング
動作を完全にするためのバイアス用抵抗である。
動作を完全にするためのバイアス用抵抗である。
ｘｉ 、ｙ、／Ｉ′ｉマトリックス選択信号入力端子、
Ｐ／／ｉ増幅出力端子である。
Ｐ／／ｉ増幅出力端子である。
次にこれを動作するにはＸｉを論理ロウ、Ｙ。
を論理ハイとする。
このときＴｒ３ ｓ Ｔｒ４がそれぞれオンし、トラ
ンジスタＴ ｒ １のエミッタは十Ｖｃｃへ、トランジ
スタＴ ｒ ２のエミッタはＧＮＤ〜くイアスされ、こ
れによってトランジスタＴ ｒ １のベース電流ｊＢが
（］ ＩＪ）の光電変換素子の抵抗Ｒｉｊからトランジ
スタＴ ｒ ２のベースへと流れ、トランジスタＴｒ１
のコレクタ電流は）１ｆｅｉＢとなり、増幅された出力
電圧Ｒ１ｈｆｅ１ＢがＰ端子に得られる。
ンジスタＴ ｒ １のエミッタは十Ｖｃｃへ、トランジ
スタＴ ｒ ２のエミッタはＧＮＤ〜くイアスされ、こ
れによってトランジスタＴ ｒ １のベース電流ｊＢが
（］ ＩＪ）の光電変換素子の抵抗Ｒｉｊからトランジ
スタＴ ｒ ２のベースへと流れ、トランジスタＴｒ１
のコレクタ電流は）１ｆｅｉＢとなり、増幅された出力
電圧Ｒ１ｈｆｅ１ＢがＰ端子に得られる。
ｘ、、ｙ、が上記論理レベル以外のときは（ｊ、ｊ）の
光電変換素子の抵抗Ｒｉｊへの電流の流入端、または流
出端が開放されるため、（ｉｔｊ）の光電変換素子の抵
抗Ｒ，，には電流が流れず、Ｐ点はＧＮＤ電位の１１と
なる。
光電変換素子の抵抗Ｒｉｊへの電流の流入端、または流
出端が開放されるため、（ｉｔｊ）の光電変換素子の抵
抗Ｒ，，には電流が流れず、Ｐ点はＧＮＤ電位の１１と
なる。
以上光入力がある場合の動作であるが、光入力がない場
合は（ｊ、ｊ）の光電変換素子の抵抗Ｒｉｊ→ωとなる
ため、ｊＢ−＋Ｏとなり、Ｐ点電位もＧＮＤレベルとな
る。
合は（ｊ、ｊ）の光電変換素子の抵抗Ｒｉｊ→ωとなる
ため、ｊＢ−＋Ｏとなり、Ｐ点電位もＧＮＤレベルとな
る。
従って光入力によ！１ｌｊＢが変調されればＰ点電位も
ＩＢに応じて変調増幅されることとなる。
ＩＢに応じて変調増幅されることとなる。
また出力端子をトランジスタＴ ｒ ２のコレクタに設
ける方法もあるが、出力に直流成分が重畳されるため、
＝般には使用しにくい。
ける方法もあるが、出力に直流成分が重畳されるため、
＝般には使用しにくい。
第４図は第３図の単位回路を第２図に示したマトリック
スに構成するための接続を示したもので、Ｘ側単位回路
ｍ個、Ｙ個単位回路ｎ個を、光電変換素子のマトリック
ス化された各引出し線に接続シ、増幅用トランジスタＴ
ｒ １のｍ個のコレクタを共通にして抵抗Ｒ１を共通
し、Ｐ点を出力端子とする。
スに構成するための接続を示したもので、Ｘ側単位回路
ｍ個、Ｙ個単位回路ｎ個を、光電変換素子のマトリック
ス化された各引出し線に接続シ、増幅用トランジスタＴ
ｒ １のｍ個のコレクタを共通にして抵抗Ｒ１を共通
し、Ｐ点を出力端子とする。
以上説明したように本考案により、複数個の微小電流出
力形の光電変換素子をマトリックス化して走査駆動する
ことができ、かつ充電流増幅も併せて行なうことができ
るから、走査回路の回路規模縮小が期待でき、充電流増
幅回路を新たに設ける必要がないなどの利点がある。
力形の光電変換素子をマトリックス化して走査駆動する
ことができ、かつ充電流増幅も併せて行なうことができ
るから、走査回路の回路規模縮小が期待でき、充電流増
幅回路を新たに設ける必要がないなどの利点がある。
第１図ａ ｓ ｂは従来例、第２図乃至第４図は本考案
の光電流纒回路の実施例を示す。 Ｒ□・Ｒ７・・・抵抗、Ｒｉ、・・・（ｉｔｊ）の光電
変換素子の抵抗、Ｔｒ１〜Ｔｒ４ ・・・トランジス
タ、Ｘ４ ｐＹ３・・・マトリックス選択信号入力端子
。
の光電流纒回路の実施例を示す。 Ｒ□・Ｒ７・・・抵抗、Ｒｉ、・・・（ｉｔｊ）の光電
変換素子の抵抗、Ｔｒ１〜Ｔｒ４ ・・・トランジス
タ、Ｘ４ ｐＹ３・・・マトリックス選択信号入力端子
。
Claims (1)
- シリコンフォトダイオード、ｃｄｓ光導電体などの光電
変換素子をアレイ状に多数個並べた固体光電変換装置を
順次走査する場合において、各光電変換単位素子の各２
本の引出し線のうちの一方を端からｎ本づつｍブロック
に、他方をｎ本おきにｎブロックに結線しｍＸｎのマト
リックスとなし、かつｍ個のブロックは各々ｍ個の増幅
用ＰＮＰトランジスタのベースに接続し、ｎ個のブロッ
クは各々ｎ個のＮＰＮ）ランジスタに接続し、かつ各Ｐ
ＮＰ）ランジスタのエミッタと十電源間にマトリックス
選択用ＰＮＰ）ランジスタを接続し、各ＮＰＮ）ランジ
スタの工□ツターＧＮＤ間にマトリックス選択用ＮＰＮ
）ランジスタを接続するようになし、さらに各増幅用Ｐ
ＮＰ ）ランジスタのコレクタを共通にし負荷抵抗１本
でＧＮＤへ接続し、この抵抗のコレクタ側を出力端子と
することを特徴とする光電流増隔回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9449577U JPS5840433Y2 (ja) | 1977-07-18 | 1977-07-18 | 光電流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9449577U JPS5840433Y2 (ja) | 1977-07-18 | 1977-07-18 | 光電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5422428U JPS5422428U (ja) | 1979-02-14 |
| JPS5840433Y2 true JPS5840433Y2 (ja) | 1983-09-12 |
Family
ID=29026550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9449577U Expired JPS5840433Y2 (ja) | 1977-07-18 | 1977-07-18 | 光電流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840433Y2 (ja) |
-
1977
- 1977-07-18 JP JP9449577U patent/JPS5840433Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5422428U (ja) | 1979-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5840433Y2 (ja) | 光電流増幅回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JPH0339426B2 (ja) | ||
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| JPS60806B2 (ja) | 集積された負帰還増幅器 | |
| JP2546912B2 (ja) | 交流増幅器 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPH0124377B2 (ja) | ||
| JPH026684Y2 (ja) | ||
| JPS60107858A (ja) | ダ−リントンフオトトランジスタ | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPS597244B2 (ja) | ウインドガタコンパレ−タ | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPS59156010A (ja) | 出力増幅器のドライバ段回路 | |
| JPS5864595A (ja) | 光電変換装置 | |
| JPS6036895Y2 (ja) | 電力増幅回路 | |
| JPS6047363U (ja) | 半導体光像検出装置 | |
| JPH03229510A (ja) | 増幅回路 | |
| JPH033358A (ja) | シフトレジスタ | |
| JPS634962B2 (ja) | ||
| JPH0244164B2 (ja) | ||
| JPS6412417B2 (ja) | ||
| JPS59178804A (ja) | 増幅回路 | |
| JPH07115353A (ja) | オーバードライブ回路 | |
| JPH07162584A (ja) | イメージセンサおよびイメージセンサユニット |