JPS634962B2 - - Google Patents
Info
- Publication number
- JPS634962B2 JPS634962B2 JP57111352A JP11135282A JPS634962B2 JP S634962 B2 JPS634962 B2 JP S634962B2 JP 57111352 A JP57111352 A JP 57111352A JP 11135282 A JP11135282 A JP 11135282A JP S634962 B2 JPS634962 B2 JP S634962B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- current
- output
- bases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、電子回路における電流結合回路に用
いられるカレントミラー回路に関する。
いられるカレントミラー回路に関する。
従来の一般のカレントミラー回路は、第１図の
様に構成される。第１図の回路において、入力側
定電流源１を流れる電流I1と出力側負荷２を流れ
る電流I2との比即ちカレントミラー比はI2／I1で
表わされる。この際、電流I2は、トランジスタ
Tr1，Tr2に同じ特性のトランジスタを用いた場
合には次式の様になる。
様に構成される。第１図の回路において、入力側
定電流源１を流れる電流I1と出力側負荷２を流れ
る電流I2との比即ちカレントミラー比はI2／I1で
表わされる。この際、電流I2は、トランジスタ
Tr1，Tr2に同じ特性のトランジスタを用いた場
合には次式の様になる。
I2＝I1―（出力側トランジスタTr2のベース電
流）×２ この為に、電流I1，I2の差はベース電流（IB）
の２倍となり、カレントミラー比は１にはならな
いという欠点があつた。これを改善したのが、第
２図に示す構成のカレントミラー回路である。第
２図の回路においては、同じ特性のトランジスタ
を用いた場合、入力側定電流源１を流れる電流I1
と出力側負荷２を流れる電流I2の差は2Ib／hfe（た
だしhfe；電流増幅率）になる為、第１図のカレ
ントミラー回路よりもミラー比の誤差が改善され
ているが、出力側トランジスタのアーリー電圧に
よるコレクタ電流の誤差（VCE／VA）I2（ただし
VA；出力トランジスタのアーリー電圧，VCE；出
力トランジスタのエミツタ，コレクタ間電圧）が
大きいという欠点があつた。さらに第３図に示す
従来例のカレントミラー回路は、ミラー比の誤差
の改善の為に、ベース電流に対する補償と、アー
リー電圧に対する補償が施されているが、カレン
トミラー出力として１出力しかないという欠点が
あつた。
流）×２ この為に、電流I1，I2の差はベース電流（IB）
の２倍となり、カレントミラー比は１にはならな
いという欠点があつた。これを改善したのが、第
２図に示す構成のカレントミラー回路である。第
２図の回路においては、同じ特性のトランジスタ
を用いた場合、入力側定電流源１を流れる電流I1
と出力側負荷２を流れる電流I2の差は2Ib／hfe（た
だしhfe；電流増幅率）になる為、第１図のカレ
ントミラー回路よりもミラー比の誤差が改善され
ているが、出力側トランジスタのアーリー電圧に
よるコレクタ電流の誤差（VCE／VA）I2（ただし
VA；出力トランジスタのアーリー電圧，VCE；出
力トランジスタのエミツタ，コレクタ間電圧）が
大きいという欠点があつた。さらに第３図に示す
従来例のカレントミラー回路は、ミラー比の誤差
の改善の為に、ベース電流に対する補償と、アー
リー電圧に対する補償が施されているが、カレン
トミラー出力として１出力しかないという欠点が
あつた。
本発明は、ベースどうし接続された入力側及び
Ｎ個の出力側トランジスタを有するカレントミラ
ー回路において、該入力側トランジスタのコレク
タに第１のトランジスタのエミツタを接続し、Ｎ
個の出力側トランジスタのそれぞれのコレクタに
Ｎ個のトランジスタのエミツタをそれぞれ接続
し、該第１並びに該Ｎ個のトランジスタのベース
を第１の接続点で接続すると共に該入力側トラン
ジスタのベースと該Ｎ個の出力側トランジスタの
ベースとを第２の接続点で接続し、該第１，第２
の接続点と該第１のトランジスタのコレクタとの
間に該第１並びに該Ｎ個のトランジスタのベース
電流，並びに該入力側と該Ｎ個の出力側トランジ
スタのベース電流を流すマルチエミツタのトラン
ジスタを、該第２の接続点にはダイオードをはさ
んで、接続する構成にすることにより、多出力
で、ミラー比の誤差を小さくできるようにしたカ
レントミラー回路を提供するものである。
Ｎ個の出力側トランジスタを有するカレントミラ
ー回路において、該入力側トランジスタのコレク
タに第１のトランジスタのエミツタを接続し、Ｎ
個の出力側トランジスタのそれぞれのコレクタに
Ｎ個のトランジスタのエミツタをそれぞれ接続
し、該第１並びに該Ｎ個のトランジスタのベース
を第１の接続点で接続すると共に該入力側トラン
ジスタのベースと該Ｎ個の出力側トランジスタの
ベースとを第２の接続点で接続し、該第１，第２
の接続点と該第１のトランジスタのコレクタとの
間に該第１並びに該Ｎ個のトランジスタのベース
電流，並びに該入力側と該Ｎ個の出力側トランジ
スタのベース電流を流すマルチエミツタのトラン
ジスタを、該第２の接続点にはダイオードをはさ
んで、接続する構成にすることにより、多出力
で、ミラー比の誤差を小さくできるようにしたカ
レントミラー回路を提供するものである。
以下、本発明を、図面に示す実施例について説
明する。
明する。
第４図は、本発明の一実施例を示す回路図であ
る。入力側トランジスタTr1，出力側トランジス
タTr2，Tr3と、入力側トランジスタと出力側ト
ランジスタのそれぞれのコレクタに接続されるト
ランジスタTr4，Tr5，Tr6と、Tr4，Tr5，Tr6並
びにTr1，Tr2，Tr3にベース電流を供給するマル
チエミツタのトランジスタTrMと、TrMの１つの
エミツタとトランジスタTr1，Tr2，Tr3のベース
との間に接続されるダイオードDiと、トランジ
スタTr1，Tr2，Tr3のそれぞれのエミツタに接続
される抵抗R1，R2，R3とを含む２出力のカレン
トミラー回路を構成している。
る。入力側トランジスタTr1，出力側トランジス
タTr2，Tr3と、入力側トランジスタと出力側ト
ランジスタのそれぞれのコレクタに接続されるト
ランジスタTr4，Tr5，Tr6と、Tr4，Tr5，Tr6並
びにTr1，Tr2，Tr3にベース電流を供給するマル
チエミツタのトランジスタTrMと、TrMの１つの
エミツタとトランジスタTr1，Tr2，Tr3のベース
との間に接続されるダイオードDiと、トランジ
スタTr1，Tr2，Tr3のそれぞれのエミツタに接続
される抵抗R1，R2，R3とを含む２出力のカレン
トミラー回路を構成している。
トランジスタTrMは、ベース電流によるミラー
比の誤差を補償する為のトランジスタである。各
トランジスタの特性が同じである場合の入力電流
I1と出力電流I2の差は次式の様になる。
比の誤差を補償する為のトランジスタである。各
トランジスタの特性が同じである場合の入力電流
I1と出力電流I2の差は次式の様になる。
３Ib／hfe＋３IE−Ib／hfe 2≒６Ib／hfe
従つて、ベース電流によるミラー比の誤差は改
善されている。トランジスタTr1とTr2，Tr3は、
それぞれ入力電流と出力電流を供給している。ト
ランジスタTr5，Tr6は、トランジスタTr2，Tr3
のエミツタ，コレクタ間電圧を小さくして、ミラ
ー比の誤差に対するアーリー電圧の影響を小さく
している。トランジスタTr4およびダイオードDi
は、トランジスタTr1，Tr2，Tr3が飽和するのを
防いでいる。抵抗R1，R2，R3は、トランジスタ
Tr1，Tr2，Tr3のVBEのばらつきによるカレント
ミラーのミラー比の誤差の影響を小さくしてい
る。
善されている。トランジスタTr1とTr2，Tr3は、
それぞれ入力電流と出力電流を供給している。ト
ランジスタTr5，Tr6は、トランジスタTr2，Tr3
のエミツタ，コレクタ間電圧を小さくして、ミラ
ー比の誤差に対するアーリー電圧の影響を小さく
している。トランジスタTr4およびダイオードDi
は、トランジスタTr1，Tr2，Tr3が飽和するのを
防いでいる。抵抗R1，R2，R3は、トランジスタ
Tr1，Tr2，Tr3のVBEのばらつきによるカレント
ミラーのミラー比の誤差の影響を小さくしてい
る。
第４図において、トランジスタTrMは電流源１
によりベース電流が流れてオンとなり、トランジ
スタTrMのオンにより、トランジスタTr1，Tr2，
Tr3，Tr4，Tr5，Tr6もベース電流が流れてオン
となる。この際に、トランジスタTrMのhfeを大き
く選んでおけば、入力電流I1がトランジスタTr1，
Tr2，Tr3，Tr4，Tr5，Tr6のベースに流れ込むこ
とはなく、入力電流I1と出力電流I2，I3の比即ち
ミラー比を確実に保持することができる。また、
出力トランジスタTr3のエミツタ，コレクタ間電
圧は、トランジスタTr6により小さく保たれるの
で、出力トランジスタのアーリー電圧によるミラ
ー比の誤差は小さく保たれている。
によりベース電流が流れてオンとなり、トランジ
スタTrMのオンにより、トランジスタTr1，Tr2，
Tr3，Tr4，Tr5，Tr6もベース電流が流れてオン
となる。この際に、トランジスタTrMのhfeを大き
く選んでおけば、入力電流I1がトランジスタTr1，
Tr2，Tr3，Tr4，Tr5，Tr6のベースに流れ込むこ
とはなく、入力電流I1と出力電流I2，I3の比即ち
ミラー比を確実に保持することができる。また、
出力トランジスタTr3のエミツタ，コレクタ間電
圧は、トランジスタTr6により小さく保たれるの
で、出力トランジスタのアーリー電圧によるミラ
ー比の誤差は小さく保たれている。
第５図は、本発明のカレントミラーの第２の実
施例の回路図である。同図で、第４図と同一構成
部分には同一符号を付けてある。この第２の実施
例は、出力側トランジスタとして2N個のトラン
ジスタTr21，……，Tr2N，Tr51，……，Tr5Nを接
続して、Ｎ個の出力を持つカレントミラーを構成
している。動作及び構成は、第１実施例と同じで
ある。
施例の回路図である。同図で、第４図と同一構成
部分には同一符号を付けてある。この第２の実施
例は、出力側トランジスタとして2N個のトラン
ジスタTr21，……，Tr2N，Tr51，……，Tr5Nを接
続して、Ｎ個の出力を持つカレントミラーを構成
している。動作及び構成は、第１実施例と同じで
ある。
尚、上記実施例では、使用トランジスタとして
NPN形トランジスタを用いているが、PNP形ト
ランジスタを用いても同様の効果を得ることがで
きるのは勿論である。
NPN形トランジスタを用いているが、PNP形ト
ランジスタを用いても同様の効果を得ることがで
きるのは勿論である。
本発明は以上説明したように、ベースどうし接
続された入力側及びＮ個の出力側トランジスタを
有するカレントミラー回路において、前記入力側
トランジスタのコレクタに第１のトランジスタの
エミツタを接続し、前記Ｎ個の出力側トランジス
タのそれぞれのコレクタにＮ個のトランジスタの
エミツタをそれぞれ接続し、前記第１並びに前記
Ｎ個のトランジスタのベースを第１の接続点で接
続すると共に、前記入力側トランジスタのベース
と前記Ｎ個の出力側トランジスタのベースとを第
２の接続点で接続し、前記第１，第２の接続点と
前記第１のトランジスタのコレクタとの間に前記
第１並びに前記Ｎ個のトランジスタのベース電
流，並びに前記入力側および前記Ｎ個の出力側ト
ランジスタのベース電流を流すマルチエミツタの
トランジスタを、前記第２の接続点にはダイオー
ドをはさんで、接続することにより、多出力でミ
ラー比の誤差が小さいカレントミラー回路を実現
できる。
続された入力側及びＮ個の出力側トランジスタを
有するカレントミラー回路において、前記入力側
トランジスタのコレクタに第１のトランジスタの
エミツタを接続し、前記Ｎ個の出力側トランジス
タのそれぞれのコレクタにＮ個のトランジスタの
エミツタをそれぞれ接続し、前記第１並びに前記
Ｎ個のトランジスタのベースを第１の接続点で接
続すると共に、前記入力側トランジスタのベース
と前記Ｎ個の出力側トランジスタのベースとを第
２の接続点で接続し、前記第１，第２の接続点と
前記第１のトランジスタのコレクタとの間に前記
第１並びに前記Ｎ個のトランジスタのベース電
流，並びに前記入力側および前記Ｎ個の出力側ト
ランジスタのベース電流を流すマルチエミツタの
トランジスタを、前記第２の接続点にはダイオー
ドをはさんで、接続することにより、多出力でミ
ラー比の誤差が小さいカレントミラー回路を実現
できる。
第１図，第２図，第３図はそれぞれ従来のカレ
ントミラー回路を示す図、第４図は本発明のカレ
ントミラー回路の一実施例を示す回路図、第５図
は本発明のカレントミラー回路の他の実施例を示
す回路図である。 Tr1……入力側トランジスタ、Tr2，Tr3，Tr21
〜Tr2N……出力側トランジスタ、TrM……マルチ
エミツタトランジスタ、Tr4，Tr5，Tr6，Tr51〜
Tr5N……トランジスタ、R1，R2，R3，R21〜R2N
……抵抗、Di……ダイオード、１……定電流源、
２〜Ｎ＋１……負荷。
ントミラー回路を示す図、第４図は本発明のカレ
ントミラー回路の一実施例を示す回路図、第５図
は本発明のカレントミラー回路の他の実施例を示
す回路図である。 Tr1……入力側トランジスタ、Tr2，Tr3，Tr21
〜Tr2N……出力側トランジスタ、TrM……マルチ
エミツタトランジスタ、Tr4，Tr5，Tr6，Tr51〜
Tr5N……トランジスタ、R1，R2，R3，R21〜R2N
……抵抗、Di……ダイオード、１……定電流源、
２〜Ｎ＋１……負荷。
Claims (1)
- １ ベースどうし接続された入力側及びＮ個の出
力側トランジスタを有するカレントミラー回路に
おいて、該入力側トランジスタのコレクタに第１
のトランジスタのエミツタを接続し、Ｎ個の出力
側トランジスタのそれぞれのコレクタにＮ個のト
ランジスタのエミツタをそれぞれ接続し、該第１
並びに該Ｎ個のトランジスタのベースを第１の接
続点で接続すると共に該入力側トランジスタのベ
ースと該Ｎ個の出力側トランジスタのベースとを
第２の接続点で接続し、該第１，第２の接続点と
該第１のトランジスタのコレクタとの間に該第１
並びに該Ｎ個のトランジスタのベース電流並びに
該入力側と該Ｎ個の出力側トランジスタのベース
電流を流すマルチエミツタのトランジスタを、該
第２の接続点にはダイオードをはさんで、接続し
てなることを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111352A JPS592412A (ja) | 1982-06-28 | 1982-06-28 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111352A JPS592412A (ja) | 1982-06-28 | 1982-06-28 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592412A JPS592412A (ja) | 1984-01-09 |
| JPS634962B2 true JPS634962B2 (ja) | 1988-02-01 |
Family
ID=14559014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111352A Granted JPS592412A (ja) | 1982-06-28 | 1982-06-28 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592412A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2194431T3 (es) | 1998-01-07 | 2003-11-16 | Scambia Ind Dev Ag | Dispositivo de escape de gases para un motor de combistion interna. |
| JP5380269B2 (ja) * | 2009-12-22 | 2014-01-08 | 協同電子エンジニアリング株式会社 | 電流電圧変換合成出力装置 |
-
1982
- 1982-06-28 JP JP57111352A patent/JPS592412A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS592412A (ja) | 1984-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| US5144169A (en) | Operational amplifier circuit | |
| JPS634962B2 (ja) | ||
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JPS6325769Y2 (ja) | ||
| JPS6333726B2 (ja) | ||
| JPH0151207B2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JP2537235B2 (ja) | 定電流回路 | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JPS62173808A (ja) | バツフアアンプ | |
| JPS6224973Y2 (ja) | ||
| JPH06260925A (ja) | レベルシフト回路 | |
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP2528838Y2 (ja) | 直流電源回路 | |
| JPH05251955A (ja) | 定電流源回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPS6155805B2 (ja) | ||
| JPH08102627A (ja) | 半導体集積回路 | |
| JPH0233207A (ja) | バッファ回路 | |
| JPH0152929B2 (ja) | ||
| JPH077905B2 (ja) | 電圧比較器 |