JPS5840714B2 - デンシウデドケイヨウセイギヨソウチ - Google Patents
デンシウデドケイヨウセイギヨソウチInfo
- Publication number
- JPS5840714B2 JPS5840714B2 JP50147897A JP14789775A JPS5840714B2 JP S5840714 B2 JPS5840714 B2 JP S5840714B2 JP 50147897 A JP50147897 A JP 50147897A JP 14789775 A JP14789775 A JP 14789775A JP S5840714 B2 JPS5840714 B2 JP S5840714B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- voltage
- input terminal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 4
- 238000004040 coloring Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
- G04G5/04—Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently
- G04G5/043—Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently using commutating devices for selecting the value, e.g. hours, minutes, seconds, to be corrected
- G04G5/045—Setting, i.e. correcting or changing, the time-indication by setting each of the displayed values, e.g. date, hour, independently using commutating devices for selecting the value, e.g. hours, minutes, seconds, to be corrected using a sequential electronic commutator
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/08—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques
- G04G9/087—Visual time or date indication means by building-up characters using a combination of indicating elements, e.g. by using multiplexing techniques provided with means for displaying at will a time indication or a date or a part thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electronic Switches (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
計数型表示を有する電子時計において、概してリセット
は比較的しにくいものである。
は比較的しにくいものである。
これは理論的には非常に簡単であるが、この動作は時と
して使用者に必要以上に手間取らせる。
して使用者に必要以上に手間取らせる。
その訳は各計数器が一定速度でしか進められないからで
ある。
ある。
所望の表示にゆっくりと合わせられる機械的リセットに
較べると、電子的方法は融通性に乏しい。
較べると、電子的方法は融通性に乏しい。
早く進める方法と早く戻す方法との２つの異なるリセッ
トの方法を使用できるが、それは共に機械的方法になっ
てしまう。
トの方法を使用できるが、それは共に機械的方法になっ
てしまう。
ＪＣれに対して、電子回路は一層複雑になり、そしてこ
の時計は他の押しボタン、又は多くの位置を有する機能
選択円頂すら持たねばならなくなる。
の時計は他の押しボタン、又は多くの位置を有する機能
選択円頂すら持たねばならなくなる。
本発明は既知の装置よりはるかに簡単な制御装置を有す
る。
る。
本発明によると制御信号を発生する押しボタン・スイッ
チ、前記制御信号を記憶する記憶素子、及びクロック信
号と同期して前記記憶素子からの情報を送信する遅延装
置を含み、該遅延装置により送信される前記情報は、制
御信号が停止する時、前記記憶素子の内容を消去する電
子時計用制御装置が得られる。
チ、前記制御信号を記憶する記憶素子、及びクロック信
号と同期して前記記憶素子からの情報を送信する遅延装
置を含み、該遅延装置により送信される前記情報は、制
御信号が停止する時、前記記憶素子の内容を消去する電
子時計用制御装置が得られる。
本発明を実施例を示す添付図面を参照して詳細に説明す
る。
る。
第１図において、押しボタン１を押してスイッチ２を駆
動し、ＲＳフリップ・フロップ回路６の入力端子Ｓ６を
アースＧに接続すると、端子Ｓ６は「Ｏ」電位になる。
動し、ＲＳフリップ・フロップ回路６の入力端子Ｓ６を
アースＧに接続すると、端子Ｓ６は「Ｏ」電位になる。
スイッチ２を開くと、入力端子Ｓ６は抵抗３を介して電
源電圧＋ＶＢＢに接続され「１」電位となる。
源電圧＋ＶＢＢに接続され「１」電位となる。
ＲＳフリップ・フロップ６は２つのＮＡＮＤゲート４及
び５から成り、そしてその出力端子Ｑ６はＤフリップ・
フロップ回路７の入力端子Ｄ７に接続されている。
び５から成り、そしてその出力端子Ｑ６はＤフリップ・
フロップ回路７の入力端子Ｄ７に接続されている。
フリップ・フロップ７の入力端子Ｃ１７はクロック回路
の計数器に給電している分圧器列の１つの段から来るク
ロック信号ＳＨを受信している。
の計数器に給電している分圧器列の１つの段から来るク
ロック信号ＳＨを受信している。
このクロック信号ＳＨの周波数は、例えば、１Ｈ２であ
るＤフリップ・フロップ７の出力端子Ｑ７はＲＳフリッ
プ・フロップ６の入力端子Ｒ６に接続されている。
るＤフリップ・フロップ７の出力端子Ｑ７はＲＳフリッ
プ・フロップ６の入力端子Ｒ６に接続されている。
Ｄフリップ・フロップにおいて入力端子ＤＩに現われる
情報は、入力端子Ｃ１の電圧が「０］から「１」になる
時に出力端子Ｑ７′＼送られることをここで記憶された
い。
情報は、入力端子Ｃ１の電圧が「０］から「１」になる
時に出力端子Ｑ７′＼送られることをここで記憶された
い。
出力端子Ｑ７は出力端子Ｑ７に対して補足的電圧になっ
ている。
ている。
第２Ａ図及び第２Ｂ図は上記装置の機能を図解している
。
。
第２Ａ図において、押しボタン１を短時間押すと、ＲＳ
フリップ・フロップ６の入力端子Ｓ６はｒＯＪ電圧とな
りフリップ・フロップ６の状態を変化する。
フリップ・フロップ６の入力端子Ｓ６はｒＯＪ電圧とな
りフリップ・フロップ６の状態を変化する。
即ち、出力端子Ｑ６は「１」電圧となり、入力端子Ｓ６
が「１」電圧に戻った後でもそのままの電位になってい
る。
が「１」電圧に戻った後でもそのままの電位になってい
る。
入力端子Ｓ６にパルスが供給された直後にクロック信号
ＳＨの正のパルスの前縁が到着すると、同時に、Ｄフリ
ップ・フロップ７の出力端子Ｑ７は「１」電圧になる。
ＳＨの正のパルスの前縁が到着すると、同時に、Ｄフリ
ップ・フロップ７の出力端子Ｑ７は「１」電圧になる。
もし入力端子Ｓ６における負のパルスが実線で示した様
に既に終っていると、Ｄフリップ・フロップ７が状態を
変化すると同時に出力端子Ｑ７の出力によりＲＳフリッ
プ・フロップ６はその最初の状態に戻される。
に既に終っていると、Ｄフリップ・フロップ７が状態を
変化すると同時に出力端子Ｑ７の出力によりＲＳフリッ
プ・フロップ６はその最初の状態に戻される。
もし入力端子Ｓ６にパルスがまだあると、押しボタンが
解放された時にのみＲＳフリップ・フロップ６は点線で
示した様にその最初の状態に戻る。
解放された時にのみＲＳフリップ・フロップ６は点線で
示した様にその最初の状態に戻る。
入力端子Ｓ６にパルスが与えられた直後に、クロック信
号の第２の正のパルスの前縁が到着すると、同時に、Ｄ
フリップ・フロップ７はその最初の状態に戻る。
号の第２の正のパルスの前縁が到着すると、同時に、Ｄ
フリップ・フロップ７はその最初の状態に戻る。
Ｄフリップ・フロップ７の出力端子Ｑ７に現われる正の
パルスはクロック信号ＳＨの１周期Ｔと全く等しい持続
時間を有する。
パルスはクロック信号ＳＨの１周期Ｔと全く等しい持続
時間を有する。
スイッチ２から与えられるパルスがどんなに短時間であ
っても、ＲＳフリップ・フロップ６はそれを記憶する。
っても、ＲＳフリップ・フロップ６はそれを記憶する。
Ｄフリップ・フロップ７はクロック信号ＳＨの周期に相
当する期間切換えられる。
当する期間切換えられる。
第２Ｂ図に示す場合においては、押しボタン１を押して
いる時間が長く、その間には数周期のクロック信号ＳＨ
が含まれている。
いる時間が長く、その間には数周期のクロック信号ＳＨ
が含まれている。
ＲＳフリップ・フロップの入力端子Ｓ６の電圧が「１」
から「Ｏ」になった直後のクロック信号ＳＨの正のパル
スの前縁の到着と同時に、Ｄフリップ・フロップ７の出
力端子の電圧は「１」になる。
から「Ｏ」になった直後のクロック信号ＳＨの正のパル
スの前縁の到着と同時に、Ｄフリップ・フロップ７の出
力端子の電圧は「１」になる。
入力端子Ｓ６に「０」電圧が維持されている限り出力端
子Ｑ６は「１」電圧に維持され、従って入力端子Ｄ７も
「１」電圧に維持されているので、Ｄフリップ・フロツ
′プ７は切換えられたままになっている。
子Ｑ６は「１」電圧に維持され、従って入力端子Ｄ７も
「１」電圧に維持されているので、Ｄフリップ・フロツ
′プ７は切換えられたままになっている。
押しボタン１が解放されると直ぐに、入力端子Ｓ６は「
１」電圧になり、そして出力電圧Ｑ６は「０」電圧に落
ちる。
１」電圧になり、そして出力電圧Ｑ６は「０」電圧に落
ちる。
スイッチ２の開放直後、次のクロック信号ＳＨの正のパ
ルスの前縁が到着すると、同時に、Ｄフリップ・フロッ
プ７はその最初の状態に戻り、そしてその出力端子Ｑ７
は「０」電圧に落ちる。
ルスの前縁が到着すると、同時に、Ｄフリップ・フロッ
プ７はその最初の状態に戻り、そしてその出力端子Ｑ７
は「０」電圧に落ちる。
第２Ａ図の場合に、もしクロック信号ＳＨがＩｎ２の周
波数を有するならば、押しボタンを最大１秒間動作した
時にフリップ・フロップ７の出力端子Ｑ７に長さが常に
等しいパルスを発生できるということがわかる。
波数を有するならば、押しボタンを最大１秒間動作した
時にフリップ・フロップ７の出力端子Ｑ７に長さが常に
等しいパルスを発生できるということがわかる。
もし、例えば、ＡＮＤゲート８が出力端子Ｑ７の論理デ
ータとクロック信号ＳＨとの論理積を生じるものとすれ
ば、その結果Ｃは（第２Ａ図の場合に）時計の計数器を
１ステツプ進めるのに使用し得る１つのパルスを提供す
ることがわかる。
ータとクロック信号ＳＨとの論理積を生じるものとすれ
ば、その結果Ｃは（第２Ａ図の場合に）時計の計数器を
１ステツプ進めるのに使用し得る１つのパルスを提供す
ることがわかる。
第２Ｂ図の場合、押しボタン１が第１図に図解した位置
にある限りパルスが出ている。
にある限りパルスが出ている。
もし本装置がリセット装置に使用されるなら、押しボタ
ン１をクロック信号ＳＨの周期より短い時間押せばよい
のであるから、計数器を１つ進めることは使用者にとっ
て容易であろう。
ン１をクロック信号ＳＨの周期より短い時間押せばよい
のであるから、計数器を１つ進めることは使用者にとっ
て容易であろう。
もしそれがＩｎ２の周波数を有するものであれば、押す
時間は１秒間以内でなければならない。
時間は１秒間以内でなければならない。
使用者は押しボタンを押す時間が所望の作動をさせるの
に不十分ではなかったのではないかと確認する必要がな
いので、安心できる。
に不十分ではなかったのではないかと確認する必要がな
いので、安心できる。
他方、もし計数器を数段進めようと思う場合は、その操
作は既知の装置に必要な操作と同じである。
作は既知の装置に必要な操作と同じである。
ある種の時計、特に電子色彩計数表示を有する時計にお
いては、表示の素子がその着色又は変色に際しである慣
性を有する間だけ表示を修正することができる。
いては、表示の素子がその着色又は変色に際しである慣
性を有する間だけ表示を修正することができる。
クロック信号ＳＨと同期して作動する本発明の装置は同
期の問題を解消できる。
期の問題を解消できる。
全体として、本発明による装置はそれ自体、同期論理を
有するすべての装置に応用することができる。
有するすべての装置に応用することができる。
第１図は本発明による装置の実施例を図示し、そして第
２Ａ図及び第２Ｂ図は第１図の装置の機能を図解するも
のである。 １・・・・・・押しボタン、２・・・・・・スイッチ、
６・・・・・・ＲＳフリップ・フロップ回路、７・・・
・・・Ｄフリップ・フロップ回路。
２Ａ図及び第２Ｂ図は第１図の装置の機能を図解するも
のである。 １・・・・・・押しボタン、２・・・・・・スイッチ、
６・・・・・・ＲＳフリップ・フロップ回路、７・・・
・・・Ｄフリップ・フロップ回路。
Claims (1)
- １ 制御信号を発生する押しボタン・スイッチと、前記
制御信号を記憶する記憶素子と、クロック信号と同期し
て前記記憶素子からの情報を送信する遅延装置とを含み
、該遅延装置により送信される前記情報は、制御信号が
停止する時に前記記憶素子の内容を消去するように成っ
ている電子時計用制御装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH1637174A CH592914B5 (ja) | 1974-12-11 | 1974-12-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5184277A JPS5184277A (ja) | 1976-07-23 |
| JPS5840714B2 true JPS5840714B2 (ja) | 1983-09-07 |
Family
ID=4416772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50147897A Expired JPS5840714B2 (ja) | 1974-12-11 | 1975-12-11 | デンシウデドケイヨウセイギヨソウチ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4030284A (ja) |
| JP (1) | JPS5840714B2 (ja) |
| CH (2) | CH592914B5 (ja) |
| DE (1) | DE2554194C3 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH512076A4 (ja) * | 1976-04-23 | 1977-06-30 | ||
| GB1578657A (en) * | 1976-05-25 | 1980-11-05 | Ebauches Sa | Electronic circuit for electronic watch |
| US4209975A (en) * | 1977-05-11 | 1980-07-01 | Kabushiki Kaisha Seikosha | Time adjusting means for electronic timepiece |
| US4232382A (en) * | 1977-05-26 | 1980-11-04 | Hewlett-Packard Company | Incrementing signal hold circuit for a clock/calculator |
| JPS6036033B2 (ja) * | 1978-04-22 | 1985-08-17 | シチズン時計株式会社 | 電子時計 |
| US4225853A (en) * | 1978-05-05 | 1980-09-30 | Southall W. Hamilton | Controller for signalling system |
| JPS5515053A (en) * | 1978-07-19 | 1980-02-01 | Seiko Instr & Electronics Ltd | Electronic watch |
| JPS5711527A (en) * | 1980-06-26 | 1982-01-21 | Seiko Epson Corp | Chattering prevention circuit for electronic wrist watch |
| JPH0731611B2 (ja) * | 1987-08-27 | 1995-04-10 | 日本電気株式会社 | 装置動作モ−ド切替回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3672155A (en) * | 1970-05-06 | 1972-06-27 | Hamilton Watch Co | Solid state watch |
| US3823551A (en) * | 1971-05-03 | 1974-07-16 | Riehl Electronics Corp | Solid state electronic timepiece |
| US3823550A (en) * | 1972-01-14 | 1974-07-16 | Time Computer | Solid state watch display switch |
| US3921385A (en) * | 1974-03-19 | 1975-11-25 | Texas Instruments Inc | Watch having positioned controlled display actuator with delay |
-
1974
- 1974-12-11 CH CH1637174A patent/CH592914B5/xx not_active IP Right Cessation
- 1974-12-11 CH CH1637174D patent/CH1637174A4/xx unknown
-
1975
- 1975-11-25 US US05/635,088 patent/US4030284A/en not_active Expired - Lifetime
- 1975-12-02 DE DE2554194A patent/DE2554194C3/de not_active Expired
- 1975-12-11 JP JP50147897A patent/JPS5840714B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CH592914B5 (ja) | 1977-11-15 |
| JPS5184277A (ja) | 1976-07-23 |
| DE2554194A1 (de) | 1976-06-24 |
| DE2554194C3 (de) | 1981-01-29 |
| US4030284A (en) | 1977-06-21 |
| CH1637174A4 (ja) | 1977-03-31 |
| DE2554194B2 (de) | 1977-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4030283A (en) | Electrically driven time piece with means for effecting a precise setting of time | |
| US4270193A (en) | Electronic timepiece | |
| US4059955A (en) | One button digital watch and method of setting the display | |
| JPS5741711B2 (ja) | ||
| US4030284A (en) | Control device for an electronic wrist watch | |
| JPS633271B2 (ja) | ||
| US4308607A (en) | Electronic timepiece | |
| CH615080GA3 (ja) | ||
| JPS6023317B2 (ja) | 電子時計 | |
| US4024678A (en) | Control and correction circuit for an electronic watch | |
| JPS5850454B2 (ja) | デンシタイマ | |
| GB1214980A (en) | Electronic watch | |
| GB1591233A (en) | Electronic timepiece | |
| GB1595278A (en) | Electronic timepieces | |
| US4367958A (en) | Correction signal generating system for an electronic timepiece | |
| US4028878A (en) | Control device for an electronic wrist watch | |
| US4419019A (en) | Analog display type electronic timepiece | |
| JPS6133391B2 (ja) | ||
| US4182113A (en) | Electronic time keeping device with time-shared timing indicator | |
| JPS582392B2 (ja) | トケイソウチ | |
| US3817020A (en) | Electronic digital clock | |
| JPS5928277B2 (ja) | デジタル式電子時計 | |
| JPS6225748Y2 (ja) | ||
| JPH0526554Y2 (ja) | ||
| JPH0642233Y2 (ja) | 時計の修正機構 |