JPS5840819A - 半導体装置とその製法 - Google Patents
半導体装置とその製法Info
- Publication number
- JPS5840819A JPS5840819A JP56138913A JP13891381A JPS5840819A JP S5840819 A JPS5840819 A JP S5840819A JP 56138913 A JP56138913 A JP 56138913A JP 13891381 A JP13891381 A JP 13891381A JP S5840819 A JPS5840819 A JP S5840819A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- recessed section
- film
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2924—Structures
- H10P14/2925—Surface structures
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置構造とその製造方法に関する。
従来単結晶半導体膜を単結晶半導体基板上に形成した半
導体装１４′としては、一般に平板な単結晶半導体基板
表面にエビタキシャ／に法により単結晶半導体膜を形成
した構造が用いられている。
導体装１４′としては、一般に平板な単結晶半導体基板
表面にエビタキシャ／に法により単結晶半導体膜を形成
した構造が用いられている。
しかし、上記従来構造および方法では、半導体装置の一
層の微小化、高速化、大電力化に不向きであるという欠
点を有する。
層の微小化、高速化、大電力化に不向きであるという欠
点を有する。
本発明はかかる欠点をなくし、微小で高速且つ大電力化
が可能な半導体装置構造とその製造方法を提供すること
を目的とし、この目的を達成するための本発明の基本構
成は、単結晶半導体基板にはエツチングより四部が形成
され、該凹部には少なくとも単結晶半導体膜が形成され
て成ることを特徴とする。
が可能な半導体装置構造とその製造方法を提供すること
を目的とし、この目的を達成するための本発明の基本構
成は、単結晶半導体基板にはエツチングより四部が形成
され、該凹部には少なくとも単結晶半導体膜が形成され
て成ることを特徴とする。
以下、実施例に従って本発明を具体的に説明する。
第１図は本発明の一実施例を示すダイオード構造の断面
図であり、Ｎ型半導体単結晶基板１にＰ型半導体単結晶
２がエピタキシャル法により形成されたものを模式的に
示したものである。
図であり、Ｎ型半導体単結晶基板１にＰ型半導体単結晶
２がエピタキシャル法により形成されたものを模式的に
示したものである。
第２図は本発明の他の実施例を示すダイオード構造の断
面図であり、Ｎ型半導体単結晶基板１１にＰ型半導体結
晶１２がエピタキシャル法により形成され、更に多結晶
シリコン電極ＢがＯＶＤ法により形成されたものを模式
的に示したものである。
面図であり、Ｎ型半導体単結晶基板１１にＰ型半導体結
晶１２がエピタキシャル法により形成され、更に多結晶
シリコン電極ＢがＯＶＤ法により形成されたものを模式
的に示したものである。
この様に半導体単結晶基板に半導体単結晶Ｊｌ、Ｊを埋
め込んで形成することにより、素子の微小化。
め込んで形成することにより、素子の微小化。
高速化が計れると共に、大面積でのＰＮ接合が可能とな
り大電力化も計ることができる。
り大電力化も計ることができる。
本発明はダイオードのみならずトランジスタの形成にも
用いることができ、単結晶牛導体膜には更に拡散層を形
成したり、多層単結晶半導体膜を四部に形成することも
できる。
用いることができ、単結晶牛導体膜には更に拡散層を形
成したり、多層単結晶半導体膜を四部に形成することも
できる。
更に、形成した単結晶膜は四部の一部表面あるいは側面
にその一部が連らなったり、表面Ｓｉ、０゜膜上にも形
成されるシリコン膜とつらなって形成されても良い。
にその一部が連らなったり、表面Ｓｉ、０゜膜上にも形
成されるシリコン膜とつらなって形成されても良い。
半導体単結晶基板凹部には予かじめ拡散層がフヒ成され
、その後エピタキシャル膜が埋め込まれて形成されても
良い。
、その後エピタキシャル膜が埋め込まれて形成されても
良い。
第１図、第２図は本発明の実施例を示すダイオード構造
の断面図である。 １．１１・・・・・・半導体単結晶基板２．１２・・・
・・・埋込み半導体単結晶膜３・・・・・・・・・・・
・・・・電 極以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
の断面図である。 １．１１・・・・・・半導体単結晶基板２．１２・・・
・・・埋込み半導体単結晶膜３・・・・・・・・・・・
・・・・電 極以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
Claims (1)
- 単結晶半導体基板にはエツチングによる四部が形成され
、該凹部には少なくとも単結晶半導体膜が形成されて成
ることを特徴とする半導体装９２とその製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138913A JPS5840819A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置とその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56138913A JPS5840819A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置とその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5840819A true JPS5840819A (ja) | 1983-03-09 |
Family
ID=15233065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56138913A Pending JPS5840819A (ja) | 1981-09-03 | 1981-09-03 | 半導体装置とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5840819A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4915663A (ja) * | 1972-06-03 | 1974-02-12 |
-
1981
- 1981-09-03 JP JP56138913A patent/JPS5840819A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4915663A (ja) * | 1972-06-03 | 1974-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6159853A (ja) | シリコン結晶体構造 | |
| GB988902A (en) | Semiconductor devices and methods of making same | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| EP1355363A3 (en) | Semiconductor device and method for fabricating the same | |
| GB1224801A (en) | Methods of manufacturing semiconductor devices | |
| GB1312510A (en) | Method of manufacturing a multi-layer semiconductor device | |
| JPS5840819A (ja) | 半導体装置とその製法 | |
| JPS5617071A (en) | Semiconductor device | |
| JPS6393174A (ja) | フオトダイオ−ド | |
| JP3144527B2 (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| JPH01169963A (ja) | 半導体装置の製造方法 | |
| JP2993084B2 (ja) | 電圧標準ダイオード | |
| JP2004111821A5 (ja) | ||
| JPS55102263A (en) | Semiconductor integrated circuit | |
| JPS5499577A (en) | Semiconductor assembly | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPS6437861A (en) | Semiconductor integrated circuit | |
| JPS55146964A (en) | Manufacture of semiconductor device | |
| JPH0741168Y2 (ja) | 半導体受光素子 | |
| JPH0232550A (ja) | 半導体装置の製造方法 | |
| GB1252293A (ja) | ||
| GB1069506A (en) | A semiconductor device and method of making | |
| JPS62105481A (ja) | 半導体素子の製造方法 | |
| JPH03220779A (ja) | 半導体保護素子 | |
| JPS6022358A (ja) | 半導体集積回路装置 |