JPS5841767B2 - シリコンウェハの表面処理方法 - Google Patents

シリコンウェハの表面処理方法

Info

Publication number
JPS5841767B2
JPS5841767B2 JP54105388A JP10538879A JPS5841767B2 JP S5841767 B2 JPS5841767 B2 JP S5841767B2 JP 54105388 A JP54105388 A JP 54105388A JP 10538879 A JP10538879 A JP 10538879A JP S5841767 B2 JPS5841767 B2 JP S5841767B2
Authority
JP
Japan
Prior art keywords
silicon wafer
sputter
surface treatment
etched
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54105388A
Other languages
English (en)
Other versions
JPS5629330A (en
Inventor
博喜 桑野
正二郎 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP54105388A priority Critical patent/JPS5841767B2/ja
Publication of JPS5629330A publication Critical patent/JPS5629330A/ja
Publication of JPS5841767B2 publication Critical patent/JPS5841767B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • H10P90/126—Preparing bulk and homogeneous wafers by chemical etching

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、研摩されたシリコンウェハの表向を2枚の電
極を有し、弗化炭素ガスまたは弗化炭素−酸素の混合ガ
スを含むプラズマ容器中でスパッタエツチングする、シ
リコンウェハの表面処理方法に関する。
従来、シリコンウェハの処理のためには、ラッピング、
エツチング、メカノケミカルボリジング等で仕上げる方
法が一般に用いられているが、使用する砥粒、化学液の
残留、等の汚染の発生を免れなかった。
それ故、シリコンウエノ・表面を再び清浄にする目的で
、特公昭53−14470号公報によってシリコンウェ
ハ表向をプラズマ処理することが既に提案されている。
また、各種弗化炭素ガスを用いてケミカルプラズマエツ
チングを行なう方法が考えられている。
これらの方法においては、プラズマ中に処理しようとす
るシリコンウェハを立てて両面を同時に加工する形式も
とられる。
しかしながら、これらの方法においては、イオンの積極
的なスパッタ現象を伴わないので、加工量は小さく、汚
染物質の蒸気圧が低い場合、または汚染物質がイオンと
の化学反応によって蒸気圧が高い化合物を形成しない場
合、それらが残留し易いという欠点があった。
例えば、半導体装置等で可動イオンとなるアルカリ金属
等の除去は困難であった。
さらに、CF4,02混合ガスを用イルリアクティブス
パッタエツチングを行う方法も提案されている。
この方法では、スパッタ作用が複合しているので、汚染
の少い良好な加工面が得られる。
しかしながら、この方法においては、処理しようとする
シリコンウェハは常に載物台上に横たえて設置されるの
で、シリコンウェハ裏面の汚染は除去されず、したがっ
て、そのように処理されたシリコンウェハをそのまま後
の酸化等の工程に導入すると、酸化炉等の汚染をまねく
恐れがあった。
そのうえ、スパッタエツチングの際のイオンのエネルギ
が高過ぎるとシリコンウェハ表面にイオン衝撃による欠
陥が生じ、低過ぎると汚染が除去されず、イオン衝撃に
よる欠陥なしに、汚染のみを除去するスパッタエツチン
グ法は従来知られていなかった。
本発明の目的は、したがって、シリコンウェハ両面の汚
染を完全になくシ、シかも片面にはイオン衝撃による欠
陥を含まないようにすることができるシリコンウェハの
表面処理方法を提供することである。
上記目的を達成するために、本発明による、冒頭に述べ
た種類のシリコンウェハの表面処理方法は、処理しよう
とするシリコンウェハを一方の電極の上に設けられたS
iO2台板上に立てて、または導体を用いて上記SiO
2台板から5かせて設置に必要な小部分を除いて、上記
シリコンウェハの両面を露出した状態でプラズマ容器中
に設置し、上記シリコンウェハの両面を同時イオンシス
により加速されたイオンでにスパッタエッチする第1の
工程と、該第1の工程の後、上記プラズマ容器中に設け
られた移動機構によって上記シリコンウェハなSiO2
台板上に片面のみを露出した状態で設置し、露出された
面を第1の工程におけるよりモ低いエネルギでスパッタ
エッチする第2の工程とから成ることを要旨とする。
以下に、附図を参照しながら、実施例を用いて本発明を
一層詳しく説明するが、それらは例示に過ぎず、本発明
の枠を越えることなく、いろいろな改良や変形があり得
ることは勿論である。
第1図は本発明によるシリコンウェハの表面処理方法の
第1の工程を実施するために使用される高周波スパッタ
エツチング装置の1例を示す構成図である。
第1図において、プラズマ容器を形成しているステンレ
ス製真空室1はガス供給孔1aと排気孔1bを備えてい
る。
上記真空室の中には、上電極2と下電極3が対向して配
置されている。
上記上電極2は真空室1を介して接地され、上記下電極
3は絶縁物の台12に支持され、高周波電源4からの高
周波電圧がインピーダンス整合回路5を介して印加され
るようになっている。
上記高周波電源4の出力端子の一方は接地され、高周波
電圧が前記インピーダンス整合回路5に出力される。
下電極3上には、金属面の露出を避けるために、SiO
2台板6が設置される。
第2図は、本発明に合致して、SiO2台板6上に試料
支え治具8を使って、処理しようとするシリコンウェハ
1aを下電極3に対して実質上直角に保持した所を模式
的に断面図で示す。
イオンシース11がシリコンウェハ7aの両回に形成さ
れ、両面が同時にスパッタエッチされる。
処理しようとするシリコンウェハは、第2図に示すよう
に、下電極3に対して直立しなければならないことはな
い。
第3図は、本発明の他の一つの実施の態様を示す。
この実施の態様においては、処理しようとするシリコシ
ウェハ7bは導体治具9を用いて下電極3に実質上平行
に、それから離して保持さレル。
この実施の態様においても、イオンシース11は処理し
ようとするシリコンウェハの両面に形成される。
第4図は比較のために示されているのであって、本発明
の実施の態様を示すものではない。
ここでは、処理しようと、するシリコンウェハ7cはS
iO2等で作られた治具10で支えられており、この場
合には処理しようとするシリコンウェハ7cの附近には
イオンシース11は形成されない。
第5図は従来のりアクティブスパッタエツチングにおけ
る処理しようとするシリコンウェハの設置方法を示すが
、本発明によるシリコンウェハの表面処理方法の第2の
工程においては、処理しようとするシリコンウェハはこ
の図に示すのと全く同様に設置される。
この場合には、処理しようとするシリコンウェハ7dは
S i 02台板上に横たえて載置され、イオンシース
11は図示のように形成され、処理しようとするシリコ
ンウェハは露出した片面のみスパッタエッチされる。
第6図はこれらのウェハのCF4,02混合ガスに、よ
る加工速度を示す。
シリコンウェハ7aは、両面・においてイオンシースで
イオンが加速され、リアクティブスパッタエッチされる
から、加工速度は大きく、各面ともSiO□台板上に横
たえて載置されたシリコンウェハ7dと同程度の加工速
度を示す。
シリコンウェハ7bもまた同様な加工速度でスパン・タ
エツチされる。
これに反し、シリコシウェハ7cでは、セルフバイアス
が働かないでプラズマ容器中されるから、加工速度はシ
リコンウニ・ハフdの1/20程度と小さい。
勿論、シリコシウェハ7dの裏面はエッチされない。
これらの結果は、本発明によれば、シリコンウェハの両
面を同時にスパッタエッチすることができ、各面におけ
る加工速度は片面をスパッタエッチする場合と同じ位大
きいことを示している。
第7図はNaOH溶液に浸漬、汚染させたシリコンウェ
ハをCF4.O□混合ガスでリアクティブスパッタエッ
チした場合の23Naと28 Stの二5次イオン質量
分析法による測定値のピークの高さの比をRFt力をパ
ラメータとして示したものである。
Naはリアクティブスパッタエツチングによって除去さ
れ、”Naと288iのピークの高さの比I2”Na”
/I28Si+はRF電力で定まる一11定限界値にな
る。
また、この限界値はRFt力が大きい程小さな値を示し
ている。
このことは、主にイオンのスパッタ作用によってNaが
除去されていることを示唆する。
すなわち、弗化炭素ガスでスパッタエッチした場合、S
i表面上のNaはINa単体として存在するのではなく
、NaF。
N a 2 S I F a 等になり、表面に固定
され、スパッタによって除去されることが想定される。
したがって、本発明によるシリコンウェハの表面処理方
法の第1の工程において、弗化炭素ガスを用いて2シリ
コンウエハの両面を高電力条件でスパッタエッチすれば
、従来除去が困難であったNa等のアルカリ金属の汚染
も除去できる。
以上述べた通り、シリコンウエノ1の両面を高電力条件
でスパッタエッチすれば、汚染を除去するこことはでき
るが、高い電界によってイオンが高いエネルギまで加速
され、シリコンウエノ・に当ってその表面に欠陥を形成
する。
そこで、本発明によれば、第2図または第3図に示す状
態で高いエネルギのイオンでシリコンウェハの両面を同
時にスこバッタエッチした後、図には示されていない、
真空室内に設けられた移動機構を用いて、シリコンウェ
ハは第5図に示す状態に移される。
その状態で第1の工程におけるよりも小さな高周波出力
で、例えば第1の工程にむいて1.2 kVであった高
J周波電源のバイアス電圧を0.9 kV程度に低めて
、シリコンウェハの露出されている方の面のみを低いエ
ネルギのイオンでスパッタエッチすることによって、例
えば半導体装置が形成される方の而の欠陥密度を小さく
することができる。
シリコンウエノ・の裏面の一部をマスクを用いて覆い、
前記第1の工程によって両面を高いエネルギのイオンで
スパッタエッチし、真空室内に設けられた移動機構によ
ってSiO2台板上にシリコンウェハを移し、第5図に
示す状態で露出している方の面のみを低いエネルギのC
F4,02ガヌイオンで加工し、OSチェックすると、
裏面がマスクされている部分の表面の欠陥密度が3X1
0”Crn−2であったのに対し、裏面がマスクされて
いない部分の表面の欠陥密度は2×1026In−2で
あった。
このことは、高エネルギのイオンを用いたスパッタエツ
チングによって形成された欠陥は表面に形成された欠陥
なゲッタリングする作用があるとして理解される。
以上述べたように、本発明のシリコンウエノ・の表面処
理方法によれば、従来除去が困難であったNa等のアル
カリ金属の汚染も両面から完全に除くことができ、しか
も半導体装置等が形成される側の面にはイオン衝撃によ
る欠陥を実質上官まないシリコンウェハを得ることがで
きる。
【図面の簡単な説明】
第1図は本発明によるシリコンウェハの表面処理方法の
第1の工程を実施するために使用される高周波スパッタ
エツチング装置の1例を示す構成図、第2図は本発明の
シリコンウェハの表面処理方法の第1の工程の=実施の
態様におけるシリコンウェハの設置方法を示す模式的な
断面図、第3図は第1の工程の他の実施の態様における
シリコンウェハの設置方法を示す模式的な断面図、第4
図は比較のためにのみ示された、第2図および第3図に
対応する、他のシリコンウェハの設置方法を示す模式的
な断面図、第5図は従来のりアクティブスパッタエツチ
ングおよび本発明の第2の工程におけるシリコンウェハ
の設置方法を示す模式的な断面図、第6図はシリコンウ
ェハのいろいろの設置方法における加工速度を示す図、
第7図は本発明の方法によって処理したシリコンウェハ
について23Naと28Siの二次イオン質量分析法に
よる測定値のピークの高さの比を示すダイヤグラムであ
る。 1・・・・・・真空室、1a・・・・・・ガス供給孔、
1b・・・・・・ガス排気孔、2・・・・・・上電極、
3・・・・・・下電極、4・・・・・・高周波電源、5
・・・・・・インピーダンス整合回路、6= Si O
2台板、?a、7b、7cs za+・++−シリコン
ウェハ、8・・・・・・試料支え治具、9・・・・・・
導体治具、10・・・・・・5i02 等で作られた
治具、11・・・・・・イオンシース、12・・・・・
・絶縁物の台。

Claims (1)

    【特許請求の範囲】
  1. 1 研磨されたシリコンウェハの表面を、2枚の電極を
    有し弗化炭素ガスまたは弗化炭素−酸素の混合カスを含
    むプラズマ容器中でスパッタエッチするシリコンウェハ
    の表面処理方法において、処理しようとするシリコンウ
    ェハを一方の電極の上に設けられた5i02台板上に立
    てて、または導体を用いて上記5i02台板から5かせ
    て、設置に必要な小部分を除いて、上記シリコンウェハ
    の両面を露出した状態でプラズマ容器中に設置し、上記
    シリコンウェハの両面を同時にイオンシースにより加速
    されたイオンでスパッタエッチする第1の工程と、該第
    1の工程の後、上記プラズマ容器中に設けられた移動機
    構によって上記シリコンウェハな5i02台板上に片面
    のみを露出した状態で設置し、露出された第1の面を第
    1の工程におけるよりも低いエネルギでスパッタエッチ
    する第2の工程とから成ることを特徴とするシリコンウ
    エノ1の表面処理方法。
JP54105388A 1979-08-18 1979-08-18 シリコンウェハの表面処理方法 Expired JPS5841767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54105388A JPS5841767B2 (ja) 1979-08-18 1979-08-18 シリコンウェハの表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54105388A JPS5841767B2 (ja) 1979-08-18 1979-08-18 シリコンウェハの表面処理方法

Publications (2)

Publication Number Publication Date
JPS5629330A JPS5629330A (en) 1981-03-24
JPS5841767B2 true JPS5841767B2 (ja) 1983-09-14

Family

ID=14406260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54105388A Expired JPS5841767B2 (ja) 1979-08-18 1979-08-18 シリコンウェハの表面処理方法

Country Status (1)

Country Link
JP (1) JPS5841767B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268976U (ja) * 1985-10-18 1987-04-30

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5770278A (en) * 1980-10-22 1982-04-30 Nec Kyushu Ltd Plasma etching apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS562634A (en) * 1979-06-20 1981-01-12 Mitsubishi Electric Corp Parallel flat plate type plasma etching device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6268976U (ja) * 1985-10-18 1987-04-30

Also Published As

Publication number Publication date
JPS5629330A (en) 1981-03-24

Similar Documents

Publication Publication Date Title
KR100238623B1 (ko) 기판처리장치 및 기판처리방법
US6589890B2 (en) Precleaning process for metal plug that minimizes damage to low-κ dielectric
KR0159097B1 (ko) 웨이퍼의 전방표면으로부터의 재료들의 제거를 방지하면서 반도체 웨이퍼의 후방측면과 단부테두리로부터 증착부를 제거하기 위한 방법 및 장치
JPS6352118B2 (ja)
JP4312630B2 (ja) プラズマ処理方法及びプラズマ処理装置
JPH07153746A (ja) ドライエッチング室のクリーニング方法
KR20070081749A (ko) 기판 처리실의 세정 방법, 기억 매체 및 기판 처리실
WO2004012235A2 (en) Atmospheric pressure plasma processing reactor
JP3275043B2 (ja) エッチングの後処理方法
US20180082825A1 (en) Plasma processing method
JP3520577B2 (ja) プラズマ処理装置
JPH1050666A (ja) プラズマ処理装置
KR20060041763A (ko) 불화 산화물 침착 공정에서 반도체 소자의 오염 감소방법
JP2761172B2 (ja) プラズマ発生装置
TWI837534B (zh) 等離子體處理裝置和處理方法
JP3362093B2 (ja) エッチングダメージの除去方法
JP3002496B2 (ja) 半導体ウェハのドライエッチング方法
JPH01200628A (ja) ドライエッチング方法
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JPH09289198A (ja) プラズマ処理装置及びプラズマ処理装置用保護部材
WO2003067643A1 (fr) Procédé et appareil de gravure
JPS6350854B2 (ja)
JPH07130706A (ja) 半導体製造装置のクリーニング方法
TWI810825B (zh) 一種清潔晶圓、等離子體處理裝置和處理方法
KR20010056698A (ko) 반도체 제조 장치의 플라즈마 처리 방법