JPS5842257A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5842257A JPS5842257A JP56140769A JP14076981A JPS5842257A JP S5842257 A JPS5842257 A JP S5842257A JP 56140769 A JP56140769 A JP 56140769A JP 14076981 A JP14076981 A JP 14076981A JP S5842257 A JPS5842257 A JP S5842257A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- polycrystalline silicon
- layer
- region
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発−は半導体装置ＫＩＩＬ、轡に不純物拡黴領域およ
び配線間における接続構造の改良に係る。
び配線間における接続構造の改良に係る。
Ｍ（Ｍｌ ［半導体装置のｒ−）電極として多結晶シリ
コン層を用いたシリコンｒ−）構造は、ｒ−ト電極をド
ーピングマスクとしてソースおよびドレイン領域を形成
する自己整合法が可能であシ、更には多層配線が可能で
ある等、高集積化に適したものとして最近ひろく採用さ
れている。
コン層を用いたシリコンｒ−）構造は、ｒ−ト電極をド
ーピングマスクとしてソースおよびドレイン領域を形成
する自己整合法が可能であシ、更には多層配線が可能で
ある等、高集積化に適したものとして最近ひろく採用さ
れている。
ところで、シリコンｒ−）構造のＭＯ８ｉ１１牛導体装
置では、多結晶シリコン層をダート電極だけでなく配線
としても用いるのが普通である。
置では、多結晶シリコン層をダート電極だけでなく配線
としても用いるのが普通である。
この場合、ＩＩ値制御とは別に配線抵抗を下げて動作の
高速化を達成するためにもがロン等のｐ型不純物、ある
いは燐等の＊！ｌ！不純物がドーグされる。そして、例
えばｇｏｙｙ−デ多結晶シリコン層のシート抵抗が略８
０Ω／口であるのに対して同じ不純物ｌｉｔ度の燐ドー
プ多結晶シリコン層のシート抵抗祉略２０Ω／口である
ことから明らかなように、高速化の観点からいえば多結
晶シリコン層は！１屋とする方が有利であシ、広く用い
られている。従って、例えばｐチャンネル領域およびｎ
チャンネル領域を有する相補型ＭＯ８半導体装置（以下
Ｃ−ＭＯ８という）では、多結晶シリコン配線層をｒｓ
ｆｌｌとすゐのが普通である。ところがこの場合第１図
に示すように、ｐチャンネル領域において％Ｉｌ製シリ
コン基板ＩＫ形成されたｐ＋型不純物領域２と電型多結
晶シリコン層３を直接コンタクトさせると、多結晶シリ
コン層３から不純物が拡散してｐ型不純物領域２内にｔ
型領域４が形成されてしまうため、このような接続を行
なうことはできない、なお、同図において、５はフィー
ルド酸化膜である。
高速化を達成するためにもがロン等のｐ型不純物、ある
いは燐等の＊！ｌ！不純物がドーグされる。そして、例
えばｇｏｙｙ−デ多結晶シリコン層のシート抵抗が略８
０Ω／口であるのに対して同じ不純物ｌｉｔ度の燐ドー
プ多結晶シリコン層のシート抵抗祉略２０Ω／口である
ことから明らかなように、高速化の観点からいえば多結
晶シリコン層は！１屋とする方が有利であシ、広く用い
られている。従って、例えばｐチャンネル領域およびｎ
チャンネル領域を有する相補型ＭＯ８半導体装置（以下
Ｃ−ＭＯ８という）では、多結晶シリコン配線層をｒｓ
ｆｌｌとすゐのが普通である。ところがこの場合第１図
に示すように、ｐチャンネル領域において％Ｉｌ製シリ
コン基板ＩＫ形成されたｐ＋型不純物領域２と電型多結
晶シリコン層３を直接コンタクトさせると、多結晶シリ
コン層３から不純物が拡散してｐ型不純物領域２内にｔ
型領域４が形成されてしまうため、このような接続を行
なうことはできない、なお、同図において、５はフィー
ルド酸化膜である。
そこで、このような場合には第２図囚俤）に示すような
接続が従来行なわれていた。同図（ト）は接続部分の平
面図であシ、同ＷＪ（Ｂ）はそのＢ−Ｂルド酸化膜５上
で終端させ、層間絶縁Ｉ１６を介してノ母ターニングし
たアルきニウム配ＩＩＦＫより１型多結晶シリコン層３
とｐｉｍｌ不純物領域２とを接続する構造になっている
。ところが、この構造では接続用のアルミニウム配置Ｉ
７および接続用のコンタクトホールが必要となシ、装置
の高集積化を達成する上で極めて不利になるという問題
があった。
接続が従来行なわれていた。同図（ト）は接続部分の平
面図であシ、同ＷＪ（Ｂ）はそのＢ−Ｂルド酸化膜５上
で終端させ、層間絶縁Ｉ１６を介してノ母ターニングし
たアルきニウム配ＩＩＦＫより１型多結晶シリコン層３
とｐｉｍｌ不純物領域２とを接続する構造になっている
。ところが、この構造では接続用のアルミニウム配置Ｉ
７および接続用のコンタクトホールが必要となシ、装置
の高集積化を達成する上で極めて不利になるという問題
があった。
本発明は上述の事情に鑑みてなされたもので、不純物領
域および該不純物領域と直接コンタクトを形成できない
配線層との接続構造を改良することによ〕集積度の向上
を達成した半導体装置を提供するものである。
域および該不純物領域と直接コンタクトを形成できない
配線層との接続構造を改良することによ〕集積度の向上
を達成した半導体装置を提供するものである。
以下、第３図（Ａ）（ＩＩを参照して本発明の一実施例
を説明する。
を説明する。
第３図（６）は本発明をｃ−ｙｔｏａにおけるｐチャン
ネル領域の拡散抵抗とｖｎ’ｇ多結晶シリコン配線層と
の接続に適用した実施例であ〕、第３図（Ｂ）は同図（
６）のＢ−Ｂ線に沿う断面図である。これらの図におい
て、ノーはｎ型シリコン基板である。該ｎ型シリコン基
板１１のフィールド部分にはフィールド酸化Ｉ［１２が
形成されている。
ネル領域の拡散抵抗とｖｎ’ｇ多結晶シリコン配線層と
の接続に適用した実施例であ〕、第３図（Ｂ）は同図（
６）のＢ−Ｂ線に沿う断面図である。これらの図におい
て、ノーはｎ型シリコン基板である。該ｎ型シリコン基
板１１のフィールド部分にはフィールド酸化Ｉ［１２が
形成されている。
このフィールド酸化膜１２に囲まれた素子領域にはｐ型
拡散抵抗領絨１３が形成されている。
拡散抵抗領絨１３が形成されている。
フィールド酸化膜１２上には燐ドーグされたｎ型多結晶
シリコン配線層１４が／ダターニングされており、骸配
線層１４は薄いシリコン酸化膜１５を介してｐ型拡散抵
抗領域１３の端部上に延在している。ｎ型多結晶シリコ
ン屡Ｊ４上社全面に堆積されたＣＶＤ−８１０，膜から
なる層間絶縁膜１６で被横されている。該層間絶縁膜１
６にはＰＷ拡散抵抗領域１１の端部およびＩＩｍ多結晶
シリコン配線層１４の端部上に亘るコンタクトホール１
１が形成されている。そして、このコンタクトホール１
ｒにはアルミニウムの蒸着およヒ／母ターニングによ〕
層間絶縁膜１ｇ上に形成された接続用アルミニウム層１
８が充填されており、該アルミニウム層１８によ１ｍ多
結晶シリコン配線層１４とｐ型拡散抵抗領域１３が接続
されている。なお、シリコンゲート構造のｃ−ｙｏｓで
は、ソース・ドレイン領域同様、１型多結晶シリコン配
線層１４をマスクとした不には形成されていない、ｔた
、シリコン酸化膜Ｉ５はｒ−）酸化膜と同一の工程によ
って形成される。
シリコン配線層１４が／ダターニングされており、骸配
線層１４は薄いシリコン酸化膜１５を介してｐ型拡散抵
抗領域１３の端部上に延在している。ｎ型多結晶シリコ
ン屡Ｊ４上社全面に堆積されたＣＶＤ−８１０，膜から
なる層間絶縁膜１６で被横されている。該層間絶縁膜１
６にはＰＷ拡散抵抗領域１１の端部およびＩＩｍ多結晶
シリコン配線層１４の端部上に亘るコンタクトホール１
１が形成されている。そして、このコンタクトホール１
ｒにはアルミニウムの蒸着およヒ／母ターニングによ〕
層間絶縁膜１ｇ上に形成された接続用アルミニウム層１
８が充填されており、該アルミニウム層１８によ１ｍ多
結晶シリコン配線層１４とｐ型拡散抵抗領域１３が接続
されている。なお、シリコンゲート構造のｃ−ｙｏｓで
は、ソース・ドレイン領域同様、１型多結晶シリコン配
線層１４をマスクとした不には形成されていない、ｔた
、シリコン酸化膜Ｉ５はｒ−）酸化膜と同一の工程によ
って形成される。
上記構造のＣ−ＭＯＳでは、ｐ型拡散抵抗領域Ｊ１とｍ
Ｗｋ多結晶シリコン配線層１４とをアルミニウム層１８
を介して接続できるから、ｐチャンネル領域における多
結晶シリコン配線層にもｍ’ｌｌｉ不純物をドープして
低抵抗化し、高速動作化を達成することができる。しか
も、１個のコンタクトホール１１のみでこの接続を達成
することができるため、アル１＝ウム配線を介して両者
を接続し九第２図（Ａ俤）の従来の接続構造に比較して
装置の集積度を向上することができる。
Ｗｋ多結晶シリコン配線層１４とをアルミニウム層１８
を介して接続できるから、ｐチャンネル領域における多
結晶シリコン配線層にもｍ’ｌｌｉ不純物をドープして
低抵抗化し、高速動作化を達成することができる。しか
も、１個のコンタクトホール１１のみでこの接続を達成
することができるため、アル１＝ウム配線を介して両者
を接続し九第２図（Ａ俤）の従来の接続構造に比較して
装置の集積度を向上することができる。
なお、コンタクトホール１ｒのオーツ櫂−工。
チングによ勤、シリコン酸化膜１５は多結晶シ１７ ｊ
ン配線層１４の下部までエツチングされて図示のように
多結晶シリコン配線層１４との関に段差が発生するから
、ζ０段差部分でアル電ニウムの被覆性が悪化してアル
１＝ウム層１８に段切れを生じる危険性がある。（通常
は多結晶シリコン配線層１４の膜厚３０００〜４０００
１、シリコン酸化膜１５の膜厚６００〜１ｏｏｏＸを被
覆しなければならない）、シかし、この段切れはアル電
ニウム層１８の形成に加熱蒸着等を用いることにより容
易に防止できるから、通ｔａ何等問題とはならない。
ン配線層１４の下部までエツチングされて図示のように
多結晶シリコン配線層１４との関に段差が発生するから
、ζ０段差部分でアル電ニウムの被覆性が悪化してアル
１＝ウム層１８に段切れを生じる危険性がある。（通常
は多結晶シリコン配線層１４の膜厚３０００〜４０００
１、シリコン酸化膜１５の膜厚６００〜１ｏｏｏＸを被
覆しなければならない）、シかし、この段切れはアル電
ニウム層１８の形成に加熱蒸着等を用いることにより容
易に防止できるから、通ｔａ何等問題とはならない。
１１１４図は本発明の他の実施例を示す断面図である。
この実施例では！１１１多結晶シリコン配線層１４下の
素子領域に、ｙｌ！拡散抵抗領域１ｓに接したｐ＋型嵩
高濃度領域形成されている。その他の構成は１１３図（
４）（Ｂ）の実施例と同じである。
素子領域に、ｙｌ！拡散抵抗領域１ｓに接したｐ＋型嵩
高濃度領域形成されている。その他の構成は１１３図（
４）（Ｂ）の実施例と同じである。
前述のように、コンタクトホール１８を開孔するための
オーバーエツチングによシリコン酸化膜１５はｎ型多結
晶シリコ７層１４の下部まで工、チングされてしまうた
め、第４図の実施例においてもしシリコン酸化ｌ［１５
が＊ｌｌｉ基板領斌上まで後退したとすると、アル電ニ
ウム層１１と１型シリコン基板１１との間の短絡という
集積回路として致命的な問題が発生してし★う・しかじ
、ｐ＋蓋蓋高変度領域１９設けた第４図の実施ｆｌｌＫ
よれば、もしシリコン酸化膜１ｊが大きくオーバーエツ
チングされたとして亀、アルｉｘウム層１８はｐ型高鎖
度領域１９と接触することになシ、上記アル１＝ウム層
１８と１１型シリコン基板ＪＩ間の短絡といった致命的
な問題を回避することができる。しかも、通常のＣ−Ｍ
ｏ１の製造工程においては他の部分にＰ＋臘嵩高濃度領
域形成する工程が含まれており、従って、上記実施例に
おけるｐ＋型高談度領域１９は従来の製造工１１に何ら
新たな工程を追加することなく形成することができる。
オーバーエツチングによシリコン酸化膜１５はｎ型多結
晶シリコ７層１４の下部まで工、チングされてしまうた
め、第４図の実施例においてもしシリコン酸化ｌ［１５
が＊ｌｌｉ基板領斌上まで後退したとすると、アル電ニ
ウム層１１と１型シリコン基板１１との間の短絡という
集積回路として致命的な問題が発生してし★う・しかじ
、ｐ＋蓋蓋高変度領域１９設けた第４図の実施ｆｌｌＫ
よれば、もしシリコン酸化膜１ｊが大きくオーバーエツ
チングされたとして亀、アルｉｘウム層１８はｐ型高鎖
度領域１９と接触することになシ、上記アル１＝ウム層
１８と１１型シリコン基板ＪＩ間の短絡といった致命的
な問題を回避することができる。しかも、通常のＣ−Ｍ
ｏ１の製造工程においては他の部分にＰ＋臘嵩高濃度領
域形成する工程が含まれており、従って、上記実施例に
おけるｐ＋型高談度領域１９は従来の製造工１１に何ら
新たな工程を追加することなく形成することができる。
表お、上記二つＯ寒施例は何れもＣ−Ｍｏ８ Ｋおける
ｐＩｌ不純物領域とｍｗ多結晶シリコン配線層との接続
に関するものであるが、本発明は不純物領域および骸不
純物領域に対して逆導電型の多結晶シリコン配線層とを
接続する総ての半導体装置に適用できる。ｔた、上記多
結晶シリコン配線層のみならず、不純物領域と直接コン
タクトを形成することのできない金属配線層を用いる総
ての半導体装置に適用することが可能である。
ｐＩｌ不純物領域とｍｗ多結晶シリコン配線層との接続
に関するものであるが、本発明は不純物領域および骸不
純物領域に対して逆導電型の多結晶シリコン配線層とを
接続する総ての半導体装置に適用できる。ｔた、上記多
結晶シリコン配線層のみならず、不純物領域と直接コン
タクトを形成することのできない金属配線層を用いる総
ての半導体装置に適用することが可能である。
以上詳述したように、本発明によれば直接コンタクトを
形成することができない配線と不純物領域との閣の接続
を可能とし、しかも集積度の向上を達成した半導体装置
を提供できるものである。
形成することができない配線と不純物領域との閣の接続
を可能とし、しかも集積度の向上を達成した半導体装置
を提供できるものである。
、 第１図はｐＨ不純物領域と１１ｍ多結晶シリコン
配線層とを直接コンタクトさせた場合の不都合を示す断
面図、第２図（６）は従来の半導体装置におけるｐＨ不
純物領域と１１ｍ多結晶シリコン配線層との接続部分を
示す平面図、第２図−）は同図（６）のＢ−Ｂｉｉに沿
う断面図、第３図（４）は本発明の１実施例になる半導
体装置におけるシ蓋不純物領域とｎＷｉ多結多結晶シリ
コ表層接続部分を示す平面図、第３図（６）は同図囚０
Ｂ−Ｂｉｌに沿う断面図、第４図は本発明の他の実施例
になる半導体装置を示す勢圭券斡春奔番溌断面図でめる
・ １ノ・・・ｓＭシリコン基板、１２・・・フィールド０
酸化膜、Ｊ Ｊ ・・・ｐ ｍ！拡散抵抗領域、Ｊ ４
・・・ｎ型多結晶シリ；ン配一層、１６−・・シリコ
ン酸化膜、１１・・・コンタクトホール、１８・・・ア
ルずニウム層、１９・・・ｐ＋＋高１１［１１域。 出願人代履人 弁理士 鈴 江 武 廖第１図 ３ 第２図 第３図 第４図
配線層とを直接コンタクトさせた場合の不都合を示す断
面図、第２図（６）は従来の半導体装置におけるｐＨ不
純物領域と１１ｍ多結晶シリコン配線層との接続部分を
示す平面図、第２図−）は同図（６）のＢ−Ｂｉｉに沿
う断面図、第３図（４）は本発明の１実施例になる半導
体装置におけるシ蓋不純物領域とｎＷｉ多結多結晶シリ
コ表層接続部分を示す平面図、第３図（６）は同図囚０
Ｂ−Ｂｉｌに沿う断面図、第４図は本発明の他の実施例
になる半導体装置を示す勢圭券斡春奔番溌断面図でめる
・ １ノ・・・ｓＭシリコン基板、１２・・・フィールド０
酸化膜、Ｊ Ｊ ・・・ｐ ｍ！拡散抵抗領域、Ｊ ４
・・・ｎ型多結晶シリ；ン配一層、１６−・・シリコ
ン酸化膜、１１・・・コンタクトホール、１８・・・ア
ルずニウム層、１９・・・ｐ＋＋高１１［１１域。 出願人代履人 弁理士 鈴 江 武 廖第１図 ３ 第２図 第３図 第４図
Claims (2)
- （１）１導電瀧を有すゐ半導体ＩＩＩＩ［の素子領域に
形成された基板とは逆導電蓋の不純物領域と、該不純物
領域の端部上Ｋｌで絶縁膜を介して形成された前記不純
物領域と直接コンタタトを形成できない配線層と、該配
線層を被覆して全面に堆積され九層間絶縁膜と、前記不
純物領域および配線層の両者を含むように層関線絶１１
１１に開孔された＝ンタクトホールと、該コンタタトホ
ールに充填されて前記不純物領域シよび配一層を接続す
る両者Ｋ１１ｌｌ！Ｊｙタタト可能な金属層とを具曽し
たことを４Ｉ徽とする半導体装置。 - （２） 配線層下の素子領域に４前記下Ｍ４１１Ｆ領
域
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140769A JPS5842257A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140769A JPS5842257A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5842257A true JPS5842257A (ja) | 1983-03-11 |
Family
ID=15276314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56140769A Pending JPS5842257A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842257A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200541A (ja) * | 1984-03-26 | 1985-10-11 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS63164359A (ja) * | 1986-12-17 | 1988-07-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 面積の減じられたバッティングコンタクト構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419382A (en) * | 1977-07-14 | 1979-02-14 | Nec Corp | Semiconductor device |
-
1981
- 1981-09-07 JP JP56140769A patent/JPS5842257A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419382A (en) * | 1977-07-14 | 1979-02-14 | Nec Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60200541A (ja) * | 1984-03-26 | 1985-10-11 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS63164359A (ja) * | 1986-12-17 | 1988-07-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 面積の減じられたバッティングコンタクト構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970564A (en) | Semiconductor memory device having stacked capacitor cells | |
| US4992389A (en) | Making a self aligned semiconductor device | |
| US5243220A (en) | Semiconductor device having miniaturized contact electrode and wiring structure | |
| US5091768A (en) | Semiconductor device having a funnel shaped inter-level connection | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| KR100228619B1 (ko) | 자기-정합 접점 형성 방법 및 구조 | |
| JPS58139468A (ja) | 半導体装置およびその製造方法 | |
| JPH0546984B2 (ja) | ||
| US6261882B1 (en) | Method for fabricating a semiconductor device | |
| US4163246A (en) | Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer | |
| JPH027471A (ja) | ポリシリコンショットキーダイオード | |
| US4908679A (en) | Low resistance Schottky diode on polysilicon/metal-silicide | |
| US4785342A (en) | Static random access memory having structure of first-, second- and third-level conductive films | |
| JPS6010673A (ja) | 半導体装置 | |
| US5285110A (en) | Interconnection structure in semiconductor device | |
| JP2805765B2 (ja) | 半導体メモリ装置 | |
| US5055904A (en) | Semiconductor device | |
| JPS5842257A (ja) | 半導体装置 | |
| US5227319A (en) | Method of manufacturing a semiconductor device | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| US5014109A (en) | Miniaturization of a contact hole in a semiconductor device | |
| JP2695812B2 (ja) | 半導体装置 | |
| US5221634A (en) | Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate | |
| JP2596848B2 (ja) | 半導体装置の製造方法 |