JPS5842687B2 - 静止形過電流保護装置 - Google Patents

静止形過電流保護装置

Info

Publication number
JPS5842687B2
JPS5842687B2 JP52078429A JP7842977A JPS5842687B2 JP S5842687 B2 JPS5842687 B2 JP S5842687B2 JP 52078429 A JP52078429 A JP 52078429A JP 7842977 A JP7842977 A JP 7842977A JP S5842687 B2 JPS5842687 B2 JP S5842687B2
Authority
JP
Japan
Prior art keywords
current
capacitor
circuit
main circuit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52078429A
Other languages
English (en)
Other versions
JPS5411457A (en
Inventor
猛 諏訪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Terasaki Electric Co Ltd
Original Assignee
Terasaki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Terasaki Electric Co Ltd filed Critical Terasaki Electric Co Ltd
Priority to JP52078429A priority Critical patent/JPS5842687B2/ja
Publication of JPS5411457A publication Critical patent/JPS5411457A/ja
Publication of JPS5842687B2 publication Critical patent/JPS5842687B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 この発明は静止形過電流保護装置に関し、特に積分回路
に対する充電パルス電流の発生回路に関する。
第1図はこの発明の背景となる静止形過電流継電器の典
型的な例を示すブロック図である。
この例では、主回路として3相交流回路を示す。
したがって、主回路には、3相の電線1a、1bおよび
1Cが設けられ、この各線1aないし1cには気中遮断
器2が介挿される。
そして、これら各線1aないし1Cには、それぞれの線
に流れる電流を検出するための変流器3が個別的に設け
られる。
これら変流器3によって検出された電流は、それぞれ補
助変流器4に与えられる。
そして、その補助変流器4からのそれぞれの入力電流は
、たとえば全波整流回路等の整流回路5に与えられ直流
電流として取り出される。
この場合、取り出される直流電流は前記各線1 a t
l b t l cのうち、各時点における絶対値の
最大の相の電流に応答する。
前記整流回路5からの最大入力電流に相関する直流電流
は、制御電源回路6および長限時信号回路7、短限時信
号回路8に、それぞれ分流される。
そして、制御電源回路6では、前記分流された直流電流
によって直流電圧をつくり、この第1図の2点錯線で囲
んで示される制衝回路の各々の要素の電源とする。
また、長限時信号回路7(短限時信号回路8も同様であ
るが本出願に関係ないため省略する)では、前記分流さ
れた直流電流に基づいて、長限時動作に必要な長限時信
号を脈流として導出する。
長限時信号は、ピーク値保持回路9およびピックアップ
回路10に入力される。
そして、前記ピーク値保持回路9では、入力される最大
入力電流のピーク値に相当するレベルの直流電圧を発生
し、後続のパルス充電回路11に与える。
また、前記ピックアップ回路10では、前記長限時信号
回路7を経た最大入力電流に応じて、この最大入力電流
が定格電流の伺パーセントであるかによって、長限時動
作させるか否かを判断する。
したがって、このピックアップ回路10では、最大入力
電流が前記定格電流を所定の比率だけオーバしているこ
とによって、時限回路を構成する積分回路12を能動化
する。
前記パルス充電回路11は、前記ピーク値保持回路9の
直流電圧に応じて、積分回路12に対して充電パルス電
流を発生する。
また、前記積分回路12は、たとえばコンデンサを含み
、その両端電圧ないし端子電圧は後続の比較回路13に
よって所定電圧と比較される。
そして比較回路13では、前記積分回路12の端子電圧
が所定電圧を超えたことによって、引きはずしコイル1
5に電流を流すためのサイリスタ(SCR)にトリガ電
圧を与えるべきSCRトリガ回路14に対して、トリガ
出力を出すように指令する。
したがって、このような構成の静止形過電流保護装置に
おいては、たとえば第2図に示すように、主回路の電流
すなわち最大入力電流が定格電流に対して100パーセ
ントないし125パーセントに達したとき前記ピックア
ップ回路10が作動する。
応じて、積分回路12が能動化され、パルス充電回路1
1からの該最大入力電流に応じたエネルギを持つ充電パ
ルスによって、該積分回路12が充電される。
そして、ある時間経過後積分回路12の端子電圧が所定
電圧を超えたとき、前記引きはずしコイル15が作動し
、前記主回路に設けられた気中遮断器2が引きはずされ
る。
このような静止形過電流継電器の詳細な動作はよく知ら
れているためその説明は省略する。
また、短限時動作、瞬時引きはずし動作についても省略
する。
一般に、このような静止形過電流継電器の長駆動作の時
限は、この第2図に示すように反限時特性である。
さらに、このような反限時特性は、保護対象機器のジュ
ール熱特性から考えて、入力電流の2乗×引きはずし動
作時間が一定(I2t=一定)であることが望ましい。
そして、このような長限時の静止形過電流継電器では、
その引きはすしまでの時限が長いため、積分コンデンサ
を充電する際に、連続電流ではなくパルス電流を用いる
この発明は、このようなパルス充電でI2を一一定の特
性を得るためのパルス充電回路に向けられるものである
それゆえに、この発明の主たる目的は、積分コンデンサ
を■2t=一定の電流パルスで充電するような静止形過
電流保護装置の新規な方式を提供することである。
この発明は、要約すれば、積分回路のコンデンサへの充
電電流をパルス電流で与え、そのパルスの幅を入力電流
に比例させ、そのパルス繰返し周波数ないし同期は入力
電流に関係なく一定とし、かつそのパルス電流値は入力
電流に比例させるようにした静止形過電流保護装置であ
る。
この発明の上述の目的およびその他の目的と特徴は図面
を参照して行なう以下の詳細な説明から一層明らかとな
ろう。
第3図はこの発明の具体的な一実施例を示す電気回路図
である。
構成において、この第3図は特にパルス充電回路11お
よび積分回路12を詳細に示す。
そして、前記整流回路5かつしたがって長限時信号回路
7からの入力電流■(主回路電流の最大瞬時値に相関)
はピーク値保持回路9に与えられる。
ピーク値保持回路9では、この入力電流■に応じた電圧
Vinを発生する。
この入力電圧V i nは、パルス充電回路11を構成
するトランジスタTrl、Tr2およびTr4のそれぞ
れのベースに共通的に与えられる。
そして、このトランジスタTr1のエミッタは抵抗R1
を介して電圧Vsに接続され、かつそのコレクタは抵抗
R2を介しで接地電位に接続される。
さらに、このトランジスタTrlのコレクタはPUT(
プログラマブルユニジャンクション トランジスタ)S
lのゲート電極に接続される。
また、前記トランジスタTr2のエミッタ抵抗R3を介
して前記電源Vsに接続され、そのコレクタは前記PU
T 81のアノードに接続されるとともにコンデンサ
C1のプラス側に接続される。
このPUT 81のカソードは接地される。
前記コンデンサC1のマイナス側は、トランジスタTr
3のコレクタに接続されるとともに、ダイオードD1お
よび抵抗R5の直列接続回路を介して接地される。
前記トランジスタTr3のエミッタは、抵抗R4を介し
て電源Vsに接続され、かつそのベースには前記電源V
sが抵抗R6およびダイオードD2と抵抗R7とによっ
て分割された一定電圧が与えられる。
さらに、前記トランジスタTr4のエミッタは抵抗R8
を介して電圧Vsに接続され、そのコレクタはトランジ
スタTr5のコレクタに接続される。
前記トランジスタTr5のベースは前記ダイオードD1
と抵抗R5との直列接続点に接続され、そのエミッタに
接地される。
前記トランジスタTr5のコレクタがこのパルス充電回
路11の出力端となり、これが、ダイオードD3のアノ
ードに接続されるとともに比較回路13の比較入力端に
接続される。
前記積分回路12を構成するダイオードD3のカソード
は積分コンデンサC2の一方電極に接続される。
そしてこの積分コンデンサC2の他方電極は接地される
なお、前記比較回路13は電源Vsによって付勢されて
いる。
以上のような構成において以下に第4図の各部波形図と
ともにその動作を詳細に説明する。
ピーク値保持回路9からの電圧Vinは前述のごとく入
力電流工に比例したものであり、その大きさは、次式(
1)に決められている。
Vin=kI+0.7 (V) ・・・・・・・
・・・・・・・・・・・(1)ここで、この入力電圧V
inが0.7Vプラスされているのは、トランジスタT
ri 、Tr2.Tr4のペニスエミッタ間の順方向電
圧降下を補償するためである。
したがって、トランジスタTr1のエミッタ電流すなわ
ちコレクタ電流ICIは久慈2)で示される。
■ =に■/R1・・・・・・・・・・・・・・・・・
・・・・・・(21 したがって、抵抗R2の電圧降下すなわちPUTSlの
バイアス電圧■fc2は次式(3)で与えられる。
2 V =I XR2=−−kI ・・−・・・−
(3)R2CI R1 この第(3)式からも明らかなように、PUTSlのバ
イアス電圧h2は入力電流Iに比例したものになること
がわかる。
次にコンデンサC1の充電電流を考えてみる。
このコンデンサC1の充電電流は、電源■s−抵抗R3
−トランジスタTr2のエミッターTr2のコレクター
コンデンサC1−ダイオードD1−抵抗R5およびトラ
ンジスタTr5を経て接地電位に流れ込む。
すなわち、抵抗R5に流れるコンデンサC1の充電電流
によって、この抵抗R5の両端が約0.7V()ランジ
スタTr5のベースエミッタ間の順方向電圧)を超える
と、このトランジスタTr5がオンとなり、前記コンデ
ンサC1の充電電流がこのトランジスタTr5のベース
−エミッタに流れる。
また、トランジスタTr5がオンすることによって、前
記入力電圧Vinによってオンされているトランジスタ
Tr4のエミッタ電流すなわちコレクタ電流IC’4は
このトランジスタTr5に流れ込み積分回路12方向に
は流れない。
ここで、トランジスタTr5のベース−エミッタ間の電
圧降下を上述したとおり略0.7 Vとし、かつダイオ
ードb1の電圧降下を同じく略0.7 Vとすると、コ
ンデンサC1のマイナス側の電位は略1.4V (0,
7+0.7 )となる。
さて、この充電経路で充電する場合、初期条件としてコ
ンデンサC1のプラス側の電位をOとし、このプラス側
の電位がPUTSlのバイアス電圧■R2になる時間を
tlとすると、抵抗R3の電圧降下はVR3=に■であ
るので、トランジスタTr2のエミッタ電流かつしたが
ってコレクタ電流■c2すなわち充電電流は次式−で示
される。
I = k I/ R3・・・・・・・・・・・・・
・・・・・・・・(4)2 したがって、前記充電時間t1は次式(5)で与えら0
6・ 8゜ k工/R3・tl=c1・−・kI I R2・R3 tl= ・C1・・・・・・(5)1 この第(5)式からもわかるように、この充電時間t1
は入力電流■にかかわらず一定となる。
この充電時間t1は、後述のように、積分コンデンサC
2への充電パルス周期に相当する。
したがって、この第(5)式から、この充電パルス周期
すなわちパルス繰返し周波数が入力電流Iにかかわらず
一定となることがわかる。
そして、前記PUTS1はそのアノード側の電位がバイ
アス電圧■に−2と等しくなれば、そのアノード−カソ
ード間が導通する。
したがって、このコンデンサC1に充電を開始した後時
間t1が経過するとこのPUTSlがオンとなり、コン
デンサC1のプラス側は接地されることになる。
しかるに、このコンデンサC1のプラス側とマイナス側
には、このPUTSlが導通状態になる直前では、次式
(6)で示す電位差がある。
2 ■ =−・kI−1,4(V)=Vi□−1,4(V)
” R1,−1−0−0(6) そのため、このPUTSlがオンとなった瞬間にこのコ
ンデンサC1のプラス側が接地電位すなわちO■に強制
されると、コンデンサC1のマイナス側は前記電位差を
保持するために先の1.4■から−(Vfi□−1,4
)Vの負電位に変る。
ここで、電圧vk2は、先の第(3)式からもわかるよ
うに、入力電流Iによって変化するものであるが、一般
にこの入力電流■が定格電流に対して100パーセント
程度のときでも少なくとも2■を超えるように決められ
ているため、このコンデンサC1のマイナス側の電位は
必ず負電位と1・なることがわかる。
したがって、このようにコンデンサC1のプラス側電位
が電圧vR2に等しくなり、PUT 81.がオンに
なった瞬間には、ダイ第1−ドD1は逆バイアスされる
そのため、トランジスタTr5はオフとなり、オンされ
ているトランジスタTr4のエミッタ電流はダイオード
D3を通って積分コンデンサC2に充電される。
すなわちPUTSlのアノード−カソード間が導通状態
にあるときのみ、積分回路10の積分コンデンサC2が
充電されることになる。
一方、前記コンデンサC1を放電させるための電流は、
電源Vs−抵抗抵抗−4−トランジスタTr3−コンデ
ンサ−PUTSl−接地の経路で流れる。
すなわち、PUT 81には、この放電電流とトラン
ジスタTr2のコレクタ電流とが流れるわけであるが、
この放電電流はPUTSlの谷点電流(導通状態に入っ
たPUTSlのアノード電流を減少させてくると非導通
状態に戻る電流値)を大幅に越えるように設定されてい
る。
そして、このコンデンサC1の一側端子が前述の略電圧
1.4vになると、トランジスタTr3のコレクタ電流
はダイオードDI、抵抗R5およびトランジスタTr5
に流れ、コンデンサC1に流れなくなる。
したがって、PUT Slに流れる電流は、トランジス
タTr2のコレクタ電流のみとなるが、この電流は前述
のPUTSlの谷点電流以下となるように設定されてい
るため、PUT 81は急速に非導通状態になる。
また、この放電電流は、トランジスタTr3の一定バイ
アス(すなわち抵抗R6,R7およびR4の大きさ)に
よって決まる一定電流で、このときのトランジスタTr
3のコレクタ電流をIc3とし、コンデンサC1の一端
子側の電位が1.4Vに復帰する(PUTSlが非導通
状態になる)までの時間をt2とすると、この時間t2
は次式(7)%式% ) (7) この放電時間t2は入力電流■に比例するものとなる。
すなわち、コンデンサC1の放電電流を一定電流とした
ため、入力電流Iが大きくなればその充電電荷は大きく
したがって放電時間t2は長くなる。
したがって、トランジスタTr5のオフ時間が長くなり
、積分コンデンサC2への充電パルス幅t2が大きくな
る。
この第(7)式のようにして、充電パルス幅t2が入力
電流Iに比例したものとなるわけである。
また、前記積分コンデンサC2への充電電流は、トラン
ジスタTr4のエミッタ電流すなわちコレクタ電流IC
4であり次式(8)で示される。
I =に■/R8・・・・・・・・・・・・・・・・・
・・・・(8)4 この第(8)式からもわかるように、積分コンデンサC
2への充電電流の大きさすなわちパルス電流の大きさは
入力電流Iに比例したものとなる。
以上の説明を要約してこの第4図の各波形で示す。
なお、この第4図では入力電流工が小さいときとこの入
力電流Iが大きいときとでは充電時間すなわちパルス繰
り返し周期t1が若干ずれて示されるが、これは積分コ
ンデンサC2への充電パルス幅t2の違いを明瞭に示す
ように誇張して描いたためである。
実際は、前記時間t1は数十ミリ秒であり、時間t2は
数十ないし数百マイクロ秒である。
したがって、この時間t1は時間t2に比べて極めて大
きく、この時間t2をほとんど無視できる。
したがって、パルス繰返し周期t1は一定となる。
上述のごとく、この実施例によれば、積分コンデンサC
2への充電パルス幅t2を入力電流工に比例させ、かつ
繰り返し周期t1を一定とし、さらにその電流の大きさ
を入力電流に比例させたため、■2tは常に一定となる
すなわち、パルス繰り返し周期t1は一定であり、単位
時間内の充電パルス個数をfとすると、f”、tである
従って、動作時間tの間に発生するパルス数をnとする
と、前第(5)式より、この個数nは次式(9)で与え
られる。
Rlot R2−R3,。
1°−°−°−−−−−−−−−−−°(9)n =
f t = また、パルス幅t2は、第(7)式で示され、かつパル
ス電流は第(8)式で示される。
そのため、積分コンデンサC2が時間tで所定電圧Eに
なるとすると、 nt2・Io4二C2・E となり、前記各
式より R1・t R2・kI KI X −X −= C2X E R2−R3−CI R1−Ic3 R8l2t=R3
°R8°C1°IC3・C2・E2 となり、■2t=一定となる。
さらに、前記コンデンサC1に各周期t1ごとに充電さ
れた電荷は、結末的にはトランジスタTr3の一定のコ
レクタ電流ICaで全て放電されることになり、PUT
Slのオンタイミングすなわちバイアス電圧■8□の多
少の変動にかかわらず長駆動作時間tは一定となる。
すなわち、たとえば何らかの原因(温度等)でこのバイ
アス電圧VR2が変動しても動作時間tが一定となり、
温度特性が極めて良好であることがわかる。
なお、上述の実施例は、ピックアップ回路の詳細は省略
し、かつこの発明の思想を具体的に説明するために単に
一つの具体例として示したもので、この発明はこのよう
な具体的な回路に限定されるものではないことはもちろ
んである。
以上のように、この発明によれば、静止形過電流保護装
置において、極めて安定にl2t=一定の特性を得るこ
とができる。
【図面の簡単な説明】
第1図はこの発明の背景となる静止形過電流継電器の一
例を示すブロック図である。 第2図はこの静止形過電流継電器の限時特性を示すグラ
フであり、横軸には定格電流に対する100分率(パー
セント)、縦軸には引きはずし動作時間(1)を示す。 第3図はこの発明の一実施例を示す電気回路図である。 第4図はこの実施例を説明するための各部動作波形図で
ある。 図において、1a、1b、1cは主回路の線路、5は整
流回路、9はピーク値保持回路、11はパルス充電回路
、12は積分回路、13は比較回路、15は引きはずし
コイル、TrlないしTr5はトランジスタ、R1ない
しR8は抵抗、C1はコンデンサ、C2は積分コンデン
サ、SlはPUTを示す。

Claims (1)

  1. 【特許請求の範囲】 1 主回路電流が予め定める値を越えたとき、成る時限
    を有して前記主回路電流を遮断すを過電流保護装置にお
    いて、 前記主回路電流の大きさに比例した電流で充電されるコ
    ンデンサと、 前記コンデンサの正極側端子電圧が前記主回路電流の大
    きさに比例した成るしきい値に達したことに応じて、前
    記コンデンサの正極側端子を接地し、前記コンデンサの
    負極側端子を接地電位に対して負電位にならしめる接地
    手段と、 前記コンデンサの正極側端子が接地された後、前記主回
    路電流の大きさとは関係のない一定の電流で前記コンデ
    ンサを放電し、前記コンデンサの充電期間中は導通し、
    放電期間中は非導通となる文イツチング素子を含むパル
    ス発振手段と、前記パルス発振手段に対して並列的に設
    けられ、前記主回路電流の大きさに比例した電流で充電
    される積分コンデンサと、 前記積分コンデンサの端子電圧が所定の値に達したこと
    に応じて、前記主回路を遮断する引外し手段とを備え、 前記積分コンデンサは前記主回路電流の大きさに比例し
    た幅およぶ振幅のパルス電流によって充電されることを
    特徴とする、静止形過電流保護装置。
JP52078429A 1977-06-29 1977-06-29 静止形過電流保護装置 Expired JPS5842687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52078429A JPS5842687B2 (ja) 1977-06-29 1977-06-29 静止形過電流保護装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52078429A JPS5842687B2 (ja) 1977-06-29 1977-06-29 静止形過電流保護装置

Publications (2)

Publication Number Publication Date
JPS5411457A JPS5411457A (en) 1979-01-27
JPS5842687B2 true JPS5842687B2 (ja) 1983-09-21

Family

ID=13661791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52078429A Expired JPS5842687B2 (ja) 1977-06-29 1977-06-29 静止形過電流保護装置

Country Status (1)

Country Link
JP (1) JPS5842687B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4719353A (ja) * 1971-02-18 1972-09-21

Also Published As

Publication number Publication date
JPS5411457A (en) 1979-01-27

Similar Documents

Publication Publication Date Title
US4447841A (en) Overcurrent protection circuit for a multiple output switching power supply and method therefor
US4024437A (en) D.C. power supply circuit
US5124875A (en) Overcurrent protection apparatus
US3375405A (en) Circuit for removing voltage surges from power lines
KR960003201B1 (ko) 이상전압 검출 제어장치
US4152744A (en) Solid state tripping circuit
US3573555A (en) Time delay extender for static relays
US5773965A (en) Switching power supply apparatus for converting a high DC voltage into a low DC voltage
US3987354A (en) Regulating circuit
JP2595136B2 (ja) 導体を過剰な電流から保護する回路に用いられる電圧―周波数変換器およびシステム
JPS5842687B2 (ja) 静止形過電流保護装置
JPS58364Y2 (ja) 回路しや断器の引外し回路
JP2851485B2 (ja) 回路遮断器の電源装置
JPS6321146Y2 (ja)
JPH0128591Y2 (ja)
US3579043A (en) Reverse power relay
JPS62201091A (ja) 直流モ−タの電流検出装置
JP2941513B2 (ja) 不足電圧引外し装置
US3374419A (en) Static exciter and regulator for rotating generators
JP2588032B2 (ja) バッテリ急速充電器
JP2687068B2 (ja) ビーム電源装置
JP2943330B2 (ja) 自励発振式dc−dcコンバータ
JP2720895B2 (ja) リンギングチョークコンバータ制御回路
JPS589512Y2 (ja) サイリスタゲ−ト信号発生装置
JP3257093B2 (ja) パルス幅制御インバータ回路