JPS584284Y2 - 平衡入力回路 - Google Patents
平衡入力回路Info
- Publication number
- JPS584284Y2 JPS584284Y2 JP13553278U JP13553278U JPS584284Y2 JP S584284 Y2 JPS584284 Y2 JP S584284Y2 JP 13553278 U JP13553278 U JP 13553278U JP 13553278 U JP13553278 U JP 13553278U JP S584284 Y2 JPS584284 Y2 JP S584284Y2
- Authority
- JP
- Japan
- Prior art keywords
- balanced input
- input circuit
- resonant inductor
- winding coil
- coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structure Of Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【考案の詳細な説明】
本考案は平衡入力方式を採用したUHFチューナ等の入
力回路に関するものである。
力回路に関するものである。
従来のUHFチューナ等の平衡入力回路例を第1図、第
2図に示す。
2図に示す。
第1図において、1は平衡入力端子、2は巻線コイル、
3は入力共振回路の共振インダクタ、4は可変容量素子
、5はコンデンサ、6は負荷回路の結合インダクタ、7
はトランジスタ等の負荷である。
3は入力共振回路の共振インダクタ、4は可変容量素子
、5はコンデンサ、6は負荷回路の結合インダクタ、7
はトランジスタ等の負荷である。
第2図は第1図の回路例の実装状態を示したもので、8
はシャシを表わす。
はシャシを表わす。
巻線コイル2、共振インダクタ3および負荷回路の結合
インダクタ6はそれぞれが受信帯域全域にわたり、良好
な結合状態を得るように構成されている。
インダクタ6はそれぞれが受信帯域全域にわたり、良好
な結合状態を得るように構成されている。
周波数特性を良好に保つために、線素t1をシャシ8等
の低電位部に近づけ、巻線コイル2のインピーダンスの
周波数特性を補正することにより受信帯域全域にわたり
結合の周波数特性を良好に保つ工夫を行なっている。
の低電位部に近づけ、巻線コイル2のインピーダンスの
周波数特性を補正することにより受信帯域全域にわたり
結合の周波数特性を良好に保つ工夫を行なっている。
なお、巻線コイル2の結合部分t2は共振インダクタ3
と結合する。
と結合する。
金属シャシ等に回路を実装する場合はこの様な構成にす
ることが可能であるが、プリント基板等に回路を配置し
た場合はこの様な構成にすることが困難で、良好な結合
状態を得ることはできない。
ることが可能であるが、プリント基板等に回路を配置し
た場合はこの様な構成にすることが困難で、良好な結合
状態を得ることはできない。
本考案の目的は、従来技術で実現の困難なプリント基板
に配置した平衡入力回路における結合状態を良好にする
平衡入力回路配置を提供するものである。
に配置した平衡入力回路における結合状態を良好にする
平衡入力回路配置を提供するものである。
本考案においては、平衡入力巻線コイルの内側に、プリ
ント基板上に配置した共振インダクタを接近させ、同じ
くプリント基板上に配置した負荷回路の結合インダクタ
をこれらの素子群と接近させる構成にする。
ント基板上に配置した共振インダクタを接近させ、同じ
くプリント基板上に配置した負荷回路の結合インダクタ
をこれらの素子群と接近させる構成にする。
第3図、第4図に本考案の実施例を示す。
第3図は300Ω平衡人力UHFチューナの入力回路で
、9は平衡入力端子、10は巻線コイル、11は共振イ
ンダクタ、12は可変容量ダイオード、13はコンデン
サ、14は負荷回路の結合インダクタ、15はトランジ
スタを表わす。
、9は平衡入力端子、10は巻線コイル、11は共振イ
ンダクタ、12は可変容量ダイオード、13はコンデン
サ、14は負荷回路の結合インダクタ、15はトランジ
スタを表わす。
第4図は第3図の回路の実装状態を示し、16はプリン
ト基板である。
ト基板である。
なお、第4図aは斜複図、第4図すは側面図である。
第4図において、プリント基板16に取り付けたコの字
形共振インダクタ11を1.5回巻した矩形の平衡入力
巻線コイル10の内側から巻線コイル10の結合部分t
2に接近させ、巻線コイル10と結合を取り、巻線コイ
ル10の線素部分t、とは、結合部分t2と結合を妨げ
る結合を取り、結合の周波数特性を受信帯域の全域IK
−bkり良好にするも0■る。
形共振インダクタ11を1.5回巻した矩形の平衡入力
巻線コイル10の内側から巻線コイル10の結合部分t
2に接近させ、巻線コイル10と結合を取り、巻線コイ
ル10の線素部分t、とは、結合部分t2と結合を妨げ
る結合を取り、結合の周波数特性を受信帯域の全域IK
−bkり良好にするも0■る。
負荷結合インダクタンス14は上部が巻線コイル10及
び共振インダクタ11に接近するように配置されている
。
び共振インダクタ11に接近するように配置されている
。
これは巻線コイル10における2線の結合部分t2と1
線の線素部分t1に流れる電流がそれぞれ共振インダク
タ11および負荷の結合インダクタ14に対して、互い
に逆向きの電流を励起し、結合を打ち消す様な状態にな
るためである。
線の線素部分t1に流れる電流がそれぞれ共振インダク
タ11および負荷の結合インダクタ14に対して、互い
に逆向きの電流を励起し、結合を打ち消す様な状態にな
るためである。
また本考案はイメージトラップについても次のような付
加的な効果をもつ。
加的な効果をもつ。
負荷の結合インダクタ14に、結合により励起される電
流を見てみると、巻線コイル10に流れる電流によって
励起される電流と、同じ巻線コイル10の電流により共
振インダクタ11に励起された電流により励起される電
流の和になり、しかも、それぞれは逆向きの電流になる
。
流を見てみると、巻線コイル10に流れる電流によって
励起される電流と、同じ巻線コイル10の電流により共
振インダクタ11に励起された電流により励起される電
流の和になり、しかも、それぞれは逆向きの電流になる
。
巻線コイル10、共振インダクタ11および結合インダ
クタ14の3者の結合の強さに応じて、特定の周波数で
この電流の和がゼロつまり、トラップになる。
クタ14の3者の結合の強さに応じて、特定の周波数で
この電流の和がゼロつまり、トラップになる。
本実施例では、第4図に示すように、結合の周波数特性
が最適になる。
が最適になる。
巻き線コイル11の22部分、共振インダクタ11およ
び負荷の結合インダクタ14の3者の結合状態において
、イメージ周波数帯にトラップを入れることができ、し
かも、イメージトラップの全帯域にわたるトラッキング
を良好な状態にできる。
び負荷の結合インダクタ14の3者の結合状態において
、イメージ周波数帯にトラップを入れることができ、し
かも、イメージトラップの全帯域にわたるトラッキング
を良好な状態にできる。
第5図は日本チャネルにおける本考案の入力回路を採用
したUHFチューナの入力VSWRとイメージトラップ
周波数の変化を図示したものである。
したUHFチューナの入力VSWRとイメージトラップ
周波数の変化を図示したものである。
実線は入力VSWRの受信チャネル帯域内における特性
を横軸にチャネルをとって表わしたもので、破線は各チ
ャネルにおけるイメージ周波数fimからのイメージト
ラップ周波数fimTのずれを図示したものである。
を横軸にチャネルをとって表わしたもので、破線は各チ
ャネルにおけるイメージ周波数fimからのイメージト
ラップ周波数fimTのずれを図示したものである。
本考案によればVSWRは全帯域でほとんど均一で、か
つ1.5程度にでき、イメージトラップのずれについて
は従来50 M)T、z以上であったが、本考案によれ
ば20■h以下になる。
つ1.5程度にでき、イメージトラップのずれについて
は従来50 M)T、z以上であったが、本考案によれ
ば20■h以下になる。
なお、本考案においては巻線コイルを1.5回巻きにし
たものについて説明したが、2.5回巻きや3.5回巻
き等1.5回巻き以上についても同様である。
たものについて説明したが、2.5回巻きや3.5回巻
き等1.5回巻き以上についても同様である。
本考案によれば、プリント基板配置したUHFチューナ
等の平衡入力回路の共振インダクタおよび負荷の結合イ
ンダクタに対する巻線コイルの線素部分t、の相対位置
を変えることで受信帯域にわたる結合状態の最適化を図
ることができ、さらにイメージトラップのトラッキング
を良好なものとすることができる。
等の平衡入力回路の共振インダクタおよび負荷の結合イ
ンダクタに対する巻線コイルの線素部分t、の相対位置
を変えることで受信帯域にわたる結合状態の最適化を図
ることができ、さらにイメージトラップのトラッキング
を良好なものとすることができる。
第1図はUHFチューナの従来の入力回路、第2図は従
来の入力回路の実装状態を示したものである。 第3図は本考案によるUHFチューナの平衡入力回路、
第4図はその実装状態で第4図aは斜視図、第4図すは
側面図である。 第5図は入力VSWRとイメージトラップのトラッキン
グ特性を示す特性図である。 10・・・・・・巻線コイル、11・・・・・・共振イ
ンダクタ。
来の入力回路の実装状態を示したものである。 第3図は本考案によるUHFチューナの平衡入力回路、
第4図はその実装状態で第4図aは斜視図、第4図すは
側面図である。 第5図は入力VSWRとイメージトラップのトラッキン
グ特性を示す特性図である。 10・・・・・・巻線コイル、11・・・・・・共振イ
ンダクタ。
Claims (1)
- 【実用新案登録請求の範囲】 1 平衡入力端子に接続した巻線コイルの内側に入力共
振器の共振インダクタを配置したことを特徴とする平衡
入力回路。 2 巻線コイルの形状はその一部が2線になるように1
5回巻きにされ、かつ矩形状に形成され、共振インダク
タの配置は巻線コイルの2線部分に接近して配置される
実用新案登録請求の範囲第1項記載の平衡入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13553278U JPS584284Y2 (ja) | 1978-10-04 | 1978-10-04 | 平衡入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13553278U JPS584284Y2 (ja) | 1978-10-04 | 1978-10-04 | 平衡入力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5553328U JPS5553328U (ja) | 1980-04-10 |
| JPS584284Y2 true JPS584284Y2 (ja) | 1983-01-25 |
Family
ID=29105917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13553278U Expired JPS584284Y2 (ja) | 1978-10-04 | 1978-10-04 | 平衡入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584284Y2 (ja) |
-
1978
- 1978-10-04 JP JP13553278U patent/JPS584284Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5553328U (ja) | 1980-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6311704Y2 (ja) | ||
| JP2564917B2 (ja) | ノイズフィルタ | |
| EP0384326B1 (en) | Unitary capacitance trimmer | |
| US3206660A (en) | Electrical capacitors with low inductance | |
| US7084825B2 (en) | Antenna and electronic device using the same | |
| US5184045A (en) | Magnetron for a microwave oven having a pair of choke coils wound around a core in the same directions | |
| US2270169A (en) | Short wave electron condenser | |
| JPH03270403A (ja) | アンテナ回路及び小型携帯無線機 | |
| JP2005534218A (ja) | マルチタップコイル | |
| US4370626A (en) | Output coupling circuit for LC local oscillator | |
| US4810983A (en) | Chip type LC composite component | |
| US4128818A (en) | Electrical frequency responsive structure | |
| JPH021969Y2 (ja) | ||
| JPS6042485Y2 (ja) | 高周波回路装置 | |
| JPH0218606Y2 (ja) | ||
| JPH0633682Y2 (ja) | ヘリカルフィルタ | |
| JPH0113642B2 (ja) | ||
| JP2803478B2 (ja) | 電圧制御ろ波器 | |
| JPS6010105Y2 (ja) | Uhfチユ−ナの発振装置 | |
| JPS6187406A (ja) | 高周波増幅装置 | |
| JPH0722887Y2 (ja) | 誘電体フィルタ装置 | |
| JPS6246344Y2 (ja) | ||
| JP3081254B2 (ja) | 平衡不平衡変成器 | |
| JPH0311973Y2 (ja) | ||
| JPH0429551Y2 (ja) |