JPS5843119B2 - 囲碁端末装置の表示制御回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、テレビジョン受像機を用いて囲基などのゲー
ムを行なう開基端末装置において、白と黒の置石、黒い
基盤目、それ以外の背景は灰色（白と黒の中間）に表示
するための制御回路に関するものである。

テレビジョン受像機を用いて囲基などのゲームを行なう
端末装置においては、白の置石、黒の置石、黒い基盤目
、背景のための白と黒の中間色（灰色）の３レベルの表
示が必要になる。

しかも置石のパタンを最優先で表示し、たとえ白の置石
であっても、その中に基盤目が現われないようにしなけ
ればならない。

このような六示の制御は、すでに広く普及しているキャ
ラクタディスプレイ装置などでは不要な機能である。

グラフィックディスプレイ装置で中間色を表示している
ものはあるが、これらはリフレッシュメモリ内部ですで
に輝度に関する情報を記憶しているので、メモリ容量が
多くなり、また中間輝度のためＤ −Ａ変換器を必要と
する欠点があった。

しかもキャラクタディスプレイ装置やグラフィックディ
スプレイ装置では画面をクリアし、初期状態は画面に何
も表示する必要はない。

従って、リフレッシュメモリの内容は初期状態としてオ
ールゼロにすればよいが、四基表示の場合は置石を消去
するだけで、基盤目と背景の灰色のみはそのまま残して
おかなければならず、従来のキャラクタディスプレイ装
置やグラフィックディスプレイ装置の表示制御方式をそ
のまへ採用することはできない。

本発明は叙上の事情に鑑みなされたもので、置石がある
場合には黒と白の置石を、置石がなく基盤目のみの所は
黒い基盤目を、その他は灰色の背景を表示し、しかも置
石やあげ石を指定するカーソルは白の置石内は黒に、そ
の他の場所では白に表示して見易い画面とする四基端末
装置の表示制御回路を提供することにある。

以下、図面により本発明の内容を詳細に説明する。

第１図は本発明によりテレビジョン受像機に囲碁を表示
する方法を示したもので、背景を白レベルと黒レベルの
中間の輝度で、基盤目は黒に、置石は白と黒に応じてそ
れぞれ白レベルと黒レベルで表示することを示している
。

第２図は置石パタンの構成例で、置石を１１ Ｘ １１
の画素マトリクスで表示する場合を示したものである。

周知のように、テレビジョン標準方式では５２５本の走
査線があるが、フリッカ防止のため第１フイールドと第
２フイールドが重なるように、複合同期信号に標準方式
とは若干変更を加えることは、テレビジョン受像機を用
いたディスプレイ装置ではよく行なわれている。

この場合、テレビ受像機のオーバスキャンまで考慮する
と、実効的な走査線数は２４０本程度である。

したがって、例えば１９個の置石パクンを垂直に並べる
ためには一つのパタンには高々１１〜１２本の走査線し
か使用できない。

ところで、置石パタンの中心を基盤目の線と一致させる
には奇数が有利であるので、第２図では１１ＸＩ １の
画素マトリクスで置石を表わすものとしたのである。

第２図において、１″の印はパタン１を示し、例もない
ところはパタン０を示す。

第３図は置石バタン発生回路のブロック図で、３０１は
第２図に示す各ドツト情報が蓄えられている１ ３Ｘ１
３ビツト構成の読出し専用メモリ、３０２は読出しバッ
ファレジスタ、３０３０〜３０３□。

はアドレス信号線である。図示しない外部回路は各時点
で表示すべき置石パタンを管理しており、例えば第２図
に示す置石パタンの第１行目を表示する時点になるとア
ドレス信号線３０３゜を”１″にする。

これにより読出し専用メモリ３０１は第１行目の置石パ
クンを読出しバッファレジスタ３０２に読出す。

レジスタ３０２にはテレビジョン受像機のラスタ走査に
同期して発生する画素クロックが印加されており、該レ
ジスタ３０２に読出された置石パタンは画素クロックに
従って順次送出される。

第２行目以降の置石パタンについても同様である。

この置石バタンか白か黒かの判別は外部回路により指示
すればよい。

第４図は基盤目バタンの構成例で、こ＼では基盤目の水
平方向および垂直方向の各線はそれぞれＨｏ 、Ｈｌ
ｔ ・・””ＨＨ３、Ｖｏ、 Ｖｌ、−−−−−−Ｖ１
８ノアドレス位置に存在するとしている。

第５図ａおよびｂは基盤目パタン発生回路の一実施例を
示したものである。

第５図ａにおいてＨカウンタ５０１は画素クロックをカ
ウントするカウンタであり、■カウンタ５０２はカウン
タ５０１の桁上りパルスをカウントするカウンタである
。

すなわち、Ｈカウンタ５０１はラスタの水平走査位置を
示し、Ｖカウンタ５０２は垂直走査位置を示している。

Ｈカウンタ５０１の内容をＨ。

デコーダ５１０ｏ。Ｈ１デコーダ５１００．・・・・・
・Ｈ１８デコーダ５１０１８でそれぞれデコードするこ
とにより、水平方向のアドレスＨ６，Ｈｌ、・・・・・
・Ｈ１８に対応した時点で信号り。

、ｈｌ、・・・・・・ｈｌ８が出力される。同様にＶカ
ウンタ５０２の内容をＶ。

デコーダ５２０ｏ、Ｖ。デコーダ５２０１．・・・・・
・ＶＩ８デコーダ５２０１ａでデコードすることにより
、垂直方向のアドレス■ｏ、■１．・・・・・・ｖ１８
に対応した時点で信号Ｖ。

。■１．・・・・・・■１８が出力される。

これらり。、ｈ、。・・・・・・ｈｌ８およびＶ。

、ｖｌ、・・・・・・Ｖｌ８の信号を組合せることによ
り、第４図に示す基盤目パタンか作成できる。

すなわち、第５図すに示すように、信号Ｖ。

、ｈｏの論理積をアンド回路５３１でとり、その出力で
フリップフロップ５４０をセットし、信号Ｖ。

とｈｌ８の論理積をアンド回路５３２でとり、その出力
で該フリップフロップ５４０をリセットすることにより
、フリップフロップ５４０の出力は第４図のアドレス■
。

の水平線を描くことになる。

同様の構成により、アドレス■０．■２．・・・・・・
■１８の水平線も発生せしめることができる。

又、信号り。

、ｈｏ・・・・・・ｈｌ８の論理和をオア回路５５０で
とることにより、オア回路５５０の出力はアドレスＨ８
，Ｈｌ、・・・・・・Ｈ１８の垂直線を描く映像信号と
なる。

以上のようにして基盤目バタンと置石パタンを独立に発
生せしめることができる。

このようにして得られた基盤目のどの部分にどの置石パ
タンを置くかは、キャラクタディスプレイと同様にして
置石情報をもった１９Ｘ１９の記憶セルから成るリフレ
ッシュメモリを用意することにより、容易に実現可能で
ある。

なお、置石パタンについては、第３図で読出し専用メモ
リを用いて発生させる例を示したが、基盤目バタンと同
様ＨカウンタおよびＶカウンタの出力をデコードし、デ
コーダの組合わせで論理回路のみで発生させることも可
能である。

第６図はカーソルバタンの発生回路を示したものである
。

カーソルパタンはバックグランド信号の出ている範囲で
上下端にまたがる垂直線と左右端にまたがる水平線で示
し、この２つの交点で置石やあげ石などを指定する。

第６図において、カーソルＨアドレスレジスタ６０１は
カーソルパタンの表示面上の水平方向アドレス位置を指
定するレジスタであり、カーソル■アドレスレジスタは
垂直方向アドレス位置を指定するレジスタである。

−数構出回路６０３は第５図ａで説明した画素クロック
をカウントするＨカウンタ５０１の内容がカーソルＨア
ドレスレジスタ６０１の内容と一致したとき１”を出力
し、この時バックグランド信号が出ていればアンド回路
６０５の論理積条件がとられ、垂直カーソル信号を送出
する。

同様に、−数構出回路６０４はＶカウンタ５０２の内容
がカーソル■アドレスレジスタ６０２の内容と一致した
とき”１″を出力し、アンド回路６０６を通してバック
グランド信号が出ている範囲で水平カーソル信号を送出
する。

第７図に本発明に係る表示制御回路の全体の構成例を示
す。

図において、バックグランド信号発生回路７０１は実際
の囲碁の対局における基盤を規定するバックグランド信
号を発生するもので、基盤に相当する部分に属する画素
クロックに同期してｔ′１ ｊｊレベルの信号を発生す
る。

基盤目バタン発生回路７０２は第５図で説明したような
構成をとり、基盤目に相当する画素クロックに同期して
Ｎ Ｉ ＩＩレベルの基盤目バタン信号を発生する。

置石バタン信号発生回路７０３は第３図で説明したよう
な構成をとるもので、第２図に１″で示した部分に相当
する画素クロックで”１″レベルをとる置石バタン信号
を出力する。

黒白信号指定回路７０４は、黒石表示の画素クロックで
は黒出力信号線７０４□に“１″レベルの信号を、白石
表示の画素クロックでは白出力信号線７０４２に”１″
レベルの信号をそれぞれ出力する。

カーソル信号発生回路７０５は第６図のような構成をと
り、カーソルパタンを構成する画素クロックに同期して
″１″レベルの信号を出力する。

アンドゲート７０６はアンドゲート７０４′を通して白
の置石バタン信号が出ている場合、それをインバータ７
１０で反転した信号により、基盤目バタン信号が出力さ
れるのを禁止するゲートである。

アンドゲート７０６を通った基盤目バタン信号、アンド
ゲート７０３’を通った黒の置石バタン信号およびアン
ドゲート７１８を通ったカーソル信号はオアゲート７０
７に集められ、こＳで論理和がとられる。

つまり、黒表示をとる各信号はオアゲ−１７０７に集め
られることになる。

オアゲート７０７の出力は、カーソルを白表示する必要
があるとき黒信号を禁止するためのナントゲート７０７
’で反転されてアンドゲート７０８に入り、黒表示の
場合のみバックグランド信号を禁止するのに用いられる
。

ゲート７０９は信号の波形整形およびタイミングをとる
ためのもので、その出力側は黒表示がない場合に”１′
”レベル（たとえば＋５Ｖ）、黒表示ならば“０”レベ
ル（たとえば□Ｖ）となる。

一方、アンドゲート７０４’からの白の置石バタン信号
は、カーソルパタンを黒表示するとき白信号がでないよ
うに禁止するアンドゲート７１１を通りオアゲートγ１
２に入る。

オアゲート７１２では上記アンドゲート７１１の出力信
号とアンドゲート７２０からのカーソルパタンを白表示
する場合の出力信号との論理和をとりゲート７１３の入
力とする。

ゲート７１３は先のゲート７０９と同様に信号の波形整
形およびタイミングをとるためのもので、その出力側に
は白表示ならば“１″レベル（＋５■）が、それ以外の
場合は１０″レベル（０）が現われる。

ゲート７０９，７１３の出力側には抵抗分割回路７１４
が接続されており、その中間タップの地点７１５にあら
れれる電圧は次のようになる。

白表示 ニア０９と７１３とも＋５■なので＋５Ｖ 黒表示 ：地点７０９と７１３ともＯなので□Ｖ 中間表示：地点７０９が＋５■、地点７１３が０■なの
でＯ■と＋５■の中間の電圧 地点７１５の電圧を高抵抗フィードバックループのある
演算増幅器７１６に導き、複合同期信号と加算すれば、
出力端子１１７にビデオ信号が得られる。

なお、抵抗分割回路７１４の中間タップの位置で中間調
表示レベル、すなわちバックグランドのレベルが決まる
ので、このタップの取り方によりバックグランドの輝度
の調整が可能である。

カーソル信号発生回路γ０５から出力されるカーソル信
号はアンドゲート７１８によって白い置石内部に位置す
るものが選び出されこの出力はオアゲート１０１に導ひ
かれてそれ以外の黒表示信号と論理和がとられる。

同時に、アンドゲート７１８の出力はインバータ７１９
で反転されてアンドゲート７１１に導びかれ、白表示信
号をこの間禁止する。

カーソルが白い置石バタン内に存在しないときは白表示
とするため、インバータ７１９の出力とカーソル信号を
アンドゲート７２０に入力して白表示カーソルバタンを
作り、それをオアゲート７１２に導いて他の白表示信号
との論理和をとる。

このようにして、基盤目バタン信号発生回路７０２、置
石バタン信号発生回路７０３、カーソル信号発生回路７
０５を全く独立に働かせても、白い置石パタンのなかに
基盤目バタンか現われたり、白い置石パタンのなかにや
はり白いカーソルが重なってカーソルが見えなかったり
するようなことは避けられる。

そして、置石は白または黒、基盤目は黒、バックグラン
ドは灰色の表示ができ、しかも置石のあるところは基盤
目もバックグランドもあられれず、置石がない基盤目の
所は黒く、それ以外の所は灰色に表示できる。

カーソルは他の何物よりも優先表示し、白い置石の所は
黒で、他の場所は白で非常に見易すい表示ができる。

なお、抵抗分割回路７１４の中間タップ位置を外部から
調節できるようにすれば、バックグランドレベルを好み
に応じて設定できる。

これはテレビジョン受像機によっては白い置石と黒い置
石の比率でバックグランドの輝度レベルが変動する場合
、中間タップを動かしてレベルの再調整することに効果
がある。

以上説明したように、本発明によれば、テレビジョン受
像機を用いて囲基などのゲームを行なう端末装置におい
て、基盤目信号、背景のためのバックグランド信号、置
石バタン信号を独立に作成して、それぞれの画素でこれ
らが重なるときは優先度の高い信号のみを通すことによ
って、背景を白レベルと黒レベルの中間の輝度で、基盤
目は黒に、置石は白と黒に応じたレベルの画面構成が可
能となる。

したがって、初期化して置石のない状態を作るには置石
バタン信号のみをクリアすればよく、基盤と背景はその
まま残すことが容易にできる利点がある。

また、簡単な抵抗分割回路で背景の中間色のレベルが変
えられるので、テレビジョン受像機のガンマ特性の相異
によって中間色が白または黒レベルに近付きすぎて置石
が見にくくなるのを防止することができる利点がある。

更には、カーソルが白い所は黒く、その他の所は白く表
示されるので、見易すい利点がある。

【図面の簡単な説明】

第１図は本発明による囲基の表示例を示す図、第２図は
置石パタンの構成例を示す図、第３図は置石バタン発生
回路の一実施例、第４図は基盤目バタンの構成例を示す
図、第５図は基盤目バタン発生回路の一実施例、第６図
はカーソルバタン発生回路の一実施例、第７図は本発明
による表示制御回路の全体構成の一実施例である。 ７０１・・・バックグランド信号発生回路、７０２・・
・基盤目バタン信号発生回路、７０３・・・置石バタン
信号発生回路、７０４・・・黒白信号指定回路、７０５
・・・カーソル信号発生回路、７１６・・・演算増幅器
。

Claims (1)

【特許請求の範囲】
1. １ テレビジョン受像機を用いて囲基などのゲームを行
   なう端末装置において、基盤目パタンを発生する第１の
   手段と、黒および白の置石のパタンを発生する第２の手
   段と、置石またはあげ石等を指定するためカーソルパタ
   ンを発生する第３の手段と、上記第１、第２および第３
   の手段の信号を入力し、ラスクスキャンの画素ごとに白
   の置石パタンがあるときは白レベルに、黒の置石バタン
   かあるか、または、白の置石バタンかなく、しかも基盤
   目パタンかあるときは黒レベルに、そのいずれでもない
   ときは白と黒の中間のレベルに、かつ、カーソルパタン
   か存在するときは、それがないとき白レベルであったな
   らば強制的に黒レベルに、それ以外は強制的に白レベル
   になるようテレビジョン受像機の映像信号を制御する論
   理回路群からなる第４の手段とを具備し、しかも、上記
   第４の手段は白と黒の中間のレベルの映像信号を調整す
   るための中間タップ付の抵抗分割回路を有していること
   を特徴とする表示制御回路。