JPS5843756B2 - 単音電子楽器のタッチレスポンス回路 - Google Patents
単音電子楽器のタッチレスポンス回路Info
- Publication number
- JPS5843756B2 JPS5843756B2 JP53106584A JP10658478A JPS5843756B2 JP S5843756 B2 JPS5843756 B2 JP S5843756B2 JP 53106584 A JP53106584 A JP 53106584A JP 10658478 A JP10658478 A JP 10658478A JP S5843756 B2 JPS5843756 B2 JP S5843756B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- circuit
- voltage
- contact
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 30
- 239000011295 pitch Substances 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 244000145845 chattering Species 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
この発明は単音電子楽器のタッチレスポンス回路に関す
る。
る。
従来、単音電子楽器のタッチレスポンス回路に関する発
明と、して特開昭50−34222号に開示されたもの
がある。
明と、して特開昭50−34222号に開示されたもの
がある。
この特開昭50−34222号は、コンデンサの充放電
時間を利用して鍵タツチ速度により音高、音色、音量等
の楽音を制御しようとするものであるが、そのための構
成として、速度信号を得るためのスイッチと音高信号を
得るためのスイッチあるいはキーイング(キーオン)信
号を得るためのスイッチとを別系列に設けなげればなら
ず、部品数が多くなってしまった。
時間を利用して鍵タツチ速度により音高、音色、音量等
の楽音を制御しようとするものであるが、そのための構
成として、速度信号を得るためのスイッチと音高信号を
得るためのスイッチあるいはキーイング(キーオン)信
号を得るためのスイッチとを別系列に設けなげればなら
ず、部品数が多くなってしまった。
また、スイッチの接点位置調整を必要とし、生産性が悪
かった。
かった。
この発明は上述の点に鑑みてなされたもので、一系列の
キースイッチ群により音高電圧信号、キーイング信号お
よび鍵タツチ速度信号を夫々取出せるようにした単音電
子楽器のタッチレスポンス回路を提供しようとするもの
である。
キースイッチ群により音高電圧信号、キーイング信号お
よび鍵タツチ速度信号を夫々取出せるようにした単音電
子楽器のタッチレスポンス回路を提供しようとするもの
である。
この発明によれば、鍵音高に対応する様々な音高電圧を
発生し、単音優先接続した一系列のキースイッチ回路に
よって上記様々な音高電圧のうち押圧鍵に対応した音高
電圧を取出して発音するようにした単音電子楽器におい
て、上記キースイッチ回路の最も優先順位の低いスイッ
チの常閉接点から前記音高電圧とは異なる所定電圧を加
えて、離鍵時に該所定電圧がキースイッチ回路から取出
されるようにしておき、押鍵した際にキースイッチ回路
の出力が上記所定電圧から前記音高電圧に切換わるまで
の時間を計測することによってキースイッチの可動接点
が常閉接点を離れて常開接点に接続されるまでの時間に
対応した鍵タツチ速度信号を得ろようにしている。
発生し、単音優先接続した一系列のキースイッチ回路に
よって上記様々な音高電圧のうち押圧鍵に対応した音高
電圧を取出して発音するようにした単音電子楽器におい
て、上記キースイッチ回路の最も優先順位の低いスイッ
チの常閉接点から前記音高電圧とは異なる所定電圧を加
えて、離鍵時に該所定電圧がキースイッチ回路から取出
されるようにしておき、押鍵した際にキースイッチ回路
の出力が上記所定電圧から前記音高電圧に切換わるまで
の時間を計測することによってキースイッチの可動接点
が常閉接点を離れて常開接点に接続されるまでの時間に
対応した鍵タツチ速度信号を得ろようにしている。
また、キーイング(キーオン)信号としては音高電圧を
利用するようにしている。
利用するようにしている。
以下この発明を添付図面の一実施例にもとづいて詳しく
説明する。
説明する。
第1図において音高電圧発生器1は抵抗分圧回路であり
、入力電圧+■を単音電子楽器の各鍵の音高に対応した
電圧に夫々分圧する。
、入力電圧+■を単音電子楽器の各鍵の音高に対応した
電圧に夫々分圧する。
キースイッチ回路2は合鍵に対応して設けられたスイッ
チ群で、鍵が押圧されることによって上記音高電圧発生
器1からの音高電圧KVを後の回路に導く。
チ群で、鍵が押圧されることによって上記音高電圧発生
器1からの音高電圧KVを後の回路に導く。
このキースイッチ回路2は高音優先接続されており、ま
た、その最低音側の常閉接点からは一■の電圧が供給さ
れている。
た、その最低音側の常閉接点からは一■の電圧が供給さ
れている。
従って、鍵を押圧していないときは一■の電圧がキース
イッチ回路2から出力される。
イッチ回路2から出力される。
また、鍵を押しはじめたときはその鍵に対応するキース
イッチは常閉接点から切離され、しかも未だ常開接点(
音高電圧発生器1側の接点)にも接続されていない状態
となる。
イッチは常閉接点から切離され、しかも未だ常開接点(
音高電圧発生器1側の接点)にも接続されていない状態
となる。
ここで、この状態となっている時間は鍵タツチ速度に比
例する。
例する。
押鍵を開始してまもなくするとキースイッチは常開接点
に接続され、キースイッチ回路2からは押1モ鍵に対応
した音高電圧KVが出力される。
に接続され、キースイッチ回路2からは押1モ鍵に対応
した音高電圧KVが出力される。
キースイッチ回路2の出力側は押鍵時検知回路3に接続
されてL・る。
されてL・る。
この押鍵時検知回路3は押鍵されたタイミングを検出す
る回路であり、リレー4とダイオード5とで構成されて
いる。
る回路であり、リレー4とダイオード5とで構成されて
いる。
ここで、リレー4は励磁コイルに電流が流されるとリレ
ー接点を接点すに接続し、また電流が遮断されるとリレ
ー接点を接点aに接続する。
ー接点を接点すに接続し、また電流が遮断されるとリレ
ー接点を接点aに接続する。
従って、未だ押鍵されていなL・ときは前記−■の電圧
がダイオード5に順方向に加わるので、リレー4は励磁
されて接点すに接続され、当該接点すの電位は一■とな
っている。
がダイオード5に順方向に加わるので、リレー4は励磁
されて接点すに接続され、当該接点すの電位は一■とな
っている。
そして、押鍵後キースイッチ回路2が音高電圧発生器1
に接続されると、音高電圧KVが押鍵時検知回路3に導
かれ、この電圧KVは十であるためダイオード5には逆
方向電圧が加わることになり、リレーコイル4には電流
は流れない。
に接続されると、音高電圧KVが押鍵時検知回路3に導
かれ、この電圧KVは十であるためダイオード5には逆
方向電圧が加わることになり、リレーコイル4には電流
は流れない。
従って、リレー接点aを介して音高電圧KVが出力され
る。
る。
押鍵時検知回路3のリレー接点すは抵抗R1を介して鍵
タツチ速度検出回路6に接続されている。
タツチ速度検出回路6に接続されている。
鍵タツチ速度検出回路6は押鍵する速度を検出するもの
で、抵抗R6とコンデンサC6の積分回路で構成される
。
で、抵抗R6とコンデンサC6の積分回路で構成される
。
従って、前記リレー4のリレー接点が接点すに接続され
ているとき(すなわち離鍵されているとき)はコンデン
サC6は−■に充電されるので、鍵タツチ速度検出回路
6の出力は−Vとなり、押鍵が開始されるとコンデンサ
C6は充電した電荷を抵抗R6を介して放電するので、
鍵タツチ速度検出回路6の出力電圧は時間の経過ととも
にOに近づいていく(第3図e参照)。
ているとき(すなわち離鍵されているとき)はコンデン
サC6は−■に充電されるので、鍵タツチ速度検出回路
6の出力は−Vとなり、押鍵が開始されるとコンデンサ
C6は充電した電荷を抵抗R6を介して放電するので、
鍵タツチ速度検出回路6の出力電圧は時間の経過ととも
にOに近づいていく(第3図e参照)。
鍵タツチ速度検出回路6の出力はインバータ7で第3図
fに示すようにその増減関係が逆転されてサンプルホー
ルド回路8に加わる。
fに示すようにその増減関係が逆転されてサンプルホー
ルド回路8に加わる。
前記押鍵時検知回路3のリレー接点aの出力は増幅器9
を介してトリガ信号発生回路10へ入力される。
を介してトリガ信号発生回路10へ入力される。
トリガ信号発生回路10は入力電圧の立上りに同期して
(すなわち、押鍵時に前記キースイッチ回路2が音高電
圧発生器1に接続されたことに同期して)トリガパルス
Trを発生するものであり、かつ、押鍵されていること
を示すキーオン信号KONを出力するものである。
(すなわち、押鍵時に前記キースイッチ回路2が音高電
圧発生器1に接続されたことに同期して)トリガパルス
Trを発生するものであり、かつ、押鍵されていること
を示すキーオン信号KONを出力するものである。
トリガ信号発生回路10は例えば第2図に示すように構
成される。
成される。
すなわち、第2図に示すようにトリガ信号発生回路10
は、コンデンサC1oと抵抗RIOとで構成される微分
回路とダイオード11を有している。
は、コンデンサC1oと抵抗RIOとで構成される微分
回路とダイオード11を有している。
従ってダイオード11からは増幅器9からの人力の立上
がりに同期した第3図すに示すようなパルスが発生され
、このパルスが前記トリガ信号Trとして利用される。
がりに同期した第3図すに示すようなパルスが発生され
、このパルスが前記トリガ信号Trとして利用される。
また、このパルスはワンショット回路12で波形整形さ
れた後インバータ13で反転されて第3図Cに示すよう
な信号になりアンド回路14の一方入力端に加えられる
。
れた後インバータ13で反転されて第3図Cに示すよう
な信号になりアンド回路14の一方入力端に加えられる
。
また、前記増幅器9からの音高電圧に■(第3図aに示
す)はシュミット回路15で波形整形されて上記アンド
回路15の他方入力端に加わる。
す)はシュミット回路15で波形整形されて上記アンド
回路15の他方入力端に加わる。
従って、アンド回路14からは第3図aに示す信号と第
3図Cに示す信号との論理積をとった信号(第3図dに
示す)が出力される。
3図Cに示す信号との論理積をとった信号(第3図dに
示す)が出力される。
このように論理積をとるようにしたのはチャタリングを
防止して安定したキーオン信号KONを得るためである
。
防止して安定したキーオン信号KONを得るためである
。
アンド回路14の出力は前記キーオン信号KONとして
トリガ信号発生回路10かも出力される。
トリガ信号発生回路10かも出力される。
尚、前記トリガ信号Trを取出す方法としては上述した
ダイオード11の出力から取出す以外に、第2図に点線
で示すようにアンド回路14の出力キーオン信号KON
をワンショット回路16に加えて取出すようにしてもよ
い。
ダイオード11の出力から取出す以外に、第2図に点線
で示すようにアンド回路14の出力キーオン信号KON
をワンショット回路16に加えて取出すようにしてもよ
い。
ところで、トリガ信号発生回路10から出力されたトリ
ガ信号Trは前記サンプルホールド回路8に加わり、そ
の時点におけるインバータ7からの出力電圧をサンプル
ホールド回路8にサンプルホールドする。
ガ信号Trは前記サンプルホールド回路8に加わり、そ
の時点におけるインバータ7からの出力電圧をサンプル
ホールド回路8にサンプルホールドする。
前述のようにインバータ7の出力は押鍵開始時からしだ
いに低くなっていく電圧であり、また、トリガ信号Tr
は押鍵開始後キースイッチ回路2の可動接点が常開接点
接続されたとき発生される信号であるため、サンプルホ
ールドされる電圧は鍵タツチ速度(すなわち、キースイ
ッチ回路2の可動接点が常閉接点から切離されて常開接
点に接続されるまでの時間)に対応した値となる(速度
が速いほど大きな値となる)。
いに低くなっていく電圧であり、また、トリガ信号Tr
は押鍵開始後キースイッチ回路2の可動接点が常開接点
接続されたとき発生される信号であるため、サンプルホ
ールドされる電圧は鍵タツチ速度(すなわち、キースイ
ッチ回路2の可動接点が常閉接点から切離されて常開接
点に接続されるまでの時間)に対応した値となる(速度
が速いほど大きな値となる)。
サンプルホールド回路17は押圧鍵の音高電圧KVをサ
ンプルホールドする回路である。
ンプルホールドする回路である。
すなわちサンプルホールド回路11は前記増幅器9から
の音高電圧KVをトリガ信号発生回路10の出力キーオ
ン信号KOHの立上りでサンプルホールドするサンプル
ホールド回路17でサンプルホールドされた音高電圧K
Vは電圧制御型発振器(■C0)18に加わり、当該V
C018からは音高電圧KVに応じた周波数を持つ音源
信号が発生される。
の音高電圧KVをトリガ信号発生回路10の出力キーオ
ン信号KOHの立上りでサンプルホールドするサンプル
ホールド回路17でサンプルホールドされた音高電圧K
Vは電圧制御型発振器(■C0)18に加わり、当該V
C018からは音高電圧KVに応じた周波数を持つ音源
信号が発生される。
そして、この音源信号は電圧制御型フィルタ(VCF)
19で音色制御され、更に電圧制御型増幅器(VCA)
20でエンベロープ制御され、更にVCA21で音量制
御されてサウンドシステム22で発音される。
19で音色制御され、更に電圧制御型増幅器(VCA)
20でエンベロープ制御され、更にVCA21で音量制
御されてサウンドシステム22で発音される。
この場合、制御電圧発生器23からのエンベロープ要素
(アタックタイム、アタックレベル等)の設定情報によ
りエンベロープジェネレータ24および25から所定の
形状のエンベロープ信号が出力され、これらエンベロー
プ信号によりVCF19およびVCA20を制御する。
(アタックタイム、アタックレベル等)の設定情報によ
りエンベロープジェネレータ24および25から所定の
形状のエンベロープ信号が出力され、これらエンベロー
プ信号によりVCF19およびVCA20を制御する。
すなわち、VCF19ではエンベロープ信号に応じてカ
ットオフ周波数を変化し、VCA20ではエンベロープ
信号に応じてゲインを変化するところで、上記VCO1
8、VCF19、VCA20および21は押鍵速度に応
じても制御される。
ットオフ周波数を変化し、VCA20ではエンベロープ
信号に応じてゲインを変化するところで、上記VCO1
8、VCF19、VCA20および21は押鍵速度に応
じても制御される。
すなわち、押鍵速度に応じて音高、音色音量を変化させ
て音楽性豊かな演奏音を得られるようにしているのであ
る。
て音楽性豊かな演奏音を得られるようにしているのであ
る。
上述の機能を得るため前記サンプルホールド回路8にサ
ンプルホールドされている鍵タツチ速度情報が利用され
る。
ンプルホールドされている鍵タツチ速度情報が利用され
る。
すなわちサンプルホールド回路8の出力は波形形成回路
26−1乃至26−5に加わり、該波形形成回路26−
1乃至26−5からは入力電圧に応じた(すなわち、鍵
タツチ速度に応じた)電圧を適宜出力する。
26−1乃至26−5に加わり、該波形形成回路26−
1乃至26−5からは入力電圧に応じた(すなわち、鍵
タツチ速度に応じた)電圧を適宜出力する。
この波形形成回路26’−1乃至265の出力電圧は前
記VCO18、VCF19、VCA21.%ンベロープ
ジエネレータ24および250制御入力に加わる。
記VCO18、VCF19、VCA21.%ンベロープ
ジエネレータ24および250制御入力に加わる。
従って、鍵タツチ速度に応じてVC018の発振周波数
、VCF19のカットオフ周波数、VCA21のゲイン
が多少変動し、またエンベロープジェネレータ24およ
び25のエンベロープ波形も多少変動(例えばアタック
タイム、アタックレベルが変動)して、サウンドシステ
ムからは非常に表現力豊かな楽音が発生されるようにな
る。
、VCF19のカットオフ周波数、VCA21のゲイン
が多少変動し、またエンベロープジェネレータ24およ
び25のエンベロープ波形も多少変動(例えばアタック
タイム、アタックレベルが変動)して、サウンドシステ
ムからは非常に表現力豊かな楽音が発生されるようにな
る。
つぎにこの発明の他の実施例を第4図を参照して説明す
る。
る。
尚、第4図においては第1図と共通の回路には同一番号
を付しである。
を付しである。
第4図において音高電圧発生器1およびキースイッチ回
路2は第1図の実施例と同様に構成されている。
路2は第1図の実施例と同様に構成されている。
キースイッチ回路2の出力はバッファ増幅器30を介し
て押鍵時検知回路31に入力される。
て押鍵時検知回路31に入力される。
押鍵時検知回路31はコンパレータ32で構成される回
路で、上記増幅器30の出力は当該コンパレータ32の
反転入力(@に、また非反転入力(−+)には電源33
から基準電圧として直流電圧△Eが夫々供給されている
。
路で、上記増幅器30の出力は当該コンパレータ32の
反転入力(@に、また非反転入力(−+)には電源33
から基準電圧として直流電圧△Eが夫々供給されている
。
このコンパレータ32は反転側(−ウの入力電圧が非反
転側(−+)の人力よりも低い(負方向に高い)場合に
81“を出力する。
転側(−+)の人力よりも低い(負方向に高い)場合に
81“を出力する。
ここで上記基準電圧−△Eは前記キースイッチ回路2に
加えられる電圧−Vよりも絶対値が小さく設定されてい
る(−■〈−△E)。
加えられる電圧−Vよりも絶対値が小さく設定されてい
る(−■〈−△E)。
従って、コンパレータ32は離鍵されているときは11
“を出力し、押鍵が開始されると(反転入力の電圧が−
VからOに立上がると)ゝ O“を出力する。
“を出力し、押鍵が開始されると(反転入力の電圧が−
VからOに立上がると)ゝ O“を出力する。
押鍵時検知回路31の出力は鍵タツチ速度検出回路34
に導かれる。
に導かれる。
鍵タツチ速度検出回路34はコンデンサC34と抵抗R
34とから成る積分回路を有し、また入力側にはゲート
G34を有し、該ゲートG34の一方からは電圧Vre
fが供給されている。
34とから成る積分回路を有し、また入力側にはゲート
G34を有し、該ゲートG34の一方からは電圧Vre
fが供給されている。
従って、離鍵されているときは押鍵時検知回路31から
の出力XX 1“によってゲートG34はオンされてコ
ンデンサC34は電圧V refに充電されている。
の出力XX 1“によってゲートG34はオンされてコ
ンデンサC34は電圧V refに充電されている。
そして押鍵が開始されると押鍵時検知回路31の出力は
ゝ0“に立下り、ゲートG34はオフしてコンデンサC
34の電荷は抵抗R34を介して放電していく。
ゝ0“に立下り、ゲートG34はオフしてコンデンサC
34の電荷は抵抗R34を介して放電していく。
従って、鍵タツチ検知回路34の出力電圧は時間の経過
とともにしだいに低下していく。
とともにしだいに低下していく。
トリガ信号発生回路10は前記第2図に示すように構成
され、増幅器30の出力が+になったのに同期して(す
なわちキースイッチ回路の可動接点が常開接点に接続さ
れたのに同期して) l−リガ信号丁rが発生し、また
キーオン信号KONを発生する。
され、増幅器30の出力が+になったのに同期して(す
なわちキースイッチ回路の可動接点が常開接点に接続さ
れたのに同期して) l−リガ信号丁rが発生し、また
キーオン信号KONを発生する。
サンプルホールド回路Sはこのトリガ信号Trで前記鍵
タツチ速度検出回路34の出力電圧をサンプルホールド
する。
タツチ速度検出回路34の出力電圧をサンプルホールド
する。
従って、サンプルホールドされる電圧は鍵タツチ速度に
対応した値となる(速度が速いほど大きな値となる)。
対応した値となる(速度が速いほど大きな値となる)。
サンプルホールド回路8の出力電圧は第1図の波形形成
回路26−1乃至26−5に導かれる。
回路26−1乃至26−5に導かれる。
サンプルホールド回路17は増幅器30からの音高電圧
KVをキーオン信号KOHの立−Eりでサンプルホール
ドして第1図のVC018に加える。
KVをキーオン信号KOHの立−Eりでサンプルホール
ドして第1図のVC018に加える。
以下、第1図の実施例と同様にして鍵タツチ速度に応じ
て変化のある楽音が発生される。
て変化のある楽音が発生される。
第5図はこの発明の更に別の実施例を示したものである
。
。
この第5図においても第1図と共通の回路には同一の番
号を付しである。
号を付しである。
第5図におL・て音高電圧発生器1およびキースイッチ
回路2は第1図の実施例と同様に構成されて℃・る。
回路2は第1図の実施例と同様に構成されて℃・る。
キースイッチ回路2の出力はバッファ増幅器35を介し
て押鍵時検知回路36に入力される。
て押鍵時検知回路36に入力される。
押鍵時検知回路36はコンパレータ37を有する回路で
、上記増幅器35の出力は当該コンパレータ37の非反
転入力(力に、また反転入力(→には電源38から基準
電圧として直流電圧−△Eが夫々供給されている。
、上記増幅器35の出力は当該コンパレータ37の非反
転入力(力に、また反転入力(→には電源38から基準
電圧として直流電圧−△Eが夫々供給されている。
このコンパレータ37は非反転側田)の入力が反転側(
→の入力より高い場合に′ 1“を出力する。
→の入力より高い場合に′ 1“を出力する。
ここで、上記基準電圧−△Eは前記キースイッチ回路2
に加えられる電圧−■よりも絶対値が小さく設定されて
いる(−V<△E)。
に加えられる電圧−■よりも絶対値が小さく設定されて
いる(−V<△E)。
従って、コンパレータ32は離鍵されて(・るときは″
O“を出力し、押鍵が開始されると(非反転入力の電圧
が−VからOに立上がると:51“を出力する。
O“を出力し、押鍵が開始されると(非反転入力の電圧
が−VからOに立上がると:51“を出力する。
コンパレータ37の出力はコンデンサC36と抵抗R3
6とで構成される微分回路を介してダイオード39に導
かれる。
6とで構成される微分回路を介してダイオード39に導
かれる。
従ってダイオード39からは押鍵開始に同期して1つの
パルスが発生される。
パルスが発生される。
このパルスは押鍵時検出回路36から取出されてリセッ
ト信号としてカウンタ40に加わる。
ト信号としてカウンタ40に加わる。
カウンタ40は前記リセット信号によって一旦リセット
され、その後発振器41からのクロックパルスを1から
計数スル。
され、その後発振器41からのクロックパルスを1から
計数スル。
l・リガ信号発生回路10は前記第2図に示すように構
成され、増幅器35の出力が十になったのに同期して(
すなわち、キースイッチ回路2の可動接点が固定接点に
接続されたのに同期して)トリガ信号Trを発生し、ま
たキーオン信号KONを発生する。
成され、増幅器35の出力が十になったのに同期して(
すなわち、キースイッチ回路2の可動接点が固定接点に
接続されたのに同期して)トリガ信号Trを発生し、ま
たキーオン信号KONを発生する。
ラッチ回路41はこのl・リガ信号Trによって前記カ
ウンタ40の計数値をラッチする。
ウンタ40の計数値をラッチする。
前述のようにカウンタ40は押鍵開始から(キースイッ
チ回路2の可動接点が常閉接点を離れてから)計数を始
めるものであり、また、トリガ信号Trはキースイッチ
回路2の可動接点が常開接点に接続された時点で発生さ
れるため、ラッチ回路41にラッチされる値は鍵タツチ
速度が速いほど小さく、遅(・はど大きくなる。
チ回路2の可動接点が常閉接点を離れてから)計数を始
めるものであり、また、トリガ信号Trはキースイッチ
回路2の可動接点が常開接点に接続された時点で発生さ
れるため、ラッチ回路41にラッチされる値は鍵タツチ
速度が速いほど小さく、遅(・はど大きくなる。
ラッチ回路41にラッチされた値はテジタルーアナログ
変換器42を介して波形形成回路26−1乃至265へ
導かれる。
変換器42を介して波形形成回路26−1乃至265へ
導かれる。
サンプルホールド回路17は増幅器35かもの音高電圧
KVをキーオン信号KONの立上りでサンプルホールド
して第1図のVCol Bに加える。
KVをキーオン信号KONの立上りでサンプルホールド
して第1図のVCol Bに加える。
以下、第1図の実施例と同様にして鍵タツチ速度に応じ
て変化のある楽音が発生される。
て変化のある楽音が発生される。
尚、第1図の実施例においてはサンプルホールド回路8
を設けて鍵タツチ速度に応じた電圧を得るようにしたが
、この回路8を削除して刻刻変化する鍵タツチ速度検出
回路6の出力をインバータ7を介して直接波形形成回路
26−1乃至26−5に加えるようにしても鍵タツチ速
度による効果が得られる。
を設けて鍵タツチ速度に応じた電圧を得るようにしたが
、この回路8を削除して刻刻変化する鍵タツチ速度検出
回路6の出力をインバータ7を介して直接波形形成回路
26−1乃至26−5に加えるようにしても鍵タツチ速
度による効果が得られる。
例えば、波形形成回路26−4および26−5の出力を
エンベロープジェネレータ24および25から発生され
ろエンベロープ信号に加算するものとし、このとき鍵タ
ツチ速度検出回路6の出力がインバータ7を介して第7
図aに示すように発生されたとする。
エンベロープジェネレータ24および25から発生され
ろエンベロープ信号に加算するものとし、このとき鍵タ
ツチ速度検出回路6の出力がインバータ7を介して第7
図aに示すように発生されたとする。
ここで、例えば波形形成回路26−4および26−5の
出力をエンベロープジェネレータ24および25から発
生されるエンベロープ信号(第6図に示す)に加算する
ものとする。
出力をエンベロープジェネレータ24および25から発
生されるエンベロープ信号(第6図に示す)に加算する
ものとする。
エンベロープ信号はキーオン信号KOHの立上りに同期
して(すなわちキースイッチ回路2の可動接点が常開接
点に接続されることによって)発生されるのであるから
、鍵タツチ速度が速い場合は鍵タツチ速度検出回路6の
出力があまり減衰してないうちからエンベロープ波形に
加算されることに八ろ。
して(すなわちキースイッチ回路2の可動接点が常開接
点に接続されることによって)発生されるのであるから
、鍵タツチ速度が速い場合は鍵タツチ速度検出回路6の
出力があまり減衰してないうちからエンベロープ波形に
加算されることに八ろ。
従って、鍵タツチ速度が速いほどエンベロープ波形(%
にアタックレベル)が強調されることになる(第7図す
参照)。
にアタックレベル)が強調されることになる(第7図す
参照)。
反対に、鍵タツチ速度が遅ければ加算される電圧はかな
り減衰してしまっているので、エンベロープ波形はあま
り強調されなくなる(第7図C参照)。
り減衰してしまっているので、エンベロープ波形はあま
り強調されなくなる(第7図C参照)。
以上のようにサンプルホールド回路8を削除して減衰す
る電圧を直接波形形成回路26−1乃至26−5に加え
るようにしても、エンベロープジェネレータ24および
25はキーオン信号KONによって駆動されることには
変りはないので、楽音発生には悪い影響はない。
る電圧を直接波形形成回路26−1乃至26−5に加え
るようにしても、エンベロープジェネレータ24および
25はキーオン信号KONによって駆動されることには
変りはないので、楽音発生には悪い影響はない。
尚、−上記の説明では第1図の実施例の場合について説
明したが、第4図の実施例においても同様の理由からサ
ンプルホールド回路8を削除することができる。
明したが、第4図の実施例においても同様の理由からサ
ンプルホールド回路8を削除することができる。
また、第5図の実施例においてもラッチ回路41を削除
してカウンタ40の計数値を直接デジタル−アナログ変
換器42に加え、当該変換器42の出力電圧の増減関係
を逆転した後に波形形成回路26−1乃至265に加え
るようにすれば同様の結果が得られる3以上説明したよ
うにこの発明によれば、一系列のスイッチ群により音高
電圧、キーオン信号、鍵タツチ速度信号を夫々取出すこ
とができるようにしたので、構成が簡単になり、スイッ
チの接点位置調整の必要がな(なるという効果がある。
してカウンタ40の計数値を直接デジタル−アナログ変
換器42に加え、当該変換器42の出力電圧の増減関係
を逆転した後に波形形成回路26−1乃至265に加え
るようにすれば同様の結果が得られる3以上説明したよ
うにこの発明によれば、一系列のスイッチ群により音高
電圧、キーオン信号、鍵タツチ速度信号を夫々取出すこ
とができるようにしたので、構成が簡単になり、スイッ
チの接点位置調整の必要がな(なるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は第1図のトリガ信号発生回路の詳細例を示すブロック
図、第3図は第1図の実施例の動作説明図、第4図はこ
の発明の他の実施例を示すブロック図、第5図はこの発
明の更に他の実施例を示すブロック図、第6図は第1図
においてエンベロープジェネレータから発生されるエン
ベロープ波形の一例を示すタイミングチャート、第7図
は第1図においてサンプルホールド回路を削除して波形
形成回路の出力を上記第6図のエンベロープ波形に加算
した場合のエンベロープ波形を示すタイミングチャート
である。 1・・・・・・音高電圧発生回路、2・・・・・・キー
スイッチ回路、3,31,36・・・・・・押鍵時検知
回路、6゜34・・・・・・鍵タツチ速度検出回路、4
1・・・・・・発振器、42・・・・・・デジタル−ア
ナログ変換器。
は第1図のトリガ信号発生回路の詳細例を示すブロック
図、第3図は第1図の実施例の動作説明図、第4図はこ
の発明の他の実施例を示すブロック図、第5図はこの発
明の更に他の実施例を示すブロック図、第6図は第1図
においてエンベロープジェネレータから発生されるエン
ベロープ波形の一例を示すタイミングチャート、第7図
は第1図においてサンプルホールド回路を削除して波形
形成回路の出力を上記第6図のエンベロープ波形に加算
した場合のエンベロープ波形を示すタイミングチャート
である。 1・・・・・・音高電圧発生回路、2・・・・・・キー
スイッチ回路、3,31,36・・・・・・押鍵時検知
回路、6゜34・・・・・・鍵タツチ速度検出回路、4
1・・・・・・発振器、42・・・・・・デジタル−ア
ナログ変換器。
Claims (1)
- 1 鍵音高に対応する様々な音高電圧を発生する音高電
圧発生器と、各鍵に対応した複数のスイッチを単音優先
接続して成り、当該複数のスイッチの常開接点は前記音
高電圧発生器の各出力端に夫々接続され、かつ、最も優
先順位の低いスイッチの常閉接点からは前記音高電圧と
は異なる所定電圧が加えられるキースイッチ回路と押鍵
時に、上記キースイッチ回路から上記所定電圧が出力さ
れなくなったことにもとづいて当該キースイッチのいず
れかの可動接点が常閉接点から離れたことを検出し、更
に、前記キースイッチ回路から前記音高電圧が出力され
るようになったことにもとづいて当該、(・ずれかの可
動接点が常開接点に接続されたことを検出する押鍵時検
知回路と、上記押鍵時検知回路の検知にもとづいて前記
可動接点が常閉接点を離れて常開接点に接続されるまで
の時間を検出する鍵タツチ速度検出回路とを具え、当該
鍵タツチ速度検出回路の検出値を楽音制御に利用するよ
うにした単音電子楽器のタッチレスポンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53106584A JPS5843756B2 (ja) | 1978-08-31 | 1978-08-31 | 単音電子楽器のタッチレスポンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53106584A JPS5843756B2 (ja) | 1978-08-31 | 1978-08-31 | 単音電子楽器のタッチレスポンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5533153A JPS5533153A (en) | 1980-03-08 |
| JPS5843756B2 true JPS5843756B2 (ja) | 1983-09-28 |
Family
ID=14437246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53106584A Expired JPS5843756B2 (ja) | 1978-08-31 | 1978-08-31 | 単音電子楽器のタッチレスポンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843756B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6123607Y2 (ja) * | 1979-08-11 | 1986-07-15 | ||
| JPS57104994A (en) * | 1980-12-22 | 1982-06-30 | Casio Computer Co Ltd | Touch response adder |
-
1978
- 1978-08-31 JP JP53106584A patent/JPS5843756B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5533153A (en) | 1980-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3886836A (en) | Electronic musical instrument capable of generating tone signals having the pitch frequency, tone color and volume envelope varied with time | |
| US3935783A (en) | Electronic piano circuit | |
| US4018125A (en) | Electronic musical instrument | |
| US3902392A (en) | Electronic musical instrument of voltage-controlled tone production type | |
| US4503745A (en) | Musical instrument | |
| US4142434A (en) | Circuit arrangement for electronic musical instruments | |
| JPS581795B2 (ja) | 電子楽器 | |
| US4463647A (en) | Musical instrument | |
| JPS5843756B2 (ja) | 単音電子楽器のタッチレスポンス回路 | |
| US4028978A (en) | Synthesizer type electronic musical instrument with volume envelope decay time control | |
| JPS626240B2 (ja) | ||
| US3821458A (en) | Repetitive keyer actuating circuit for an electrical musical instrument | |
| US5144876A (en) | Electronic musical instrument capable of performing a tone control responsive to an after-touch operation | |
| US3978754A (en) | Voltage controlled type electronic musical instrument | |
| US3949639A (en) | Voltage controlled type electronic musical instrument | |
| JPS61179494A (ja) | 電子楽器 | |
| JPH0119199Y2 (ja) | ||
| US3969969A (en) | Musical instrument with means for scanning keys | |
| JPS5942313B2 (ja) | 鍵盤式電子楽器 | |
| JPS5913657Y2 (ja) | 電子楽器のペダル効果回路 | |
| US3557296A (en) | Musical instrument driving circuit for producing percussion sound | |
| JPH0736109B2 (ja) | タツチレスポンス装置 | |
| JP3217813B2 (ja) | 電子楽器装置 | |
| JPH0120436B2 (ja) | ||
| JPS5815984Y2 (ja) | 楽音変換装置 |