JPS584376B2 - 磁気テ−プ制御装置 - Google Patents
磁気テ−プ制御装置Info
- Publication number
- JPS584376B2 JPS584376B2 JP51069691A JP6969176A JPS584376B2 JP S584376 B2 JPS584376 B2 JP S584376B2 JP 51069691 A JP51069691 A JP 51069691A JP 6969176 A JP6969176 A JP 6969176A JP S584376 B2 JPS584376 B2 JP S584376B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic tape
- mtc
- mode
- cpu
- mtu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はコンピュータシステムにおける磁気テーフ制御
装置（ＭＴＣ）に関する。
装置（ＭＴＣ）に関する。
次の様な構成のコンピュータシステム、すなわち中央処
理装置（ＣＰＵ）と、該ＣＰＵに接続するチャネル装置
と、該チャネル装置に接続する磁気デープ制御装置（Ｍ
ＴＣ）と、該ＭＴＣに接続する１台以上の磁気テープ装
置（ＭＴＵ）からなるコンピュータシステムは極めて多
く存在する。
理装置（ＣＰＵ）と、該ＣＰＵに接続するチャネル装置
と、該チャネル装置に接続する磁気デープ制御装置（Ｍ
ＴＣ）と、該ＭＴＣに接続する１台以上の磁気テープ装
置（ＭＴＵ）からなるコンピュータシステムは極めて多
く存在する。
ただし、前記ＣＰＵおよびＭＴＵ共に多種多様のものが
存在するので、上記構成の組合の数は極めで多い。
存在するので、上記構成の組合の数は極めで多い。
例えばＭＴＵについてみれば、テープ速度について２０
０ＩＰＳ，１２５ＩＰＳ，７５ＩＰＳの少なくとも３種
があり、記録密度についで６２５０ＲＰＩ，１６００Ｒ
ＰＩ，８００ＲＰＩの少なくとも３種がある。
０ＩＰＳ，１２５ＩＰＳ，７５ＩＰＳの少なくとも３種
があり、記録密度についで６２５０ＲＰＩ，１６００Ｒ
ＰＩ，８００ＲＰＩの少なくとも３種がある。
また前記チャネル装置についてみれば、セレクタチャネ
ル（ＳＬＣ）があり、また該セレククチャネル（ＳＬＣ
）よりスループツト・タイムの大きいブロックマルナプ
レクサチャネル（ＢＭＣ）がある。
ル（ＳＬＣ）があり、また該セレククチャネル（ＳＬＣ
）よりスループツト・タイムの大きいブロックマルナプ
レクサチャネル（ＢＭＣ）がある。
さらにＣＰＵについても低速小形のものから、高速大形
のものまで種々ある、、この場合、用いろれる、ＭＴＵ
の種類あるいはＣＰＵ，ナヤネル装置の種類に応じて最
適のＭＴＣを対応させることが好ましいが、実用的には
極めて困難である。
のものまで種々ある、、この場合、用いろれる、ＭＴＵ
の種類あるいはＣＰＵ，ナヤネル装置の種類に応じて最
適のＭＴＣを対応させることが好ましいが、実用的には
極めて困難である。
従って本発明の目的は、同一のＭＴＣでかなり広範囲の
種類のＭＴＵおよびチャネル装置等を結合可能なＭＴＣ
を提供することである。
種類のＭＴＵおよびチャネル装置等を結合可能なＭＴＣ
を提供することである。
上記目的に従い本発明は、ＭＴＵが動作すべき動作モー
ドを判別する判別手段と、ＭＴＣが前記ＭＴＵに応じて
動作すべき動作モードを切換える切換え手段を該ＭＴＯ
に付加したことを特徴とするものである。
ドを判別する判別手段と、ＭＴＣが前記ＭＴＵに応じて
動作すべき動作モードを切換える切換え手段を該ＭＴＯ
に付加したことを特徴とするものである。
以下図面に従って本発明を説明する。
第１図は本発明を適用することの出来る一般的なコンピ
ュータシステムのブロック図である。
ュータシステムのブロック図である。
図において、１１はＣＰＵ，１２はチャネル装置、１３
はＭＴＣ，１４−０，１４−１，１４−２・・・・・・
・・は各種ＭＴＵである。
はＭＴＣ，１４−０，１４−１，１４−２・・・・・・
・・は各種ＭＴＵである。
今仮りに、ＭＴＵ１４−０には６２５０ＲＰＩ，１２５
ＩＰＳの動作モートが要求され、ＭＴＵ１４−１および
１４−２にはそれぞれ１６００ＲＰＩ，ｌ２５ＩＰＳお
よび６２５０ＲＰＩ，７５ＩＰＳの動作モードが要求さ
れるものとする。
ＩＰＳの動作モートが要求され、ＭＴＵ１４−１および
１４−２にはそれぞれ１６００ＲＰＩ，ｌ２５ＩＰＳお
よび６２５０ＲＰＩ，７５ＩＰＳの動作モードが要求さ
れるものとする。
従って、ＭＴＵ１４−Ｏについてみると、そのデータ転
送速度は７８１（＝６２５０ＸＩ．２５）Ｋ．Ｂ／Ｓと
なり、セレクタチャネル（ＳＬＣ）モードでチャネル装
置１２に接続されることは不可能であり、ブロックマル
チプレクサモード（ＢＭＣモード）で接続することを要
求する。
送速度は７８１（＝６２５０ＸＩ．２５）Ｋ．Ｂ／Ｓと
なり、セレクタチャネル（ＳＬＣ）モードでチャネル装
置１２に接続されることは不可能であり、ブロックマル
チプレクサモード（ＢＭＣモード）で接続することを要
求する。
他のＭＴＵ１４−１および１４−２については、それぞ
れ４６９ＫＢ／Ｓおよび２００ＫＢ／Ｓとなりセレクタ
チャネル（ＳＬＣ）モードで十分、チャネル装置１２に
接続可能である。
れ４６９ＫＢ／Ｓおよび２００ＫＢ／Ｓとなりセレクタ
チャネル（ＳＬＣ）モードで十分、チャネル装置１２に
接続可能である。
なおセレクタチャネル（ＳＬＣ）モードは、データ転送
速度が６００ＫＢ／Ｓ以下の場合に適用される。
速度が６００ＫＢ／Ｓ以下の場合に適用される。
従って、前記ＭＴＵ１４−０についてはＭＴＣ１３は、
上位のチャネル装置１２に対してＢＭＣモードを選択し
なければならず、一方ＭＴＵ１４−１およびＭＴＵ１４
−２についてはＳＬＣモードを選択すべきである。
上位のチャネル装置１２に対してＢＭＣモードを選択し
なければならず、一方ＭＴＵ１４−１およびＭＴＵ１４
−２についてはＳＬＣモードを選択すべきである。
なお、第１図におけるチャネル装置１２はＢＭＣであり
、ＢＭＣはＳＬＣモードでも動作し得るものとする。
、ＢＭＣはＳＬＣモードでも動作し得るものとする。
前述の場合では、ＭＴＣ１３が、ＭＴＵ１４−０１４−
１，１４−２・・・・・・の各々が有するデータ転送速
度に応じて動作モード選択をすることとしたが、ＣＰＵ
１１に関してもその動作モード選択が行なわれるべきで
ある。
１，１４−２・・・・・・の各々が有するデータ転送速
度に応じて動作モード選択をすることとしたが、ＣＰＵ
１１に関してもその動作モード選択が行なわれるべきで
ある。
つまり、ＣＰＵ１１は常に大形且つ高速動作形とは限ら
ず、ＣＰＵに要求される機能の程度に応じて、該ＣＰＵ
ＩＩのデータ転送速度が低い場合もあるので、このよう
な場合には、ＭＴＣ１３は、ＢＭＣモードでなく、ＳＬ
Ｃモードを選択すべきである。
ず、ＣＰＵに要求される機能の程度に応じて、該ＣＰＵ
ＩＩのデータ転送速度が低い場合もあるので、このよう
な場合には、ＭＴＣ１３は、ＢＭＣモードでなく、ＳＬ
Ｃモードを選択すべきである。
いずれにしても、ＭＴＵ１４−０，１４−１，１４−２
・・・・・・ならびにＣＰＵ１１が要求する動作モード
毎にＭＴＣ１３を適宜選択することは困難であり且つ不
経適でもあるので、ＭＴＣ１３が少なくとも２つの動作
モードに応じて、自らその動作モードを切換えることが
出来れば極めて好都合である。
・・・・・・ならびにＣＰＵ１１が要求する動作モード
毎にＭＴＣ１３を適宜選択することは困難であり且つ不
経適でもあるので、ＭＴＣ１３が少なくとも２つの動作
モードに応じて、自らその動作モードを切換えることが
出来れば極めて好都合である。
なおＭＴＣ１３が自ら動作モードを切換える方法として
は、例えばクロツクの周波数を少なくとも高低２段に切
換えることにより実現される。
は、例えばクロツクの周波数を少なくとも高低２段に切
換えることにより実現される。
次に示す第２図および第３図は、本発明に基づ＜ＭＴＣ
１３の基本的な構造例を表すブロック図である〇 第２図において、１２，１３およひ１４−０はそれぞれ
既に述べたチャネル装置、ＭＴＣおよびＭＴＵであり、
ＭＴＣ１３内は既存の制御回路２１に対シて、本発明に
基づくフリツプ・フロツプ回路（Ｆ−Ｆ）２２および２
３ならびに判別回路２４、検出回路２５が付加される。
１３の基本的な構造例を表すブロック図である〇 第２図において、１２，１３およひ１４−０はそれぞれ
既に述べたチャネル装置、ＭＴＣおよびＭＴＵであり、
ＭＴＣ１３内は既存の制御回路２１に対シて、本発明に
基づくフリツプ・フロツプ回路（Ｆ−Ｆ）２２および２
３ならびに判別回路２４、検出回路２５が付加される。
検出回路２５はＣＰＵならびにＭＴＵからの情報に基づ
いて制御線Ｍ１，Ｍ２，Ｒ１，Ｉ１，Ｒ２および■２に
各種信号を送出する。
いて制御線Ｍ１，Ｍ２，Ｒ１，Ｉ１，Ｒ２および■２に
各種信号を送出する。
制御線Ｍ１はＣＰＵ１１がＢＭＣモードで動作すべきこ
とを表す信号（“１“）を伝送し、制御線Ｍ２はＳＬＣ
モードで動作すべきことを表わす信号（“１゛）を伝送
し制御線Ｒ１およびＲ２はＭＴＵの各々がどのような記
録密度（例えば６２５０ＲＰＩ）であるかを表す信号を
伝送し、制御線■１および■２はＭＴＵの各々がどのよ
うなテープ速度（例えば１２５ＩＰＳ）であるかを表す
信号を伝送する。
とを表す信号（“１“）を伝送し、制御線Ｍ２はＳＬＣ
モードで動作すべきことを表わす信号（“１゛）を伝送
し制御線Ｒ１およびＲ２はＭＴＵの各々がどのような記
録密度（例えば６２５０ＲＰＩ）であるかを表す信号を
伝送し、制御線■１および■２はＭＴＵの各々がどのよ
うなテープ速度（例えば１２５ＩＰＳ）であるかを表す
信号を伝送する。
従って上述の例で、ＭＴＵが６２５０ＲＰＩ，１２５Ｉ
ＰＳで動作するとき、すなわち７８１ＫＢ／Ｓで動作す
るとき、判別回路２４におけるアンド回路Ａ１のアンド
条件がとれ、フリツブ・フロツプ回路２２の出力が“１
″を保持し、制御回路２１はＢＭＣモードを保持するこ
とになる。
ＰＳで動作するとき、すなわち７８１ＫＢ／Ｓで動作す
るとき、判別回路２４におけるアンド回路Ａ１のアンド
条件がとれ、フリツブ・フロツプ回路２２の出力が“１
″を保持し、制御回路２１はＢＭＣモードを保持するこ
とになる。
一方、６２５０ＲＰＩおよび１２５ＩＰＳのいずれか一
方で動作するとき、すなわち６００ＫＢ／Ｓ以下で動作
するとき、判別回路２４におけるアンド回路Ａ２のアン
ド条件がとれ、フリツプ・フロップ回路２３の出力が“
１゛を保持し、制御回路２１はＳＬＣモードを保持する
ことになる。
方で動作するとき、すなわち６００ＫＢ／Ｓ以下で動作
するとき、判別回路２４におけるアンド回路Ａ２のアン
ド条件がとれ、フリツプ・フロップ回路２３の出力が“
１゛を保持し、制御回路２１はＳＬＣモードを保持する
ことになる。
第３図は、ＭＴＵ全てのテープ速度が同一である場合の
構成を示す。
構成を示す。
ただし第２図と同一の構成物には同一の参照番号を付し
た。
た。
本図において制御＃Ｒｘ，Ｒ２およびＲ３はそれぞれ、
例えば６２５０ＲＰＩ，１６００ＲＰＩおよび８００Ｒ
ＰＩを表す信号（“１”）を伝送する。
例えば６２５０ＲＰＩ，１６００ＲＰＩおよび８００Ｒ
ＰＩを表す信号（“１”）を伝送する。
従って６２５０ＲＰＩのときフリップ・フロップ２２の
出力が“Ｉ”となり、一方１６００ＲＰＩまたは８００
ＲＰＩのときフリツプ・フロツプ２３の出力が“１”と
なり、ＭＴＣ１３はそれぞれＢＭＣモードおよびＳＬＣ
モードを選択する。
出力が“Ｉ”となり、一方１６００ＲＰＩまたは８００
ＲＰＩのときフリツプ・フロツプ２３の出力が“１”と
なり、ＭＴＣ１３はそれぞれＢＭＣモードおよびＳＬＣ
モードを選択する。
以上説明したように本発明によれば、ＭＴＵあるいはＣ
ＰＵが要求する動作モードに応じた動作を同一のＭＴＣ
が自ら選択し、効率の高いコンピュータシステムを得る
ことが出来る。
ＰＵが要求する動作モードに応じた動作を同一のＭＴＣ
が自ら選択し、効率の高いコンピュータシステムを得る
ことが出来る。
【図面の簡単な説明】
第１図は本発明が適用される一般的なコンピュータシス
テムの１例を示すブロック図、第２図は本発明に基づ＜
ＭＴＣの一実施例を示すブロック図、第３図は本発明に
基づ＜ＭＴＣの他の実施例を示すブロック図である。 図において１１はＣＰＵ，１２はチャネル装置，１３は
ＭＴＣ，１４−ロ，１４−１．１４−２・・・・・・は
ＭＴＵ，２１は制御回路、２４は判別回路、２５は検出
回路である。
テムの１例を示すブロック図、第２図は本発明に基づ＜
ＭＴＣの一実施例を示すブロック図、第３図は本発明に
基づ＜ＭＴＣの他の実施例を示すブロック図である。 図において１１はＣＰＵ，１２はチャネル装置，１３は
ＭＴＣ，１４−ロ，１４−１．１４−２・・・・・・は
ＭＴＵ，２１は制御回路、２４は判別回路、２５は検出
回路である。
Claims (1)
- １ チャネル装置を介して中央処理装置（ＣＰＵ）によ
り制御される磁気テープ制御装置（ＭＴＣ）と、該磁気
テープ制御装置（ＭＴＣ）によって制御される磁気テー
プ装置（ＭＴＣ）を含んでなるコンピュータシステムの
前記磁気テープ制御装置（ＭＴＣ）において、前記中央
処理装置（ＣＰＵ）および前記磁気テープ装置（ＭＴＵ
）のいずれか一方又は双方から送出されてくる動作モー
ドの種別情報を受信してその種別を判別する判別回路を
有し、該判別回路の判別結果に応じて該磁気テープ制御
装置（ＭＴＣ）の動作モードを切換えるようにしたこと
を特徴とする磁気テープ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51069691A JPS584376B2 (ja) | 1976-06-16 | 1976-06-16 | 磁気テ−プ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51069691A JPS584376B2 (ja) | 1976-06-16 | 1976-06-16 | 磁気テ−プ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5310939A JPS5310939A (en) | 1978-01-31 |
| JPS584376B2 true JPS584376B2 (ja) | 1983-01-26 |
Family
ID=13410134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51069691A Expired JPS584376B2 (ja) | 1976-06-16 | 1976-06-16 | 磁気テ−プ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584376B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55154648A (en) * | 1979-05-22 | 1980-12-02 | Nec Corp | Disc cash control system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518292A (en) * | 1974-07-13 | 1976-01-23 | Oriental Yeast Co Ltd | Adenoshin jifuosufueetono seiseiho |
| JPS5111334A (ja) * | 1974-07-17 | 1976-01-29 | Sanyo Electric Co | Denshikeisankiniokeru tensomoodono shiteihoshiki |
-
1976
- 1976-06-16 JP JP51069691A patent/JPS584376B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5310939A (en) | 1978-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8706917B1 (en) | General purpose input/output controller | |
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| US4057846A (en) | Bus steering structure for low cost pipelined processor system | |
| EP0112913A1 (en) | I/o bus clock | |
| US5025414A (en) | Serial bus interface capable of transferring data in different formats | |
| JPS61267136A (ja) | 情報処理システムにおける割込方式 | |
| JPS584376B2 (ja) | 磁気テ−プ制御装置 | |
| US6823413B2 (en) | Interrupt signal processing apparatus | |
| JPS60142768A (ja) | デ−タ転送装置 | |
| KR850004669A (ko) | 연산 기능 회로 내의 선택 및 로킹회로 | |
| JPH01269150A (ja) | バッファリング装置 | |
| JPH05173876A (ja) | 増設メモリボード | |
| SU780202A1 (ru) | Пересчетное устройство | |
| SU955071A1 (ru) | Устройство управлени прерывани ми | |
| RU1798799C (ru) | Многопроцессорна вычислительна система | |
| KR100263198B1 (ko) | 교환시스템에서의 서브하이웨이 케이블 탈장 및 클럭페일검출회로 | |
| RU2020744C1 (ru) | Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде | |
| JPS58159126A (ja) | デ−タ処理システム | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPS5933524A (ja) | 過負荷制御方式 | |
| SU1262514A1 (ru) | Устройство дл сопр жени управл ющего вычислительного комплекса с внешними устройствами | |
| JPS62192846A (ja) | バス切替え制御方式 | |
| JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
| SU691855A1 (ru) | Устройство дл обслуживани запросов | |
| JPH11306073A (ja) | 情報処理装置 |