JPS5843770B2 - 外部装置の非同期処理方式 - Google Patents

Description

【発明の詳細な説明】 本発明は非同期インタフェースで接続された外部装置の
非同期処理方式に関し、特にマイクロプログラム制御中
央処理装置の異速度メモリ制御方式に関する。

一般に、非同期インタフェースで接続されている外部装
置、特に異速度メモリを中央処理装置から制御する場合
、中央処理装置からメモリ装置へアクセスした後、その
処理を一時中断し、アクセスされたメモリ装置から動作
完了信号あるいは動作完了予告信号が返送された時点で
処理を再開する方式が採用されている。

ここで動作完了信号は該メモリ装置のアクセスタイム時
点で返送されるものであり、動作完了予告信号は動作完
了信号に中央処理装置の１マシンサイクル程度先行して
返送されてくる信号である。

ところで大半の中央処理装置はマイクロプログラム制御
で実現されており、中央処理装置の処理の中断とは、マ
イクロ命令の実行中断とほぼ等しく、再開とはマイクロ
命令実行中断を解くことに等しい。

従来の非同期処理方式においては、上記再開時点は動作
完了信号受信時もしくは動作完了予告信号受信時のいず
れか一方に限られていた。

この結果、動作完了信号受信時のみの再開では中央処理
装置の処理能力が低下し、動作完了予告信号受信時のみ
の再開ではマイクロ命令のワード数が増加するという欠
点があった。

本発明は動作完了予号受信時再開および動作完了予告信
号受信時再開のいずれでも選択制御可能な手段を設ける
ことにより上記欠点を解決し、中央処理装置の処理能力
向上とマイクロ命令ワード数削減を同時に達成した外部
装置の非同期処理方式を提供することにある。

本発明は前記目的を達成するため、中央制御装置と外部
装置とが非同期インクフェースで接続されている情報処
理システムにおいて、外部装置は中央制御装置からのア
クセスに反応して第１の応答信号および該第１の応答信
号よりあらかじめ定めた時間遅れた第２の応答信号を発
生する手段を有し、また、中央制御□□装置は上記列部
装置へのアクセス後処理を一時中断するための第１の手
段と上記外部装置よりの第１の応答信号受信時に処理を
再開するための第２の手段と、第１の応答信号受信後あ
らかじめ定めた時間遅れて処理を再開するための第３の
手段と、前記第２および第３の手段のいずれかを選択指
定する第４の手段を具備することを特徴とする。

次に本発明の実施例について図面を参照して説明する。

第１図はマイクロ命令ステップレベルの非同期処理を説
明するシーケンス図で、ａとｂは従来方式による動作イ
メージを、またＣは本発明による動作イメージを示して
いる。

横軸は時間の流れを示しており、各１目盛は１マシンサ
イクルを表わしている。

第１図ａにおいて、４はマイクロ命令の実行を意味し、
該マイクロ命令で指令されたメモリアクセス要求１がメ
モリ装置へ発出される。

５もマイクロ命令の実行を意味するものであるが、マイ
クロプログラム処理対象によりメモリアクセス要求後は
、メモリ装置からの応答がなければ次マイクロ命令処理
ができない場合と、メモリからの応答の前でも既め実行
できる処理が有る場合とが存在するので、破線で示して
いる。

いま中央処理装置とメモリ装置は非同期インタフェース
で接続されているので、中央処理装置は、４または５の
マイクロ命令を実行した後、メモリ装置から応答信号が
返送されてくる迄処理の進行を一時中断する必要がある
。

３はメモリから返送されてくる動作完了信号であり、該
受信すると、中断されていたマイクロ命令６はその処理
実行を再開する。

第１図すにおいて２はメモリから返送されてくる動作完
了予告信号であり、マイクロ命令７は２を受信すると処
理実行を再開する。

マイクロ命令７はメモリアドレスレジスタの更新等、メ
モリ装置からの応答が有ったということでその更新を許
される処理の為等に使用され、第１図ａに比べて処理ス
ピードの向上に大きな効果がある。

しかし、一般にマイクロプログラムのダイナミック・ス
テップでいえばメモリアクセス時にｂのタイプの処理形
態の出現頻度は非常に大きいが、スタティック・ステッ
プではａのタイプの処理形態が大きい。

従来はａのタイプかｂのタイプのいずれかにマイクロ命
令の再開方法が固定されており、ａ方式を採用すれば、
マイクロ命令ワード数は削減できるが、処理スピードが
低下し、ｂ方式を採用すれば即ち、次命令用のアドレス
等が既め演算可能であり、処理スピードが向上するかわ
りに無効なマイクロ命令を多く必要と腰マイクロ命令ワ
ード数が増大するという欠点があった。

第１図Ｃは本発明による処理形態を示す図で、ａとｂの
長所を採り入れたものである。

即ち動作完了信号３を受信することによりマイクロ命令
６を再開する処理形態と、動作完了予告信号２を受信す
ることにより、マイクロ命令７を再開する処理形態とを
切替える手段８を導入し、８をメモリアクセス時上記処
理形態に応じて切替制御可能とすることにより、処理ス
ピードの向上とマイクロフード数の削減を同時に達成可
能とした。

第２図は本発明の一実施例を示すブロック図で、メモリ
装置１０と中央処理装置２０とは非同期インタフェース
で接続されている。

中央処理装置２０からのメモリアクセス要求３１をメモ
リ装置１０が受信するとタイミング回路１１によすｆｉ
Ｍ’ｌＥ完了予告信号３２および動作完了信号３３をそ
れぞれ所定時間後に返送する。

動作完了予告信号３２、動作完了信号３３はそれぞれ受
信回路２２゜２３で受信され、その出力は再開形態切替
回路２４に入力され、さらにこの出力はマイクロ命令実
行中断制御回路２５に入力されている。

マイクロ命令実行中断制御回路２５にはメモリアクセス
要求３１も入力されており、この要求がなされると次マ
イクロ命令の実行を中断し、再開形態切替回路２４の出
力が付勢されることにより、その中断を解除し、処理実
行を再開させる。

第３図は第２図の再開形態切替回路２４およびマイクロ
命令実行中断制御回路２５を詳細に示すブロック図であ
る。

４０はマイクロ命令の実行中断制御フリップフロップで
、メモリアクセス要求信号４１でセットされる。

フリップフロップ４０がセットされるとマイクロ命令実
行制御部７０へ実行の中断を指令する。

マイクロ命令実行の中断は、クロック停止、マイクロ命
令のオペレーション・コード部を特定コードにする等種
々の方式があり、本発明はいずれの方式に採用しても良
い。

５０は再開形態切替えフリップフロップで信号線５１で
フリップフロップ５０をセットすれば、動作完了予告信
号受信時に付勢される信号線６２によりＡＮＤ−ＯＲ回
路６０を付勢し、フリップフロップ４０をリセットする
。

フリップフロップ４０がリセットされると、マイクロ命
令の中断指令は解除され、実行を再開する。

５２でフリップフロップ５０をリセットすれば、動作完
了信号受信時に付勢される信号線６３により上記と同様
の動作が行なわれる。

尚６３は中央制御装置内で、６２を所定時間遅延させて
発生してもよい。

本発明は以上説明したように非同期インタフェースで接
続された舛部装置へのアクセス後の再開法として、動作
完了予告信号受信時および動作完了信号受信時のいずれ
も指定できる再開法を導入することにより、中央処理装
置の処理スピード向上およびマイクロ命令ワード数削減
を同時に達成できるという効果がある。

【図面の簡単な説明】

第１図はマイクロ命令の実行中断および再開時点を示す
シーケンスで、ａ、ｂは従来方式、Ｃは本発明による方
式をそれぞれ示し、第２図は本発明の一実施例を示すブ
ロック図、第３図は第２図における再開形態切替回路２
４詞よびマイクロ命令実行中断制御回路２５の詳細ブロ
ック図である。 １・・・・・・メモリアクセス要求、２・・・・・・動
作完了予告信号、３・・・・・・動作完了信号、４，５
，６．７・・・・・・マイクロ命令、１０・・・・・・
メモリ装置、１１・・・・・・タイミング回路、２０・
・・・・・中央処理装置、２４・・・・・・再開形態切
替回路、２５・・・・・・マイクロ命令実行中断制御回
路、３１・・・・・・メモリアクセス要求、３２・・・
・・・動作完了予告信号、３３・・・・・・動作完了信
号、４０・・・・・・マイクロ命令実行中断制御フリッ
プフロップ、５０・・・・・・再開形態切替えフリップ
フロップ、７０・・・・・・マイクロ命令実行制御部。

Claims (1)

【特許請求の範囲】
1. １ 中央制御装置と外部装置とが非同期インタフェース
   で接続されている情報処理システムにおいて、外部装置
   は該中央制御装置からのアクセスに応答して第１の応答
   信号および該第１の応答信号よりあらかじめ定めた時間
   遅れの第２の応答信号を発生する手段を有し、また中央
   制御装置は前記列部装置へのアクセス後処理を一時中断
   するための第１の手段と、外部装置よりの第１の応答信
   号受信時に処理を再開するための第２の手段と、第１の
   応答信号受信後あらかじめ定めた時間遅れて処理を再開
   するための第３の手段と、前記第２および第３の手段の
   いずれかを選択指定する第４の手段とを具備することを
   特徴とする外部装置の非同期処理方式。