JPS5843811B2 - スキユエラ−シユウセイホウシキ - Google Patents
スキユエラ−シユウセイホウシキInfo
- Publication number
- JPS5843811B2 JPS5843811B2 JP47106862A JP10686272A JPS5843811B2 JP S5843811 B2 JPS5843811 B2 JP S5843811B2 JP 47106862 A JP47106862 A JP 47106862A JP 10686272 A JP10686272 A JP 10686272A JP S5843811 B2 JPS5843811 B2 JP S5843811B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- track
- buffer register
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】
本発明は、データのＩＩ Ｉ ＩＩ ＩＩ □”信号に
より任意の記録方式により磁化方向を反転するようにし
て記録された磁気記録媒体上の信号を複数トラック同時
に再生する際のスキュエラー修正方式に関するものであ
る。
より任意の記録方式により磁化方向を反転するようにし
て記録された磁気記録媒体上の信号を複数トラック同時
に再生する際のスキュエラー修正方式に関するものであ
る。
前記記録方式としては、ＦＭ（周波数変調）記録方式お
よびＰＥ（位相変調）記録方式等があげられる。
よびＰＥ（位相変調）記録方式等があげられる。
また、情報処理システムにおいて磁気記録媒体の複数ト
ラックより信号を同時に再生する磁気装置としては、例
えば磁気テープ装置をあげることができる。
ラックより信号を同時に再生する磁気装置としては、例
えば磁気テープ装置をあげることができる。
磁気テープ装置では、１／２インチ幅の磁気テープに９
ビツトの情報を平行に書き込む方式が多く採用されてい
る。
ビツトの情報を平行に書き込む方式が多く採用されてい
る。
この様に複数ビットを平行して同時に記録する場合、各
情報ビットのズレ、即ちスキュが問題となる。
情報ビットのズレ、即ちスキュが問題となる。
スキュの原因は、リードライトヘッドの機械精度および
磁気テープ走行系の機械精度等による磁気テープの蛇行
などである。
磁気テープ走行系の機械精度等による磁気テープの蛇行
などである。
記録密度が上がり、またテープ速度が速くなって磁気テ
ープ装置の性能が上ってくるに従いスキュカ清報の記録
、再生に与える影響は大きいものとなる。
ープ装置の性能が上ってくるに従いスキュカ清報の記録
、再生に与える影響は大きいものとなる。
スキュ補正の手段として、例えばシングル・ショット方
式がある。
式がある。
該シングル・ショット方式は各トラックからの信号を、
＝定時間経過後（即ち各トラックのいずれかより最初に
入来した信号によりトリガされ、予め定められた時定数
に従が５時間の後復帰するモノステーブル・マルチバイ
ブレータの動作時間終了時）に同時に揃った形で送出す
ることにより、各信号間のスキュを補正するものである
。
＝定時間経過後（即ち各トラックのいずれかより最初に
入来した信号によりトリガされ、予め定められた時定数
に従が５時間の後復帰するモノステーブル・マルチバイ
ブレータの動作時間終了時）に同時に揃った形で送出す
ることにより、各信号間のスキュを補正するものである
。
この方式は、各トラックからの１桁を構成する各情報の
相互間における読出しタイミングのずれ等が予め定めた
通りのものである場合には問題ないが、テープの伸び等
に起因してスキューが生じた場合にはそのスキュー量が
予測のつかないものであることから読取り不能となって
しまう。
相互間における読出しタイミングのずれ等が予め定めた
通りのものである場合には問題ないが、テープの伸び等
に起因してスキューが生じた場合にはそのスキュー量が
予測のつかないものであることから読取り不能となって
しまう。
このため更に進んだスキュ補正手段として、デスキュ用
バッファレジスタを用いる方式が採用された。
バッファレジスタを用いる方式が採用された。
これは１桁の情報の全てが揃う迄、各トラック対応に前
記１桁内の先行して読取った情報を一時貯えておくレジ
スタを設けたもので、このレジスタは複数桁分の容量を
持ち、複数桁分のスキュな許容できるようにしである。
記１桁内の先行して読取った情報を一時貯えておくレジ
スタを設けたもので、このレジスタは複数桁分の容量を
持ち、複数桁分のスキュな許容できるようにしである。
しかし、この複数桁分の容量をもってしても過度のスキ
ュが生じると、スキュの少ないトラックのデスキュ用バ
ッファレジスタが満配となり、その後に続いて読取られ
た情報は蓄積する場所がなくなり結局は捨てられてしま
う。
ュが生じると、スキュの少ないトラックのデスキュ用バ
ッファレジスタが満配となり、その後に続いて読取られ
た情報は蓄積する場所がなくなり結局は捨てられてしま
う。
そのため、各トラックからの全信号が揃わないので、間
違ったデータを送出してしまう。
違ったデータを送出してしまう。
このようなエラーをスキュエラーという。
勿論該遅れで入力した信号が１つ、即ち、１ビット程度
のスキュエラーであればソフトウェアで修正可能である
。
のスキュエラーであればソフトウェアで修正可能である
。
しかしながら、最近増加しつつあるオンライン・リアル
タイム処理等を行なう情報処理システムにおいては、た
とえ僅かな時間であっても中央処理装置に本来の処理業
務を中止させ、エラー修正を行なわせるということは、
あまり好ましいことではない。
タイム処理等を行なう情報処理システムにおいては、た
とえ僅かな時間であっても中央処理装置に本来の処理業
務を中止させ、エラー修正を行なわせるということは、
あまり好ましいことではない。
そこで本発明は中央処理装置を介することなくエラー修
正を簡単にできる新規なスキュエラー修正方式の提供を
目的とするものである。
正を簡単にできる新規なスキュエラー修正方式の提供を
目的とするものである。
この目的は、磁気記録媒体上の信号を複数トラック信号
に読取る磁気装置であって、前記各トラック毎に読取り
信号が入力されるディスキュ用バッファレジスタと、デ
ィスキュ用バッファレジスタに入力されている信号数を
計数する計数回路と、計数回路による計数値がディスキ
ュ用バッファレジスタに入力可能な信号数以上となった
事によりスキューエラーが生じた事を保持する保持回路
とを備えるとともに、前記各トラック毎に設けられたデ
ィスキュ用バッファレジスタの全てに信号が揃ったこと
により各トラックー斉に読み出される信号列に対してパ
リティチェックを行うパリティチェック回路と、該パリ
ティチェック回路によるチェックの結果、パリティエラ
ーが生じた場合、前記保持回路にスキューエラーが生じ
たことがセットされているトラックより読み出された信
号を変更する事により読み出された信号列の信号を修正
する修正回路とを備える事により達成される。
に読取る磁気装置であって、前記各トラック毎に読取り
信号が入力されるディスキュ用バッファレジスタと、デ
ィスキュ用バッファレジスタに入力されている信号数を
計数する計数回路と、計数回路による計数値がディスキ
ュ用バッファレジスタに入力可能な信号数以上となった
事によりスキューエラーが生じた事を保持する保持回路
とを備えるとともに、前記各トラック毎に設けられたデ
ィスキュ用バッファレジスタの全てに信号が揃ったこと
により各トラックー斉に読み出される信号列に対してパ
リティチェックを行うパリティチェック回路と、該パリ
ティチェック回路によるチェックの結果、パリティエラ
ーが生じた場合、前記保持回路にスキューエラーが生じ
たことがセットされているトラックより読み出された信
号を変更する事により読み出された信号列の信号を修正
する修正回路とを備える事により達成される。
以下図面により本発明の詳細な説明する。
第４図は、磁気テープ上におけるデータのスキュの例で
ある。
ある。
図において、Ａは磁気テープ、Ｂはトラック信号、Ｃは
データの”Ｉ Ｉｆ信号を記録している状態、Ｄ及びＥ
は各バイト（桁）領域、ＦはＤのバイト領域における各
トラックの信号のスキュを示す。
データの”Ｉ Ｉｆ信号を記録している状態、Ｄ及びＥ
は各バイト（桁）領域、ＦはＤのバイト領域における各
トラックの信号のスキュを示す。
磁気テープ制御装置では、例えばＦのようにスキュのあ
るバイトを１バイトのデータとして中央処理装置に送出
する。
るバイトを１バイトのデータとして中央処理装置に送出
する。
第２図は本発明の実施例を示す図である。
図において、１は読み取りヘッド、２は増幅回路ＡＭＰ
、３は復調回路ＤＥＭ、４はデスキュ用バッファレジス
タＤＢＲ１５はデスキュ用バッファレジスタに入力した
信号数を計数する計数回路ＣＴＲ，６はデスキュ用バッ
ファレジスタにおける入力可能な信号数以上に信号を入
力したことを保持する保持回路ＦＦ、７は各トラック毎
のデスキュ用バッファレジスタの最終ピットに信号が揃
ったことを検出するデスキュ用バッファレジスタ内信号
検出回路ＡＮＤ、８は１バイトのデータを保持するデー
タレジスタＤＲ１９はハリティチェック回路ＰＣ１１０
は修正回路Ｃ０ＲＲＥを夫夫示している。
、３は復調回路ＤＥＭ、４はデスキュ用バッファレジス
タＤＢＲ１５はデスキュ用バッファレジスタに入力した
信号数を計数する計数回路ＣＴＲ，６はデスキュ用バッ
ファレジスタにおける入力可能な信号数以上に信号を入
力したことを保持する保持回路ＦＦ、７は各トラック毎
のデスキュ用バッファレジスタの最終ピットに信号が揃
ったことを検出するデスキュ用バッファレジスタ内信号
検出回路ＡＮＤ、８は１バイトのデータを保持するデー
タレジスタＤＲ１９はハリティチェック回路ＰＣ１１０
は修正回路Ｃ０ＲＲＥを夫夫示している。
次に第２図の動作を説明する。磁気テープから読取りヘ
ッド１で読み取られた信号は増幅回路ＡＭＰによって増
幅され、復調回路ＤＥＭに送られる。
ッド１で読み取られた信号は増幅回路ＡＭＰによって増
幅され、復調回路ＤＥＭに送られる。
該復調回路ＤＥＭは信号を復調し、該復調信号をデスキ
ュ用バッファレジスタＤＢＨに送り、同時に信号検出パ
ルスを計数回。
ュ用バッファレジスタＤＢＨに送り、同時に信号検出パ
ルスを計数回。
路ＣＴＲに送出する。
計数回路ＣＴＲは前記の信号検出パルスによって＋１さ
れ、後述のデスキュ用バッファレジスタ内信号検出回路
ＡＮＤの−くルスによって−１されるような２方向計数
器が望ましい。
れ、後述のデスキュ用バッファレジスタ内信号検出回路
ＡＮＤの−くルスによって−１されるような２方向計数
器が望ましい。
計数回路ＣＴＲはデスキュ用バッファレジスタＤＢＲ内
の信号数を計数している。
の信号数を計数している。
そして該デスキュ用バッファレジスタ内の信号数とデス
キュ用バッファレジスタの入力可能な信号数を比較回路
（図示せず）により比較し、前者が後者以上になった時
点で保持回路ＦＦをセットする。
キュ用バッファレジスタの入力可能な信号数を比較回路
（図示せず）により比較し、前者が後者以上になった時
点で保持回路ＦＦをセットする。
従って該保持回路ＦＦは、該デスキュ用バッファレジス
タが入力可能な信号数以上に信号を入力したこと、つま
り、該デスキュ用バッファレジスタに対応するトラック
においてスキュエラーカ発生したことを保持している。
タが入力可能な信号数以上に信号を入力したこと、つま
り、該デスキュ用バッファレジスタに対応するトラック
においてスキュエラーカ発生したことを保持している。
また該保持回路ＦＦはフリップフロップで良い。
さて、ディスキュー用バッファレジ」を「フロップで良
く、また保持回路ＦＦは、セットされた時に読み取って
いる情報ブロック（ＩＢＧで囲まれたデータブロック）
の読み取りが終了した事によりリセットされるように図
示しないポストアンブル検出回路からの検出信号をもっ
てリセットされる。
く、また保持回路ＦＦは、セットされた時に読み取って
いる情報ブロック（ＩＢＧで囲まれたデータブロック）
の読み取りが終了した事によりリセットされるように図
示しないポストアンブル検出回路からの検出信号をもっ
てリセットされる。
さて、ディスキュー用バッファレジスタ内信号検出回路
ＡＮＤは、前記デスキュ用バッファレジスタＤＢＨの最
終ビットからの信号を入力し、全トラックから入力があ
った時、つまり１バイトの信号が揃った時点で各デスキ
ュ用バッファレジスタＤＢＨにパルスを送り１バイト分
のデータをデータレジスタＤＲに移す。
ＡＮＤは、前記デスキュ用バッファレジスタＤＢＨの最
終ビットからの信号を入力し、全トラックから入力があ
った時、つまり１バイトの信号が揃った時点で各デスキ
ュ用バッファレジスタＤＢＨにパルスを送り１バイト分
のデータをデータレジスタＤＲに移す。
同時に該パルスは前記計数回路ＣＴＲの一１側に入力し
計数を減しる。
計数を減しる。
データレジスタＤＲは、次に入力データをパリティチェ
ック回路ＰＣと修正回路Ｃ０ＲＲＥに送出する。
ック回路ＰＣと修正回路Ｃ０ＲＲＥに送出する。
パリティチェック回路ＰＣは与えられたデータのパリテ
ィチェックを行ない、一致がとれなかった場合には修正
回路Ｃ０ＲＲＥにエラー信号を送る。
ィチェックを行ない、一致がとれなかった場合には修正
回路Ｃ０ＲＲＥにエラー信号を送る。
修正回路Ｃ０ＲＲＥは、ハリティチェック回路ＰＣから
のパリティエラー信号、もしくはこれに基づく信号によ
り、データレジスタＤＲからのデータにおける、前記保
持回路ＦＦからの信号のあったトラックに対応した信号
の状態を反転させることによりデータの修正を行なう。
のパリティエラー信号、もしくはこれに基づく信号によ
り、データレジスタＤＲからのデータにおける、前記保
持回路ＦＦからの信号のあったトラックに対応した信号
の状態を反転させることによりデータの修正を行なう。
修正されたデータは次に中央処理装置ＣＰＵへ送出され
る。
る。
このように本発明によれば、１ビット程度のスキュエラ
ーをソフトウェアに負担をかげることなく、ハードウェ
アで修正することが可能であり、実際上複数ビットのス
キュエラーが発生することがほとんどないことを考える
と、非常に効果が上がることは明らかである。
ーをソフトウェアに負担をかげることなく、ハードウェ
アで修正することが可能であり、実際上複数ビットのス
キュエラーが発生することがほとんどないことを考える
と、非常に効果が上がることは明らかである。
第１図は磁気テープ上におけるデータのスキュの例を示
す図、第２図は本発明の実施例を示す図である。 第２図において、１は読み取りヘッド、２は増幅回路Ａ
ＭＰ、３は復調回路ＤＥＭ、４はデスキュ用バッファレ
ジスタＤＢＲ，５は計数回路ＣＴＲ１６は保持回路ＦＦ
、７はデスキュ用バッファレジスタ内信号検出回路ＡＮ
Ｄ、８はデータレジスタＤＲ，９はパリティチェック回
路ＰＣ１１０は修正回路Ｃ０ＲＲＥである。
す図、第２図は本発明の実施例を示す図である。 第２図において、１は読み取りヘッド、２は増幅回路Ａ
ＭＰ、３は復調回路ＤＥＭ、４はデスキュ用バッファレ
ジスタＤＢＲ，５は計数回路ＣＴＲ１６は保持回路ＦＦ
、７はデスキュ用バッファレジスタ内信号検出回路ＡＮ
Ｄ、８はデータレジスタＤＲ，９はパリティチェック回
路ＰＣ１１０は修正回路Ｃ０ＲＲＥである。
Claims (1)
- １ 磁気記録媒体上の信号を複数トラック同時に読取る
磁気装置であって、前記各トラック毎に読取り信号が入
力されるディスキュ用バッファレジスタと、ディスキュ
用バッファレジスタに入力されている信号数を計数する
計数回路と、計数回路による計数値がディスキュ用バッ
ファレジスタに入力可能な信者数以上となった事により
スキューエラーが生じた事を保持する保持回路とを備え
るとともに、前記各トラック毎に設けられたディスキュ
用バッファレジスタの全てに信号が備ったことにより各
トラックー斉に読み出される信号列に対してパリティチ
ェックを行うパリティチェック回路と、該パリティチェ
ック回路によるチェックの結果、パリティエラーが生じ
た場合、前記保持回路にスキューエラーが生じたことが
セットされているトラックより読み出された信号を変更
する事により読み出された信号列の信号を修正する修正
回路とを備えたことを特徴とするスキューエラー修正方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47106862A JPS5843811B2 (ja) | 1972-10-25 | 1972-10-25 | スキユエラ−シユウセイホウシキ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP47106862A JPS5843811B2 (ja) | 1972-10-25 | 1972-10-25 | スキユエラ−シユウセイホウシキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS4966117A JPS4966117A (ja) | 1974-06-26 |
| JPS5843811B2 true JPS5843811B2 (ja) | 1983-09-29 |
Family
ID=14444364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP47106862A Expired JPS5843811B2 (ja) | 1972-10-25 | 1972-10-25 | スキユエラ−シユウセイホウシキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843811B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021738Y2 (ja) * | 1980-09-20 | 1990-01-17 |
-
1972
- 1972-10-25 JP JP47106862A patent/JPS5843811B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS4966117A (ja) | 1974-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3641534A (en) | Intrarecord resynchronization in digital-recording systems | |
| GB1454081A (en) | Digital data magnetic tape recording apparatus | |
| US3641526A (en) | Intra-record resynchronization | |
| EP0146773B1 (en) | Apparatus for recording a digital data | |
| US3685021A (en) | Method and apparatus for processing data | |
| GB1510529A (en) | Digital signal recorders | |
| US3643228A (en) | High-density storage and retrieval system | |
| US3710358A (en) | Data storage system having skew compensation | |
| US3423744A (en) | Binary magnetic recording system | |
| GB1390074A (en) | Detection and correction of phase encoded data | |
| US3518625A (en) | Dead track handling | |
| USRE28265E (en) | Svc out | |
| GB1364598A (en) | Data record merging apparatus | |
| JPS63161565A (ja) | デ−タレコ−ダ | |
| US4134139A (en) | Method and arrangement for writing and reading bit sequences | |
| US3199084A (en) | Data translator | |
| JPS62256270A (ja) | 誤り訂正装置 | |
| GB1205206A (en) | Improvements in or relating to digital magnetic recording | |
| JP2612688B2 (ja) | 情報記録再生方式 | |
| JPS63251971A (ja) | デ−タレコ−ダ | |
| JPS5830651B2 (ja) | デ−タ検出方式 | |
| JPS588069B2 (ja) | デ−タブロツク検出方式 | |
| JP2576535B2 (ja) | データレコーダ | |
| JPH0464972A (ja) | データレコーダ | |
| JP2828769B2 (ja) | データ記録方法 |