JPS5844642U - デバツグ装置 - Google Patents

デバツグ装置

Info

Publication number
JPS5844642U
JPS5844642U JP13581881U JP13581881U JPS5844642U JP S5844642 U JPS5844642 U JP S5844642U JP 13581881 U JP13581881 U JP 13581881U JP 13581881 U JP13581881 U JP 13581881U JP S5844642 U JPS5844642 U JP S5844642U
Authority
JP
Japan
Prior art keywords
debugging
memory
processing unit
central processing
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13581881U
Other languages
English (en)
Other versions
JPS625724Y2 (ja
Inventor
博 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP13581881U priority Critical patent/JPS5844642U/ja
Publication of JPS5844642U publication Critical patent/JPS5844642U/ja
Application granted granted Critical
Publication of JPS625724Y2 publication Critical patent/JPS625724Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図はこの考案の一実施例を示す回路ブロック図、第
２図は第１図実施例回路のメモリの空間配置を示す図、
第３図は第、１図実施例回路の動作を説明するためのタ
イミングチャートである。 １：中央処理装置、２：データバス、３・５ニゲ−゛ト
回路、４ニジステムメモリ、６：デバツグ制御メ′モリ
、７：アドレスバス、８：フリップフロップ回路、９：
クロック信号線、１０：シフトレジスタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 中央処理装置とメモリで構成されるシステムの前記中央
    処理装置を利用して前記システムをデバッグするデバッ
    グ装置において、 前記メモリとは空間の異なる、デバッグ用のプログラム
    を記憶したデバッグ用メモリと、前記中央処理装置との
    結合を前記メモ刀と前記デバッグ用メモリ間で切換える
    手段と、デバッグ動作中前記デバッグ用メモリに記憶さ
    れたプログラムによりメモリ参照あるいは変更命令とこ
    の命令の実行を知らせる出力命令が実行されると前記切
    換手段を一時的に前記メモリに切換える回路手段とを備
    えたことを特徴とするデバッグ装置。
JP13581881U 1981-09-12 1981-09-12 デバツグ装置 Granted JPS5844642U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13581881U JPS5844642U (ja) 1981-09-12 1981-09-12 デバツグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13581881U JPS5844642U (ja) 1981-09-12 1981-09-12 デバツグ装置

Publications (2)

Publication Number Publication Date
JPS5844642U true JPS5844642U (ja) 1983-03-25
JPS625724Y2 JPS625724Y2 (ja) 1987-02-09

Family

ID=29929168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13581881U Granted JPS5844642U (ja) 1981-09-12 1981-09-12 デバツグ装置

Country Status (1)

Country Link
JP (1) JPS5844642U (ja)

Also Published As

Publication number Publication date
JPS625724Y2 (ja) 1987-02-09

Similar Documents

Publication Publication Date Title
JPS5933553U (ja) プロセツサ
JPS5844642U (ja) デバツグ装置
JPS59174644U (ja) デバツグ装置
JPS6087050U (ja) デ−タ転送制御装置
JPS59169650U (ja) デバツグ装置
JPS59100346U (ja) マイクロプログラム動作記憶装置
JPS5851333U (ja) プログラム処理装置
JPS59174645U (ja) デバツグ装置
JPS59100306U (ja) シ−ケンス制御演算装置
JPS6095654U (ja) デ−タ転送制御装置
JPS59134804U (ja) シ−ケンス制御装置におけるシ−ケンス演算回路
JPS6010308U (ja) リレ−出力回路
JPS6257836U (ja)
JPS6020655U (ja) 非同期バス結合方式コンピユ−タシステムの異常監視装置
JPS5851354U (ja) 演算装置
JPS59118048U (ja) 双方向ダイレクトメモリアクセス転送回路
JPS5958869U (ja) 画像デ−タ処理装置
JPS5894021U (ja) マイクロコンピユ−タ
JPS5847945U (ja) 要求信号処理回路
JPS601037U (ja) 二者択一回路
JPS5984627U (ja) 電子計算機に内蔵されたインタ−バルタイマ
JPS6020651U (ja) 画像表示制御装置
JPS6065848U (ja) 計算機システム
JPS59154669U (ja) オシロスコ−プの遅延拡大位置の設定装置
JPS58142703U (ja) Ｄｄｃシステムのバツクアツプ装置