JPS5845120B2 - バツフア・メモリ障害制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、バッファ・メモリ障害制御方式、特に主記憶
装置の記憶内容の写しを保持するバッファ・メモリを有
するデータ処理システムにおいて、バッファ・メモリ上
をＭ個の区分記憶領域に区分し、該各区分記憶領域に対
応して、当該区分記憶領域内に対するアクセスにエラー
が発生したときにそのエラー回数をカウントする区分記
憶領域エラー回数記憶手段をもうけ、複数回同じ区分記
憶領域内でエラーが生じたとき、バッファ・メモリ上の
当該区分記憶領域を不使用状態とし、リプレース制御対
象から除外するようにしたバッファ・メモリ障害制御方
式に関するものである。

バッファ・メモリを有するデータ処理装置においては、
主記憶装置の記憶内容の写しをバッファ・メモリ上に保
持しておき、アクセス要求元は該バッファ・メモリをア
クセスしつつ処理を進めるようにする。

そして、バッファ・メモリをアクセスして所望のデータ
がバッファ・メモリ上に存在している場合に当該データ
を用いて処理を進める。

しかし、上記アクセスの結果、所望のデータがバッファ
・メモリ上に存在しなかった場合、主記憶装置に対して
アクセスを行なって所望のデータを受取り、上記バッフ
ァ・メモリ上に当該所望のデータを含む１ブロック単位
の情報を格納する。

このとき、バッファ・メモリ上の記憶領域の大きさに制
限があるために、当該時点でバッファ・メモリ上に格納
されているブロック単位の情報のうちで例えば最も最近
アクセスされなかったブロック単位の情報がバッファ・
メモリ上から抹消される。

そして該抹消された情報の代わりに上記主記憶装置から
転送されてきた１ブロック単位の情報が格納される。

即ちリプレース制御が行なわれる。一般にバッファ・メ
モリを有するデータ処理システムは上述の如く制御され
るが、バッファ・メモリから読出されたデータにエラー
が発生していた場合、アクセス要求元はＩＪ ）ライ処
理を行なって主記憶装置をアクセスする。

そして例えばバッファ・メモリ上の上記エラーを生じた
位置あるいは当該位置を含む所定の領域全体を、以後使
用しないようにする方策がとられている。

しかし、バッファ・メモリの場合にもエラー発生がたん
に一時的な障害によって生じたものである頻度が少なく
ないことや、エラーを生じたブロック単浜情報を正しい
フロック単位情報と入れ換えるべく主記憶装置から当該
ブロック単位情報をロードして格納することによって、
エラーを救済できる可能性が高いことなどのために、−
産生じたエラーによって上記エラーを生じた位置あるい
は上記領域全体を不使用状態にすることは好ましくない
。

本発明は上記の問題点を解決することを目的としており
、本発明のバッファ・メモリ障害制御方式は主記憶装置
と該主記憶装置の記憶内容の写しをブロック単位で保持
するバッファ・メモリ装置とアクセス要求元とをそなえ
、上記アクセス要求元が上記バッファ・メモリ装置をア
クセスしつつ処理を進行するデータ処理システムにおい
て、上記バッファ・メモリ上の記憶領域をＮ個分のフロ
ック単位を記憶するＭ個の区分記憶領域に区分すると共
に、該Ｍ個の各区分記憶領域に属するいずれかのブロッ
ク単位にアクセスが行なわれた際にエラーが検出された
とき当該区分記憶領域に対応してエラー回数をカウント
する区分記憶領域エラー回数記憶手段をもうけ、該区分
記憶領域エラー回数記憶手段の内容が「２」以上の予め
定められた値に達したとき、当該区分記憶領域を不使用
状態に制御するよう構成され、更に上記バッファ・メモ
リ装置は、該バッファ・メモリ装置のデータ部から読出
されたデータにエラーが存在していたとき上記主記憶装
置に対して自律的にアクセスを行なうと共に、上記主記
憶装置から転送されてきたデータを上記データ部の先の
アクセスでエラーが存在した同じ場所に格納するよう構
成されていることを特徴としている。

以下図面を参照しつつ説明する。

第１図は主記憶装置とバッファ・メモリとの間でのブロ
ック単位情報の転送の態様を説明する説明図、第２図は
本発明にい５Ｍ個の区分記憶領域を説明する一実施例説
明図、第３図は本発明に用いる区分記憶領域エラー回数
記憶手段の一実施例構成、第４図は本発明が適用される
システムの一実施例を示す。

第１図において、１は主記憶装置、２はバッファ・メモ
リ、ＢＬは主記憶装置上に存在するブロック単位情報、
ＢＬ’はバッファ・メモリ上に転送され保持されている
ブロック単位情報を表わしている。

いわゆるセット・アンシアテイブ方式が採用されている
場合、主記憶装置１上からブロック単位情報をバッファ
・メモリ２上に転送する場合、１つの約束がとられてい
る。

即ち、主記憶装置１上のブロック単位情報ＢＬにおいて
、主記憶装置１上で１つの縦列上に存在するブロック単
位情報即ち図示の場合＃ＯＢＬ、＃１２８ＢＬ、＃２５
６ＢＬ。

・・・・・・がバッファ・メモリ２上に転送されて保持
される場合、バッファ・メモリ２上の同じ１つの縦列上
に転送の上保持される。

図示の場合、ブロック単位情報ＢＬ’として＃＊ＩＢＬ
、＃ＯＢＬ、＃２５６ＢＬ、＃＊２ＢＬが転送の上保持
されている。

そして、公知の如く図示しないアクセス要求元がバッフ
ァ・メモリ２をアクセスする場合、アクセス・アドレス
情報ＡＤＲ８によってバッファ・メモリ２がアクセスさ
れ、例えば図示のブロック単位情報＃＊ＩＢＬ、−＃Ｏ
ＢＬ、＄２５６ＢＬ、＃＊２ＢＬが一斉に読出され、上
記アクセス・アドレス情報ＡＤＲ８と対応する１つのブ
ロック単位情報例えば＃２５６ＢＬが選択され、当該ブ
ロック単位情報＃２５６ＢＬ中の所望のデータがアクセ
ス要求元に受渡される。

また上記−斉に読出された４個のブロック単位＃＊ＩＢ
Ｌ、＃ＯＢＬ、＄２５６ＢＬ、＃＊２ＢＬのいずれもが
上記アクセス・アドレス情報ＡＤＲ８と対応していない
場合、主記憶装置１がアクセスされ、該主記憶装置１か
ら上記所望のデータを含む１つのブロック単位情報−＃
＊３ＢＬがブロック・ロードされてきて、当該所望のデ
ータがアクセス要求元に受渡される。

そして、このときいわゆるリプレース制御が行なわれ、
最近最もアクセスされなかった１つのブロック単位情報
例えば＃＊ＩＢＬがバッファ・メモリ２上から抹消され
、当該位置に上記情報＃＊３ＢＬが格納される。

上述の処理が行なわれるが、アクセス要求元からのアク
セスによって例えば＋２５６ＢＬが読出された場合に、
当該＃２５６ＢＬにエラーが発生していたとすると、従
来アクセス要求元はりトライ制御によって上記＃２５６
ＢＬを主記憶装置１からブロック・ロードするようにす
る。

そして例えばバッファ・メモリ２における図示斜線で表
わした領域全体を不使用状態にする。

即ち、該領域に存在する内容全体を無効とし、以後リプ
レース制御が行なわれる場合には、バッファ・メモリ２
の例えば最左端の４つの位置に関して２つの位置しかな
いものとしてリプレース制御を行なう。

即ち、図示の場合、＃＊ＩＢＬと＃ＯＢＬ とのいずれ
かを抹消し、該抹消した位置に主記憶装置１かもブロッ
ク・ロードされてきた１ブロック単位の情報を格納する
ようにする。

従来上述の如く、一度でもエラーが生じたとすると当該
位置を含む領域（図示斜線領域）全体を不使用状態とし
ていた。

しかし、最近第４図図示の如くバッファ・メモリからの
読出しデータにエラーが発生していたときバッファ・メ
モリ装置が自律的に主記憶装置に対してブロック・ロー
ドを行なう方式が考慮されつつある。

第４図図示の構成については後述するが、このような方
式が採用される場合、バッファ・メモリ２上のエラーを
生じた位置の内容を主記憶装置１からブロック・ロード
してきた情報で書替えることが簡単に出来る。

このような書替えを行なう場合、以後エラーがなくなり
、通常通り使用できる可能性が大きく増大する。

このようなこともあって、本発明の場合、例えば第１図
図示の斜線領域内で複数回エラーが生じたときに初めて
当該領域を不使用状態にするようにする。

即ち、一般にバッファ・メモリ２上の記憶領域を、Ｎ個
のブロック単位情報格納部をもつＭ個の区分記憶領域に
区分しておき、各区分記憶領域毎にエラー回数をカウン
トし、該カウント値が予め定めた値になったときに当該
領域を不使用状態にするようにする。

第２図は本発明にい５Ｍ個の区分記憶領域を説明する一
実施例説明図であり、図中の符号３Ａ。

３Ｂ、３Ｃ，３Ｄは夫々例えば１２８個のブロック単位
情報格納位置をもつ４個の区分記憶領域と対応づけられ
ている。

区分記憶領域３を如何に区分するかあるいはその個数を
幾つにするかは夫々任意である。

第３図は本発明に用いる区分記憶領域エラー回数記憶手
段の一実施例構成を示している。

図示の符号４ないし１５は夫々フリップ・フロップ、１
６ないし２７は夫々アンド回路、′エラー“はエラー発
生信号、 ／／３Ａ ＩＩ、／／３Ｂ／／、／／３Ｃ／
／。

“３Ｄ“は夫々上記エラー発生時にアクセスが行なわれ
た領域に対応する信号を表わしている。

第３図図示の場合、１つの区分記憶領域３Ａなどにおい
て３回エラーが発生した場合、当該区分記憶領域を不使
用状態に置くようにしている。

例えば第２図図示の区分記憶領域３Ｃをアクセスしたと
きに、当該領域３Ｃ上に本来存在すべきブロック単位情
報例えば＋２５６ＢＬにエラーが生じていたとすると、
第３図図示のアンド回路２２がオンされてフリップ・フ
ロップ１０がセット状態に置かれる。

その後、処理を進行している間に当該区分記憶領域３Ｃ
上に存在するフロック単位情報に関して再びエラーが生
じたとすると、今度はアンド回路２２，２３が共にオン
されてフリップ・フロップ１１がセット状態に置かれる
。

以後同様にカウント値が進んでゆき、例えばフリップ・
フロップ１２がセット状態に置かれたとき、当該区分記
憶領域３Ｃは以後不使用状態に置かれる。

即ち、それまで例えば第１図図示のバッファ・メモリ２
の図示最左端の４個の格納位置相互間で、例えばＬＲＵ
アルゴリズムにもとすいてリプレースされるべき位置を
決定していた状態を切換えて、図示斜線位置を除いた２
つの位置相互間でＬＲＵアルゴリズムを働らかせ、リプ
レースされるべき位置を決定するようにされる。

第４図は本発明が適用されるシステムの一実施例を示し
ている。

図中の符号２はバッファ・メモリ装置、２８はバッファ
・メモリのアドレス・アレイ部、２９はバッファ・メモ
リのデータ格納部、３０はアドレス比較回路部であって
公知の如くアドレス・アレイ部２８から読出された情報
とアクセス要求元が発したアクセス・アドレス情報ＡＤ
Ｒ８とを比較してバッファ・メモリ上に所望のデータが
存在するか否かを判定するもの、３１はバッファ・メモ
リ・アクセス制御部であってアクセス要求元からのリー
ド・ライト信号Ｒ／Ｗにもとすいてバッファ・メモリに
対するアクセス制御を行なうもの、３２は主記憶装置ア
クセス制御部であって上記リード・ライト信号Ｒ／Ｗが
供給されたとき図示しない主記憶装置に対するアクセス
制御を行なうもの、３３はエラー検出回路部であってデ
ータ格納部２９かも読出されたデータに関してエラー・
チェックを行なうもの、３４ないし３６は夫々アンド回
路、３７，３８は夫々オア回路、３９，４０は夫々ゲー
ト、４１は本発明にいう区分記憶領域エラー回数記憶手
段であって第３図に示す如き構成をもつものを表わして
いる。

図示左側に位置する図示しないアクセス要求元がバッフ
ァ・メモリ２をアクセスする場合、アクセス・アドレス
情報ＡＤＲ８が発せられると共にリード・ライト信号Ｒ
／Ｗがバッファ・メモリ・アクセス制御部３１に供給さ
れる。

これによってアドレス・アレイ部２８とデータ格納部２
９とがアクセスされる。

アクセスすべき所望のデータがバッファ・メモリ上に存
在している場合、公知の如くアドレス比較回路部３０が
存在信号Ｆを発する。

図示の場合、データ格納部２９から読出されたデータは
、エラー検出回路部３３によってエラー・チェックされ
る。

そしてもしもエラーが存在しない場合、アンド回路３６
がオンされてゲート３９を介して図示しないアクセス要
求元に受渡されろ。

上記アドレス比較回路部３０が非存在信号ＮＦを発した
場合、オア回路３７を介してアンド回路３４がオンされ
、リード・ライト信号Ｒ／Ｗが主記憶装置アクセス制御
部３２に供給される。

これによって、図示右側に位置する主記憶装置に対して
ブロック・ロードが指示され、該主記憶装置から所望の
データを含む１ブロック単位の情報ＤＡＴＡ がゲー
ト４０を介してデータ格納部２９に格納される。

そして同時にアクセス要求元に対して所望のデータが受
渡される。

また、上記エラー検出回路部３３がエラーを検出した場
合、エラー信号ＥＲが発せられ、アンド回路３５、オア
回路３７、アンド回路３４を介して、リード・ライト信
号Ｒ／Ｗが主記憶装置アクセス制御部３２に供給される
。

即ち、該主記憶装置から所望のデータを含む１フロック
単位の情報ＤＡＴＡ がブロック・ロードされる。

そしてアクセス要求元に対して所望のデータを受渡すよ
うにされる。

このとき、区分記憶領域エラー回数記憶手段４１は、ア
クセス・アドレス情報ＡＤＲ８によっていずれの区分記
憶領域がアクセスされたかを知り、かつエラー信号ＥＲ
によって、第３図に関連して説明した如くエラー回数が
カウントされる。

−力、上記ブロック・ロードされてきた１ブロック単位
情報は、アクセス要求元が発したアクセス・アドレス情
報ＡＤＲ８にもとすいてデータ格納部２９上に格納され
る。

即ち、第１図において、今図示情報＃２５６ＢＬをアク
セスした際にエラーが発生していたとすると、上述の如
く主記憶装置からブロック・ロードされてきた情報 −＃２５６ＢＬは第１図図示の同じ格納位置に格納され
る。

このため、上記エラーが、続出し時の一時的な障害によ
って生じたものであった場合や、上記格納されている情
報自体にエラーが生じていた場合などによって生じたも
のとすると、上記ブロック・ロードされた正しい情報に
よって書替えられてエラーは解消される。

なお、バッファ・メモリ上に固定障害が生じていた場合
などでは、当該ブロック情報がアクセスされるたびに上
記エラーが生じ、エラー回数が歩進されてゆき遂には当
該対応する区分記憶領域を不使用状態に制御される。

以上説明した如く、本発明によればバッファ・メモリの
障害に関して救済できる限りにおいてバッファ・メモリ
上の記憶領域を利用してゆき、救済不能の場合に初めて
不使用状態に制別する。

このため、バッファ・メモリを可能な限り有効に利用す
ることが可能となる。

なお、上記においてエラー回数記憶手段として第３図図
示のカウンタを示したが、例えばアドレス・アレイ中に
フラグ情報を立てるようにしてもよいことは言うまでも
ない。

【図面の簡単な説明】

第１図は主記憶装置とバッファ・メモリとの間でのフロ
ック単位情報の転送の態様を説明する説明図、第２図は
本発明にい５Ｍ個の区分記憶領域を説明する一実施例説
明図、第３図は本発明に用いる区分記憶領域エラー回数
記憶手段の一実施例構成、第４図は本発明が適用される
システムの一実施例を示す。 図中、１は主記憶装置、２はバッファ・メモリ、ＢＬ
、 ＢＬ’は夫々ブロック単位情報、３Ａ、３Ｂ。 ３Ｃ，３Ｄは夫々区分記憶領域、２８はアドレス・アレ
イ部、２９はデータ格納部、３０はアドレス比較回路部
、３１はバッファ・メモリ・アクセス制御部、３２は主
記憶装置アクセス制御部、４１は区分記憶領域エラー回
数記憶手段を表わす。

Claims (1)

【特許請求の範囲】
1. １ 主記憶装置と該主記憶装置の記憶内容の写しをブロ
   ック単位で保持するバッファ・メモリ装置とアクセス要
   求元とをそなえ、上記アクセス要求元が上記バッファ・
   メモリ装置をアクセスしつつ処理を進行するデータ処理
   システムにおいて、上記バッファ・メモリ上の記憶領域
   をＮ個分のブロック単位を記憶するＭ個の区分記憶領域
   に区分すると共に、該Ｍ個の各区分記憶領域に属するい
   ずれかのブロック単位にアクセスが行なわれた際にエラ
   ーが検出さ・れたとき当該区分記憶領域に対応してエラ
   ー回数をカウントする区分記憶領域エラー回数記憶手段
   をもうけ、該区分記憶領域エラー回数記憶手段の内容が
   「２」以上の予め定められた値に達したとき、当該区分
   記憶領域を不使用状態に制御するよう構成され、更に上
   記バッファ・メモリ装置は、該バッファ・メモリ装置の
   データ部から読出されたデータにエラーが存在していた
   とき上記主記憶装置に対して自律的にアクセスを行なう
   と共に、上記主記憶装置から転送されてきたデータを上
   記データ部の先のアクセスでエラーが存在した同じ場所
   に格納するよう構成されていることを特徴とするバッフ
   ァ・メモリ障害制御方式。