JPH0475152A - 不揮発メモリシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 停電あるいは保守運用に伴う動作の中断後にその中断以
前に生成された情報に基づいて処理を行う情報処理シス
テムにおいて、停電中に所定の情報を保持する不揮発メ
モリシステムに関し、素子寿命のバラツキの影響および
ソフトウェアの負荷を軽減して、書き込みエラーが生じ
た領域を所定の予備領域に置換できることを目的とし、
所定のデータが格納されるメモリと、一定サイズの領域
を含むページ毎にアクセスされ、書き込みエラーが生じ
たページを代替する置換ページとして適宜割り付けられ
る予備領域を含む不揮発メモリと、与えられる書き込み
要求または置換べ−ジ指定情報に応じてメモリの内容を
不揮発メモリに格納し、かつ読み出し・検査要求を発す
る書き込み回路と、与えられる読み出し・検査要求およ
び置換ページ指定情報に応じて不揮発メモリの内容を読
み出し、その内容の正否に応じて置換ページ決定要求を
発する読み出し・検査回路と、置換ページ決定要求に応
じて置換ページを指定し、その置換ページへの書き込み
を要求する置換ページ指定情報を送出する置換ページ決
定回路とを備えて構成される。

〔産業上の利用分野〕

本発明は、停電あるいは保守運用に伴う動作の中断後に
その中断以前に生成された情報に基づいて処理を行う情
報処理システムにおいて、停電中に所定の情報を保持す
る不揮発メモリシステムに関する。

〔従来の技術〕

停電前に生成されたデータに基づいて復電後に所定の処
理を行う情報処理システムでは、停電中に復電後の処理
に必要なデータを保持するために、不揮発メモリが用い
られる。このような不揮発メモリは、例えば、書き込み
可能なＥ”ＦＲＯＭ半導体記憶素子により構成され、書
き込み・更新回数が一定回数以上に達すると、素子の特
性により正常な書き込み・更新動作が保証されない。

従来、このような不揮発メモリ素子の特性に対応したメ
モリ領域の管理方法として、書き込むべきデータに所定
の検査コードを付加して書き込み、書き込み後にそのデ
ータおよび検査コードを読み出し、その検査コードの正
否判断により書き込みエラーの有無をチエツクする方法
が採用されている。また、このような方法では、書き込
みエラーが検出されたデータに不揮発メモリ上の別の領
域を割り付ける二面管理が、ソフトウェアの制御によっ
て行われる。

〔発明が解決しようとする課題〕

ところで、このような従来のメモリ領域の管理方法テハ
、二面管理を行うために、システムが本来的に必要とす
るメモリ容量の２倍の不揮発メモリが必要であった。ま
た、不揮発メモリが正常に書き込み・更新できなくなる
までの期間（素子寿命）は個々の素子によってバラツキ
があり、二面管理により割り付けられた別領域の単位ピ
ットセルが素子寿命に達すれば、竿の面は使用不可能と
なる。

このように、従来方法では、二面管理による二重化の効
果が素子のバラツキによって必ずしも充分に得られない
にもかかわらずコスト高であり、また、二面管理により
別領域を割り付ける制御動作がソフトウェアの負荷とな
っていた。

さらに、大量のデータを不揮発メモリ上に保持すること
が要求されるシステムでは、従来方法は上述の性能およ
びコストの両面から適用性に乏しかった。

本発明は、素子寿命のバラツキによる影響およびソフト
ウェアの負荷を軽減して、書き込みエラーが生じた領域
を所定の予備領域に置換できる不揮発メモリシステムを
擢供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、メモリ１１は、所定のデータが格納される
。

不揮発メモリ１２は、一定サイズの領域を含むページ毎
にアクセスされ、書き込みエラーが生じたページを代替
する置換ページとして適宜割り付けられる予備領域を含
む。

書き込み回路１３は、与えられる書き込み要求または置
換ページ指定情報に応じてメモリ１１の内容を不揮発メ
モリ１２に格納し、かつ読み出し・検査要求を発する。

読み出し・検査回路１４は、与えられる読み出し・検査
要求および置換ページ指定情報に応して不揮発メモリ１
２の内容を読み出し、その内容の正否に応じて置換ペー
ジ決定要求を発する。

置換ページ決定回路１５は、置換ページ決定要求に応じ
て置換ページを指定し、その置換ページへの書き込みを
要求する置換ページ指定情報を送出する。

〔作　用〕

本発明は、書き込み回路１３が、与えられる書き込み要
求に応じてメモリ１工の内容を不揮発メモリ１２に書き
込み、読み出し・検査要求を発する。読み出し・検査回
路１４は、その検査要求に応じて不揮発メモリ１２の内
容を読み出し、その内容が正しくない場合番こは置換ペ
ージ決定要求を発する。置換ページ決定回路１５は、そ
の置換ページ決定要求に応じて、書き込みエラーが生じ
たページの置換ページを指定し、その置換ページへの書
き込みを要求する置換ページ指定情報を送出する。書き
込み回路１３は、この置換ページ指定情報に応じてメモ
リ１１の同じ内容を置換ページに書き込み、読み出し・
検査要求を発する。なお、このような動作は、不揮発メ
モリ１２に正しいデータが書き込まれるまで反復される
。

また、不揮発メモリ１２の読み出し動作では、読み出し
・検査回路１４は、与えられる読み出し・検査要求に応
じて不揮発メモリ１２の内容を読み出し、その内容が正
しい場合には読み出された内容をメモリ１１に格納し、
読み出された内容が正しくない場合には置換ページ決定
要求を発する。

置換ページ決定回路１５は、その置換ページ決定要求に
応して、該当するページに割り付けられた置換ページの
読み出しを要求する置換ページ指定情報を送出する。読
み出し・検査回路１４は、この置換ページ指定情報に応
じて置換ページの内容を読み出す。なお、このような動
作は、不揮発メモリ１２から正しいデータが読み出され
るまで反復される。

したがって、不揮発メモリ１２の何れの領域においても
、専用のハードウェアを用いて自動的にかつ高速に書き
込みエラーの発生領域を他の空領域に置換することがで
きる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例を示す図である。

図において、所定のプログラムにしたがって情報を処理
するプロセッサ（ＣＰＵ）２１は、アドレス・データバ
スを介して所定の制御信号を保持する制御レジスタ２２
、プロセッサ２１に通知すべきステータス情報を保持す
るステータスレジスタ２３およびソフトウェアに応じた
種々の情報を配位する書き込み・読み出しメモリ２４に
接続される。書き込み・読み出しメモリ２４は、ダイレ
クトメモリアクセス（ＤＭＡ）方式により高速データ転
送を行うローカルバスを介して格納データを停電中に保
持する不揮発メモリ２５１〜２５Ｎ、書き込み・読み出
しメモリ２４に格納されたデータを不揮発メモリ２５１
〜２５ｓの所定領域に格納する格納回路２６、不揮発メ
モリ２５．〜２５Ｎに格納されたデータを書き込み・読
み出しメモリ２４の所定領域に格納する読み出し・検査
回路２７、書き込みエラーが発生した領域に代えて不揮
発メモリ２５ｔ〜２５、上の空領域を割り当てる置換ペ
ージ作成回路２８および書き込みエラーが発生した領域
に既に割り当てられた領域を不揮発メモリ２５．〜２５
Ｎの所定領域から探索する置換ページ探索回路２９に接
続される。

また、制御レジスタ２２の一方の出力は、不揮発メモリ
２５、〜２５Ｎのアドレスを生成するマツプレジスタ設
定回路３０に接続される。マツプレジスタ設定回路３０
の出力は、不揮発メモリ２５、〜２５ｇの物理アドレス
を生成するマツプレジスタ３１に接続される。マツプレ
ジスタ３工の出力は、格納回路２６および読み出し・検
査回路２７に接続される。格納回路２６の出力は、ステ
ータスレジスタ２３および読み出し・検査回路２７に接
続される。読み出し・検査回路２７の出力は、ステータ
スレジスタ２３、置換ページ作成回路２日および置換ペ
ージ探索回路２９に接続される。置換ページ作成回路２
８および置換ページ探索回路２９の出力は、いずれもマ
ツプレジスタ３１に接続される。

なお、本実施例と第１図に示す本発明の原理ブロック図
との対応関係については、書き込み・読み出しメモリ２
４はメモリ１１に対応し、格納回路２６は書き込み回路
１３に対応し、読み出し・検査回路２７は読み出し・検
査回路１４に対応し、置換ページ作成回路２８および置
換ページ探索回路２９は置換ページ決定回路１５に対応
し、不揮発メモリ２５□〜２５．４は不揮発メモリ１２
に対応する。

第３図は、不揮発メモリに設定されるデータの構成例を
示す図である。

回において、不揮発メモリ２５１〜２５Ｎの領域は、（
ａ）に示すように、本実施例においてメモリ領域の割り
付は制御に供される予備領域および本実施例を適用する
システムに必要な情報が格納される通常使用領域から構
成される。予備領域および通常使用領域に格納される全
てのデータは、（ｂ）、（Ｃ）に示すように、−度に連
続して書き込むことができる最大データ長のブロック（
以下、「ページ」という。）４１を基本単位として構成
される。各ページの先頭には、そのページに格納される
データ４２の種類を識別するフラグ（以下、「データ識
別フラグ」という。）４３が設定される。各ページの末
尾には、そのページに格納されたデータ識別フラグ４３
およびデータ４２に応じた検査コード４４が設定される
。なお、検査コード４４は、例えば、水平パリティチエ
ツクコード、ＣＲＣコードを用いて生成される。また、
予備領域には、書き込みエラーが発生したページ（以下
、「エラーページ」という。）の置換ページとして適宜
割り付けられる空ページ（データ識別フラグ＝　ｒＯ（
ｂ　）既にエラーページに代えて割り付けられた置換ペ
ージ（データ識別フラグ＝「ＦＦ」）、使用が禁止され
るべき無効ページ（データ識別フラグ＝　ｒｌＡ」）お
よびエラーページと置換ページとの対応関係を示す情報
が設定されるエラーページ管理テーブル（データ識別フ
ラグ＝　ｒｌｏ」）が格納される。

以下、第２回および第３図を参照して本実施例の動作を
説明する。

不揮発メモリ２５．〜２５．に対する書き込み動作は、
プロセッサ２１が、書き込むべき不揮発メモリ２５．〜
２５Ｎの領域の先頭アドレスを示す配列番号（ＫＯ）、
書き込むべきデータのサイズ（Ｌ）を所望の各ページ毎
に決定し、これらのパラメータと書き込み指令ビットを
制御レジスタ２２に設定することによって起動される。

マツプレジスタ設定回路３０は、制御レジスタ２２に設
定された情報に応じて各ページに対応する先頭アドレス
を求め、これらの先頭アドレスに対応する不揮発メモリ
２５．〜２５Ｎの書き込みアドレスをマツプレジスタ３
１に設定する。

一方、格納回路２６は、制御レジスタ２２に設定された
書き込み指令ビットによって起動され、書き込み・読み
出しメモリ２４から書き込みアドレスに対応するページ
の内容を読み出し、所定の検査コードを各ページの末尾
に付加して不揮発メモリ２５１〜２５８に書き込む。な
お、マツプレジスタ３１に設定される書き込みアドレス
は、不揮発メモリのチップ番号、ページ番号およびこれ
に対応する物理アドレスから構成され、書き込み・読み
出しメモリ２４と不揮発メモリ２５．〜２５Ｎとのアド
レスの対応関係を示し、かつこれらのメモリ相互間のデ
ータ転送および格納回路２６、読み出し・検査回路２７
、置換ページ作成回路２８、置換ページ探索回路２９の
相互間におけるデータ交換に使用される。格納回路２６
は、このような書き込み動作を不揮発メモリのチップ単
位に行い、最終チップの書き込み完了時に読み出し・検
査回路２７を起動する。読み出し・検査回路２７は、マ
ツプレジスタに設定された書き込みアドレスに応じて全
てのデータが正しく書き込まれたか否かの検査を行う。

なお、こ９ような検査手順は、後述の不揮発メモリの読
み出し動作に同じであるから、ここではその説明を省略
する。また、その検査結果は、読み出し・検査回路２７
によってステータスレジスタ２３に設定され、全ページ
の書き込み動作完了時に格納回路２６によって設定され
る終了ステータスビットと共にプロセッサ２１に通知さ
れる。

不揮発メモリ２５．〜２５．に格納されたデータの読み
出し動作は、プロセッサ２１が、読み出すべき不揮発メ
モリ２５１〜２５．上の先頭アドレスを示す配列番号（
Ｋ、）、読み出されるデータのサイズ（Ｌ）を所望の各
ページについて決定し、これらのパラメータと読み出し
指令ビ・ントを制御レジスタ２２に設定することによっ
て起動される。マツプレジスタ設定回路３０は、設定さ
れた配列番号（Ｋｏ）を不揮発メモリ２５．〜２５゜上
の対応する先頭アドレス（読み出しアドレス）に変換し
てマツプレジスタ３１に設定する。

一方、読み出し・検査回路２７は、制御レジスタ２２に
設定された読み出し指令ビットによって起動され、読み
出しアドレスで示されるページの内容を不揮発メモリ２
５．〜２５Ｎから読み出す。

また、読み出し・検査回路２７は、読み出された各ペー
ジについて、所定の検査コードと読み出されたページの
末尾にある検査コードが一致するか否かを検査し、一致
した場合にはステータスレジスタ２３に正常ステータス
を設定する。読み出し・検査回路２７は、このような読
み出し・検査動作を制御レジスタ２２に設定された全て
のページについて行い、最終ページの読み出し動作が完
了するとステータスレジスタ２３に終了ステータスビッ
トを設定し、プロセッサ２１に読み出し動作の完了を通
知する。

なお、このような各ページの内容についての検査は、上
述の不揮発メモリの書き込み動作時に全てのデータが正
しく書き込まれたか否かを検査する場合にも同様に実施
される。

不揮発メモリに対する書き込み動作では、格納回路２６
によって起動された読み出し・検査回路２７は、読み出
されたページの末尾にある検査コードが所定の検査コー
ドに一致しない場合に書き込みエラーの発生を認識し、
置換ページ作成回路２８にそのページに対応する不揮発
メモリのチップ番号およびページ番号を通知する。置換
ページ作成回路２８は、第４図のフローチャートに示す
ように、エラーページ４５と同一チップに配置された予
備領域から置換ページとして割り付けるべき空ページ４
６を探索し、そのデータ識別フラグをｒＦＦＪに書き換
えて置換ページとして予約する。

さらに、置換ページ作成回路２８は、予備領域上に配置
され、かつ空領域を含むエラーページ管理テーブル４７
を探索し、第３図（ｂ）に示すように、エラーページ管
理テーブル４７にエラーページ番号および予約された空
ページ（置換ページ）４６の番号を設定する。なお、こ
のようなエラーページ管理テーブル４７に対する設定動
作は、予備領域に上述のエラーページ管理テーブルが無
い場合（例えば、システムの始動後に始めて書き込みエ
ラーが発生した場合）には、第４図に示すように、探索
によって求めた新たな空ページのデータ識別フラグを「
１０」に設定し、新たなエラーページ管理テーブルを生
成した後に行われる。置換ページ作成回路２８は、マツ
プレジスタ３１に置換ページ４６のページ番号を送出し
、再び格納回路２６を起動する。格納回路２６は、その
置換ページ番号に対応してマツプレジスタ３１から出力
される書き込みアドレスに応じて、置換ページ４６に書
き込み・読み出しメモリ２４の所定領域に格納されたデ
ータを書き込む。

エラーページ４５に対応して割り付けられた置換ページ
４６からデータを読み出す場合には、読み出し・検査回
路２７は、先ず通常の読み出し動作手順にしたがってエ
ラーページ４５の内容を読み出す。読み出し・検査回路
２７は、読み出された検査コード４４に応じてエラーペ
ージであることを認識し、エラーページ４５に対応する
不揮発メモリのチップ番号およびページ番号を置換ペー
ジ探索回路２９に通知する。置換ページ探索回路２９は
、第５図のフローチャートに示すように、予備領域内に
設定された全てのエラーページ管理テーブル（データ識
別フラグ−１１ｏＪ　）の内容からエラーページ４５に
対応するページ番号を探索し、さらに、このページ番号
と共に格納されている置換ページ４６の置換ページ番号
を読み出す。

置換ページ探索回路２９は、マツプレジスタ３１に読み
出された置換ページ番号を送出し、再び読み出し・検査
回路２７を起動する。読み出し・検査ＤＯＩｍ２７は、
マツプレジスタ３１がこの置換ページ番号に対応して出
力する読み出しアドレスに応じて、置換ページ４６に格
納されたデータを読み出し、書き込み・読み出しメモリ
２４の対応する領域にそのデータを書き込む。

また、本実施例では、不揮発メモリの予備領域に配置さ
れたエラーページ管理テーブル、置換ページその他に書
き込みエラーが発生した場合にも、同様の手順にしたが
って他の空ページを置換ページとして割り付ける。なお
、このような予備領域は、ローカルバスを介して接続さ
れる格納回路２６その他によってアクセス可能であれば
、その領域の配置には制限がない。

このように、本実施例によれば、専用のハードウェアを
用いて自動的に書き込みエラーが生じた不揮発メモリの
領域を所定の予備領域に置換することができる。

〔発明の効果〕

上述したように、本発明によれば、書き込みエラーが生
じた不揮発メモリの何れの領域についても、専用のハー
ドウェアを用いて自動的に所定の予備領域に置換するこ
とができる。

また、本発明を適用した情報処理装置では、不揮発メモ
リ上に配置された見掛は上のデータ配列が書き込みエラ
ーの発生によって変化しないので、ソフトウェアは一定
のデータ配列に基づいて不揮発メモリにアクセスできる
。

したがって、不揮発メモリの素子寿命のバラツキによる
影響を軽減して安定な不揮発メモリシステムを実現する
ことができ、従来方法において二面管理その他の制御処
理に必要とされたソフトウェアの負荷が大幅に軽減され
る。

さらに、書き込みエラーが発生した領域の置換動作およ
び置換された領域に対するアクセス動作は、専用のハー
ドウェアによって高速に行われるので、システム全体の
処理性能の向上をはかることができる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の一実施例を示す図、 第３図は不揮発メモリに設定されるデータの構成例を示
す図、 第４図は置換ページ作成処理の手順を示すフローチャー
ト、 第５図は置換ページ探索処理の手順を示すフローチャー
トである。 図において、 ｌはメモリ、 ２．２５１〜２５Ｎは不揮発メモリ、 ３は書き込み回路、 ４．２７は読み出し・検査回路、 ５は置換ページ決定回路、 ｌはプロセッサ（ＣＰＵ）、 ２は制御レジスタ、 ３はステータスレジスタ、 ４は書き込み・読み出しメモリ、 ６は格納回路、 ８は置換ページ作成回路、 ９は置換ページ探索回路、 ３０はマツプレジスタ設定回路、 ３１はマツプレジスタ、 ４１はページ、 ４２はデータ、 ４３はデータ識別フラグ、 ４４は検査コード、 ４５はエラーページ、 ４６は空ページ（置換ページ）、 ４７はエラーページ管理テーブルである。

Claims (1)

【特許請求の範囲】
1. （１）所定のデータが格納されるメモリ（１１）と、一
   定サイズの領域を含むページ毎にアクセスされ、書き込
   みエラーが生じたページを代替する置換ページとして適
   宜割り付けられる予備領域を含む不揮発メモリ（１２）
   と、 与えられる書き込み要求または置換ページ指定情報に応
   じて前記メモリ（１１）の内容を前記不揮発メモリ（１
   ２）に格納し、かつ読み出し・検査要求を発する書き込
   み回路（１３）と、 与えられる読み出し・検査要求および前記置換ページ指
   定情報に応じて前記不揮発メモリ（１２）の内容を読み
   出し、その内容の正否に応じて置換ページ決定要求を発
   する読み出し・検査回路（１４）と、 前記置換ページ決定要求に応じて前記置換ページを指定
   し、その置換ページへの書き込みを要求する前記置換ペ
   ージ指定情報を送出する置換ページ決定回路（１５）と を備えたことを特徴とする不揮発メモリシステム。