JPS5845714B2 - ビデオハツセイカイロ - Google Patents

Description

【発明の詳細な説明】 本発明はデータ処理装置に関するものであり、更に具体
的には、ディジタル・テレビジョン表示システムに関す
るものである。

従来のディジタル・テレビジョン（以下ＤＴＶと略す）
表示システムは、各画素について１ビデオ・ビットを記
憶することによって線画を発生していた。

このような多くの従来のシステムにおいては、ラスタ・
アセンブリ記憶装置は、例えば１０２４Ｘ１０２４のラ
スタ・マトリックスのために１００万ビデオ・ビットも
記憶しなければならないであろう。

次いで完全な画がリフレッシュ記憶装置へ転送される。

このような従来の表示システムにおける１つの重大な欠
点は、表示された画像を変更する場合には新しい画像を
発生させるか、又は変更のために１００万ビツト全部を
ラスタ・アセンブリ記憶装置へ送って再び戻すという動
作が必要なことである。

従って、単一ベクトルを１回消去するためには、ラスタ
全体の再構成を必要とするか、又は変更及び置換のため
に１００万ビット全部を記憶装置から転送することが必
要になる。

２つのベクトルが互いに交差している場合には、第１ベ
クトルを消去するプロセスはアセンブリ記憶装置への返
送後に、両方のベクトルに共通なビデオ・ビットを除去
し、その結果残りのベクトル即ち第２ベクトルには、消
去されたベクトルの両側における成分を分離するギャッ
プが形成される。

これまでにも、ディジタル的に符号化されたビデオ・デ
ータの記憶装置のために待ち行列メモリを使用すること
によって技術の進歩が図られている。

例えばこのような従来のシステムの一例に、リフレッシ
ュ・バッファを有するビデオ発生器をデータ表示のため
に用いたものがある。

このようなバッファを使用すれば、これまでのものより
もラスタ・アセンブリ記憶装置の寸法を小さくすること
ができる。

しかしながらこの像バッファは、表示しようとする最も
縦長の文字を処理し得るに十分なだけ大きくなければな
らない。

これには少なくとも８本のラスク線を必要とすることが
わかっており、またこれらはすべてビデオ像バッファに
記憶されねがならない。

もし成るベクトルがこのようなビデオ像バッファの垂直
方向の高さを越えるならば、そのベクトルは分離した別
々のセグメントとして発生されねばならない。

これは、ベクトル発生器が走査シーケンスのあとの方の
時間において再び動作を続けることができるように、ベ
クトル発生器内のベクトル・レジスタの内容をデータ・
バッファの連繋された（ ｔｈｒｅａｄｅｄ）リストへ
戻すことによって達成される。

明らかに、連繋されたバッファ自身をアクセスすること
によって、走査されるべき次のラスタ線群においてベク
トルの次の成分をアクセスするＯ）にかなりの処理を必
要とするので、システムの表示能力が低下し、またその
複雑さが増すことになる。

当該技術分野において望まれていることは、より速い割
合で表示を行なうために、ベクトルの後続の成分及びシ
ステムに記憶されている他のデータを効率良くアクセス
する数珠された手段の実現である。

本発明の目的は、従来のもめよりも更に効率良くアクセ
スされ得るように図形及び英数字表示データを記憶する
ことにある。

本発明の他の目的は、図形表示データを色、強度又は明
滅度（ｂｌ １ｎｋ）の如きその識別属性及び特別の属
性を保持するように記憶することにある。

本発明の他の目的は、分解された図形をベクトル・セグ
メントとして改良された方法で表示することにある。

本発明の他の目的は、不規則な順序でロードされた図形
表示ワードが順次的なラスタ線位置の連繋された待ち行
列へ分類されるように、図形表示ワードを記憶すること
にある。

本発明の他の目的は、ラスタ・フィールドの発生に伴っ
て連続的に修正される連続データを循環式に記憶するこ
とにある。

動的ＤＴＶ表示技術は一般に次のように記述することが
できる。

ＤＴＶは、コンピュータから符号化されたデータを受取
って、それをＴＶビデオ信号へ変換する表示技術である
。

この信号は、所望のコンピュータ表示図形を与える１以
上のＴＶモニタを駆動する。

符号化されたコンピュータ・データをＴＶ信号へ変換す
る論理はすべてディジタル論理であって、通常のコンピ
ュータに用いられているものと同じである。

従って、ＤＴＶはテレビジョン産業及びコンビ朶７り産
業の両分野における技術的な進歩をうまく取入れること
によって、独特のコンピュータ表示機能を与えることに
成功してきた。

ここで用いられるような意味においてのＴＶ表示は、電
子ビーム（各原色について１つ）が互いに間隔をおいて
密接に配列された一連の平行線（ラスタと呼ばれる）に
おいて、陰極線管の画面を横切って繰返し偏向される型
のものである。

これは、１秒当り一定の回数（リフレッシュ率）だけ繰
返される。

特定の表示システムの範囲内では、平行線の数及びリフ
レッシュ率は一般に一定である。

代表的な表示システムは５２５本の線を有し、また１秒
当り３０回リフレッシュされる。

各フレームは２つのフィールドに分割される。

一方のフィールドは奇数番目のラスク線から成り、他方
のフィールドは偶数番目のラスク線から成る。

この結果、リフレッシュ率が見かけ上倍になる飛越し走
査が何なわれるようになる。

ＤＴＶは、画像を点又は表示要素のマ） ＩＪツクスヘ
分解することによって、ＴＶ形式でコンピュータ表示を
与える。

ラスク線による表示においては、垂直方向の表示要素の
数は可視ラヌタ線の数に等しい。

各ラスタ線内での表示要素の数は成る程度の任意性を有
するが、ラスク線の数の１．３３倍に選ばれる。

これは、ＴＶ陰極線管の４：３という縦横比に従ってい
る。

たとえ画像が要素から構成されたとしても、使用される
要素がかなり多いために、その画像は連続しているよう
に見える。

本発明は、１オン・ザ・フライ（ｏｎ−ｔｈｅ−ｆｌｙ
）”又は”黙示リフレッシュ（ｉｍｐｌｉｃｉｔａｅｆ
ｒｅｓｈ）”として知られている新しい図形発生技術を
利用している。

これは、以前のＤＴＶシステムにおける“明示リフレッ
シュ（ｅｘｐｌｉｃｉｔｒｅｆｒｅｓｈ）”に対比する
ものである。

オン・ザ・フライ技術は、表示可能なすべてのデータの
同一性がビデオ発生の最終段階まで符号化された形で保
持されることを可能にする。

黙示リフレッシュは、重なっている（交差している）デ
ータを消去することなしに特定のデータを消去すること
を可能にし、従ってデータの選択的な修正が可能になる
。

この表示発生方法は、明滅（フラッシュ）及び色彩が所
望の場合に特に好ましいものとなる。

色彩及びフラッシュの識別のための属性ビットは、コン
ピュータによる符号化された形で記憶される。

ハードウェアに関しては、黙示リフレッシュは、色彩図
形表示に対する記憶要求を１８分の１まで減少させ得る
。

本発明は、順次に線走査される表示装置での使用のため
に、図形パターンを表わす不規則に生じるデータ信号を
、時間に関して順次的なビデオ信号へ変換するためのビ
デオ発生回路に関するもので、これは例えば上述の如き
ＤＴＶシステム等に用いることができる。

本発明に従うビデオ発生回路は、データ信号を受取って
、これを表示パターンのための極値ラスタ線位置に基づ
いて１以上のグループへ分類する連繋されたリフレッシ
ュ・バッファと、このリフレッシュ・バッファの出力に
接続された第１人力を有し、パターンの表示前に各表示
フィールドについて１回リフレッシュ・バッファからの
順序付けられたデータ信号を記憶し且つこの順序付けら
れたデータ信号を表示の線走査と同期して出力する中間
バッファと、この中間バッファの出力に接続され、そこ
から出力された順序付けられたデータ信号を解読して、
表示パターンのうち走査されるべきラスタ線上にある成
分を第１出力線へ発生する図形パターン発生器と、この
図形パターン発生器の第１出力線に接続され、表示パタ
ーンのうち走査されるべきラスク線にある成分を記憶す
る部分ラスタ・アセンブリ記憶装置とを含んでいる。

図形パターン発生器は、解読された順序付けられたデー
タ信号を修正して、次に走査されるべきラスタ線上にお
ける表示パターン成分水平座標を識別し、そしてこの修
正されたデータ信号を第２出力線を介して中間バッファ
の第２人力線へ出力して、そこに記憶させる。

また、図形パターン発生器は、表示パターンのどの成分
も表示フィールドにおいて走査されるべき後続のラスタ
線上にない時には、修正されたデータ信号を第２出力線
へ出力しない。

以下、図面を参照して本発明の実施例につき詳細に説明
する。

第１図に示される本発明のビデオ発生回路は、ＤＴＶ表
示を動的に発生させるために”オン・ザ・フライ”リフ
レッシュ技術を利用している。

このビデオ発生回路はリフレッシュ・バッファ２８、中
間バッファ３８、ベクトル発生器４２又は記号発出器４
０、及び部分ラスタ・アセンブリ記憶装置（以下ＰＲＡ
Ｓと略す）４４から戒っている。

リフレッシュ・バッファ２８は、コンピュータ又はプロ
グラム可能な制御装置の如きデータ源から、第２図に示
されるようなフォーマットで画素（図形要素）を表わす
データ信号を受取り、Ｙアドレス（Ｙ線部ちラスク線の
アドレス）に応じて、バックグランド（背景）及び動的
データとして構成されるベクトル及び記号のために１フ
ィールド当り１回データ・ワードを読出す。

リフレッシュ・バッファ２８は制御モジュール及び全部
で８にの半ワードを記憶し得る２個の記憶モジュールで
構成される。

各半ワードは１６個のデータ・ビット及び２個のパリテ
ィ・ビットより成っている。

リフレッシュ・バッファ２８の主たる機能は、可視表示
を構成するために符号化されたデータを記憶することで
ある。

ディジタル・コンピュータから線６８を介して不規則に
受取られるデータは、Ｙ線によって順序付けられた形で
記憶される。

これは、線単位でのリフレッシュ・バッファ２８の読出
しを可能にする。

このリフレッシュ・バッファ２８の詳細は第３図に示さ
れている。

第２図に示されるデータ・ワードのフォーマットはベク
トル・フォーマット、記号フォーマット、インデックス
・フォーマット及び空スロット・フォーマットから或っ
ている。

ベクトルは、■ベクトル当り４個の半ワードから成るス
ロットを必要とする。

記号は、４個までの順光記号の組につき４個の半ワード
から成るスロットを必要とする。

単一記号も同じ大きさのスロットを必要とし、最後の３
個の記号のためのスペース・コードヲ有シている。

フォーマットの各フィールドの意味についてはあとで説
明する。

データ・ワードはディジタル・コンピュータから共用双
方向性半ワード母線６８を介してリフレッシュ・バッフ
ァ２８へ転送される。

中間バッファ３８は高速の小容量メモリであって、リフ
レッシュ・バッファ２８から符号化された形のデータを
受取り、そのデータを必要に応じて記号発生器４０又は
ベクトル発生器４２へ送る。

中間バッファ３８は、成るラスク線において開始する各
記号又はベクトルにつき２個の３２ビツト・ワードをリ
フレッシュ・バッファ２８から受取る。

このデータは、ラスク線が表示装置１０（第８図参照）
へ転送される前に、メモリ空間が使用可能になった時に
中間バッファ３８によってリクエストされる。

この中間バッファ３８の詳細は第４図に示されている。

符号化されたデータ・ワードの各村は高速度で適切な表
示発生器（記号発生器４０又はベクトル発生器４２）へ
送られ、そこでディジタル・ビデオ・データに変換され
る。

１つのベクトル又は記号は複数のラスク線上に現われ得
るので、記号発生器４０又はベクトル発生器４２は符号
化されたデータ・ワードを修正し、次いで、次のラスク
線に対するディジタル・ビデオ・データを発生するのに
用いるために、この修正されたデータ・ワードを中間バ
ッファ３８へ線２０２を介して、再書込みする。

もし現在のラスク線の発生中にビデオ・データへの変換
が完了すると、その特定のデータ・ワードは中間バッフ
ァ３８へ再書込みされない０ 中間バッファ３８は事前ロード領域及び活動領域で構成
され、その総容量は２５６ワードである。

ただし、■ワードは３２ビツトから成っている。

データ・ワードは、記憶スペースが使用可能０こなつた
時にリフレッシュ・バッファ２８から事前ロード領域へ
転送され、次いで表示のために要求された時に事前ロー
ド領域から活動領域へ転送される。

記号発生器４０は、中間バッファ３８からの符号化され
た記号データを、表示されるべきラスク線に対する適切
な記号ビット・パターンへ変換するために、プログラム
可能なメモリを利用する。

記号メモリ５６（第５図）は上位処理装置（ｈｏｓｔ
ｐｒｏｃｅｓｓｏｒ）からロードされる。

２５６個の記号までの容量が与えられ得る。

記号メモリ５６は、１６×１６のフォーマットの範囲内
での任意のドツト・マトリクス・パターンを記憶するこ
とができる。

記号発生器４０の詳細は第５図に示されている。

中間バッファ３８からの各ワード対は記号コードを４個
まで与える。

記号発生器４０は、最初のワードにおけるスペース・コ
ード・フィールドに従って、自動的に記号間の間隔を設
定し且つ記号を位置付ける。

記号間の間隔は上位処理装置によって指定される。

記号発生器４０は、データ・ワードが中間バッファ３８
へ再書込みされる前に、中間バッファ３８にあるワード
対におけるカウンタ・フィールドを逆歩進させる。

カウント値がＯになると、ワードは中間バッファ３８か
ら取出される。

ベクトル発生器４２は中間バッファ３８から２個のデー
タ・ワードを受取り、これらのデータ・ワードを用いて
、各ラスク線上のどの要素がベクトルを構成するかを決
定する。

すべてのベクトルは、表示スクリーン上において上端か
ら始まって下方へ向う個々のベクトルとして、上位処理
装置により指定される。

ベクトル発生器４２の詳細は第６図に示されている。

ベクトルはＸ及びＹ位置、逆勾配（△Ｘ２△Ｙ）、並び
にベクトルが現われるＹ線の数（Ｙ長）として表わされ
る。

ＸＹ座標の原点は表示部の左下端にあり、通常のＸＹ座
標と同じように、Ｘは左から右へ進むにつれて正方向に
大きくなり且つＹは下から上へ進むにつれて正方向に大
きくなる。

ベクトル発生器４２は、現在の線上における要素の数を
決定するために逆勾配を使用し、そして次の線に対する
使用のためにＸ位置を更新する。

また、ベクトル発生器４２は、ベクトル終端を決定する
ために、Ｙ線の数を逆方向に計数する。

修正浮動小数点技術を使用すれば、１つのベクトルにお
ける各点を、上位処理装置によって指定された理論筒な
線の１つの表示要素内に含ませることができる。

ＰＲＡＳ４４は、２本の表示ラスク線全体を明示形式（
符号化されないビデオ・ドツト・パターン形式）で記憶
し得る高速メモリである。

すべてのベクトル及び記号ドツト・パターンのデータは
、通常の表示動作に先立つ線時間中に、ＰＲＡＳ４４の
１本の線へ集められる即ちアセンブルされる。

ビデオ線が表示されるべき場合には、ＰＲＡＳ線はビデ
オ率で読出され、一方、この間に次の線が２番目のＰＲ
ＡＳ線ヘア全ヘア全ヘアセンプルＡＳ４４の詳細は第７
図に示されている。

ＰＲＡＳ４４を用いれば、ベクトル発生器４２及び記号
発生器４０が極めて簡単化され、ディジタル・ビデオ・
データの交差に関する制限が除去され、そして中間バッ
ファ３８又はリフレッシュ・バッファ２８においてＸ位
置により表示データを順序付ける必要がなくなる。

ベクトル発生器４２及び記号発生器４０は３個のＰＲＡ
Ｓ４４を駆動することができる。

これらのＰＲＡＳ４４は、ＲＧＢ（赤、緑、青）色彩表
示モニタ１０を駆動するために、各原色に対して１つず
つ備えられる。

各ＰＲＡＳ４４からのディジタル・ビデオ出力信号はビ
デオ出力駆動装置４６へ送られ、そこで線１９０を介し
て送られてきた同期信号と組合わされて、合成ビデオ信
号へ変換される。

この合成ビデオ信号は、線１９２を介してＤＴＶ表示装
置へ転送される。

各原色について１個の出力駆動装置４６が必要である。

本発明に従うビデオ発生回路は、情報を高速度で且つ正
確に識別することが最も重要であるような応用分野での
使用のために、第８図に示される如き動的ＤＴＶシステ
ムにおける使用に関して最も良く記述され得る。

そこで、一例として本発明のビデオ発生回路を使用する
特定の動的ＤＴＶシステムについて説明する。

ただし、本発明のビデオ発生回路はこの動的ＤＴＶシス
テムへの使用に限定されるものではなく、他の表示シス
テムにも応用され得るものである。

例として取上げる動的ＤＴＶシステムは、個々の統合表
示操作卓へ色彩による状態表示を与える設定ハードウェ
アから成っており、各々の統合表示操作卓を操作する各
操作員は、トラックポール（ｔｒａｃｋｂａｌｌ ）及
びプログラム機能キーボード装置を介して上位処理装置
と対話し得る。

動的ＤＴＶは、コンピュータ・データを動的状態を表わ
す不規則に位置付けられたベクトル及び記号へ変換する
ために、複数のオン・ライン図形表示制御装置を使用す
る。

この場合、動的ＤＴＶシステムへの応用をより適切なも
のにするために、注釈付きのバックグランド図形が同時
に発生されてもよい。

図形表示を発生するため、新規なりＴＶ核技術利用され
る。

このような技術が本発明に従うハードウェアと共に用い
られると、融通性のある構成、高度な可用性、自律性の
あるリフレッシュ（上位処理装置において行なわれない
）、複数の統合表示操作卓の独立した動作、簡単な集合
構成（１個の図形表示制御装置当り４個の操作卓）、プ
ログラム可能な制御装置、ディスク及び支持ソフトウェ
アを介するオフ・ライン、オン・ライン及びイン・ライ
ンでの可動性及び保守性、モノリシック集積回路技術を
用いた固体設計、並びにＩＢＭシステム／、３７０の互
換性といった望ましい特性が得られる。

この動的ＤＴＶシステムの図形表示の種々の特徴として
、４６０（垂直）Ｘ６４０（水平）のフォーマットによ
る３０７２００個の表示可能な要素、８色（黒を含む）
による色彩表示、１秒当り３０フレームの一定リフレッ
シュ率、１秒よりも短い間での全表示更新、１表示当り
１７００個までのベクトル又は１７００個までのランダ
ム記号、動的データ及びバックグラウンド・データの選
択的更新、１表示（１６Ｘ１６の要素マトリックス）当
り２５５個の記号より成るプログラム可能な文字セット
、ベクトル全体の図形表示可能性、データ保持（データ
の交差部が消去されることはない）、並びに個々のベク
トル及び記号の明滅又はフラツフユなどがある。

第８図を参照するに、システムは次のような主要機能装
置から成っている。

統合表示操作卓１６は色彩図形表示装置１０と、システ
ムと対話するための操作員用装置１２及び１４とを有す
る。

この操作卓１６には、英数字キーボード２０及びライト
・ベン２２によって支持される独立的に動作するＩＢＭ
３２７７英数字表示装置１８も含まれる。

統合表示操作卓１６は、バックアップ又はテストのため
に使用され得る装置へオン・ラインで接続される。

図形表示制御装置８はデータのフォーマット化、操作員
用装置の処理及び制御機能を遂行するためのプログラム
可能な制御装置４と、初期プログラム・ロード及び内部
的に生成される診断ルーチンのためのディスク接続機構
と、４個の独立したオン・ザ・フライ色彩図形／記号ビ
デオ発生器６とを有する。

各ビデオ発生器６は、３色ＲＧＢ表示を与えるために２
個のＰＲＡＳ４４及び２個のビデオ混合器即ちビデオ駆
動装置４６を余分に設けることによって、第１図に示さ
れる本発明に従うビデオ発生回路を少し修正したビデオ
発生回路を含んでいる。

活動図形表示制御装置８は独立した表示チャネルに対し
てオン・ライン能力を与える。

１１番目の図形表示制御装置８にはバックアップ又は予
備として使用され得る。

図形パッチ・パネル２４は、再構成が可能であるように
且つ図形システムの可用性が向上されるように設計され
る。

このパネル２４は、１１個の図形表示制御装置８からの
４４個の色彩表示チャネルの任意のものが、４４個まで
の統合表示操作卓１６のうちの任意の操作卓へ関連する
操作員用装置を介して手動で接続されることを可能にす
る。

英数字パッチ・パネル２６は、再構成が可能であるよう
に且つＩ ＢＭ３２７７英数字システムの可用性を向上
するように設計される。

このパネル２６は、ＩＢＭ３２７２制御装置からの８４
個の英数字表示チャネルの任意のものが、８４個までの
Ｉ ＢＭ３２７７英数字表示装置（３９個の操作卓取付
装置１８及び４５個の自由設置装置２７）のうちの任意
のものへ関連する操作員用装置を介して手動で接続され
ることを可能にする。

次に、システムの装置のより詳細な説明を行なう。

第８図の動的ＤＴＶシステムは、ＩＢＭ２９１４切替装
置２を介して２台のＩＢＭシステム／３７０モデル１５
８ＭＰコンピュータに接続され得る応用範囲の広い対話
式色彩表示システムである。

この動的ＤＴＶシステムは、プログラム％な制御装置４
の制御を受ける高速のモノリシック・リフレッシュ・バ
ッファを用いている。

プログラム可能な制御装置４及び４個のビデオ発生器６
が図形表示制御装置８を構成する。

図形表示制御装置８内の各ビデオ発生器６は、プログラ
ム機能キーボード１２及び図形のカーソル制御のための
トラックボール１４による相互作用の可能な色彩ＴＶモ
ニタ１０を駆動するために、必要な図形信号及び制御を
与える。

表示装置１０、キーボード１２及びトラックボール１４
はＩＢＭ３２７７表示装置１８、英数字キーボード２０
及びライト・ペン２２と共に統合表示操作卓１６に組込
まれる。

英数字ユニット１８．２０及び２２は物理的には統合表
示操作卓１６の一部であるが、Ｉ ＢＭ３２７２制御装
置によって別々に制御されるので、各々独立したシステ
ムとみなすこともできる。

この動的ＤＴＶシステムは１０個の図形表示制御装置８
及び３８個の統合表示操作卓１６を有し、その他に予備
として１個の図形表示制御装置８ｋ及び１個の統合表示
操作卓１６（＃３９）を有している。

各図形表示制御装置８は、４個の統合表示操作卓１６を
駆動し制御することができる。

図形パッチ・パネル２４の使用により、各図形表示制御
装置８を任意の４個の統合表示操作卓１６に接続するこ
とができ、かくして融通性及びシステムの信頼性が高め
られる。

８−２７７表示機構も別の独立した英数字パッチ・パネ
ル２６によって再構成され得る。

プログラム可能な制御装置４は、表示されるべきベクト
ル及び記号を表わすデータ・ワードを、図形表示制御装
置８に含まれる本発明のビデオ発生回路へ送る。

このビデオ発生回路は、動的な（急速に更新される）図
形及び記号並びに静的なバックグラウンドの色彩による
表示を与えるために、図形／記号オン・ザ・フライ発生
技術を利用する。

このオン・ザ・フライ技術は、システムのパフォーマン
スを改善すると共に、ＤＴ■システムにつきものの大容
量のラスタ・アセンブリ及びリフレッシュ記憶装置の必
要性をなくする。

プログラム可能な制御装置４は、４個の表示操作卓１６
の個々の要求に対してサービスするために、４個の独立
した色彩ビデオ発生器６と共に動作する。

プログラム可能な制御装置４に取付けられたディスク接
続機構は、集合体の各色彩表示チャネルを個々に働かせ
るために、初期プログラム・ロードを可能にし且つ診断
ルーチン及びテスト・パターンの記憶を可能にする。

上位コンピュータのチャネルとのコミュニケーション及
び操作員制御型対話装置の処理は、プログラム可能な制
御装置４に取付けられたアダプタを介して行なわれる。

第８図の動的ＤＴＶシステムにおけるデータの流れの主
要経路は、上位コンピュータ・システムと図形表示制御
装置８との間（ＩＢＭ２９１４切替装置２を介する）、
並びに各図形表示制御装置８とその統合表示操作卓１６
の集合体との間である。

この動的ＤＴＶシステムにおいては２段階の制御が行な
われる。

即ち（１）上位処理装置から出されて、切替装置（イン
ターフェース）２を介して図形表示制御装置８へ供給さ
れる図形指令と、（２）図形表示制御装置８内のプログ
ラム可能な制御装置４から関連する４個の各ビデオ発生
器６及びそれらのリフレッシュ・バッファ２８へ出され
る内部図形側指令とによる制御が行なわれる。

第９図に詳細に示されるように、図形表示制御装置８は
プログラム可能な制御装置４、表示アダプタ３０、手動
入力アダプタ３２、保守パネル３４、電力システム３６
、及び４個の本発明に従うビデオ発生回路６（上述のよ
うに、リフレッシュ・バッファ２８、中間バッファ３８
、記号発生器４０、ベクトル発生器４２、ＰＲＡＳ４４
、及びビデオ出力駆動装置４６より戒っている）で構成
される。

ビデオ発生回路の種々の装置２８．３Ｂ、４０゜４２．
４４及び４６はチャネル単位で示されている。

設計に関する詳細については後で述べることにする。

プログラム可能な制御装置４は集積型モノリシック・メ
モリ４８及び外部とのコミュニケーションのための１１
０母線５０を含むプログラム記憶式処理装置である。

この制御装置４は、システム／３７０ローカル・チャネ
ル・アダプタ５２を介して上位コンピュータ（例えばシ
ステム／３７０モデル１５８ＭＰ）と、ディスク・ファ
イル・アダプタを介してディスク・ファイル５４と、そ
して表示アダプタ３０を介してビデオ発生器６及び統合
表示操作卓１６と各々インターフェースする。

ディスク・ファイル５４から集積型メモリ４８ヘロード
される制御プログラムは、制御装置４が上位コンピュー
タからシステム／３７０インターフエース５２を介して
図形指令及びデータを受取り得るようにする。

制御装置４は受取った図形指令を翻訳し、要求通りにデ
ータを処理し、そして図形側指令及びデータを適切なビ
デオ発生器６へ転送する。

また、制御装置４は統合表示操作卓１６からの手動入力
を待機させておいて、それらを割込みに基づいて上位処
理装置の方へ転送する。

制御装置４は、操作卓１６からの手動入力の翻訳及びデ
ィスク・ファイル５４に記憶されている診断ルーチンに
よるビデオ発生器６の制御をオフ・ライン方式で行なう
ことができる。

これは、成る操作卓集合体における１個の操作卓１６が
他の３個の操作卓１６の動作に影響を及ぼすことなくオ
フ・ラインで診断され得るようなイン・ライン動作を可
能にする。

表示アダプタ３０は、制御装置４が多重化された要求時
応答に基づいて４個の独立したビデオ発生器６ヘデータ
及び制御信号を供給し得るようにする。

手動入力アダプタ３２は表示アダプタ３０と各操作卓１
６にある図形力・−ツル位置付けのためのトラックボー
ル１４及び操作員の対話のためのプログラム機能キーボ
ード１２との間に多重インターフェースを与える。

保守パネル３４は、診断のために図形表示制御装置８を
オフ・ラインで働かせるための制御回路、スイッチ及び
標示器を含んでいる。

更に、単一のビデオ発生器６が他の３個のビデオ発生器
の動作に影響を及ぼすことなく上位処理装置から独立し
て診断モードで働かされ得るように、このビデオ発生器
６をイン・ライン・モードで動作させるための制御機構
５３も備えられる。

電力システム３６はｔ図形表示制御装置８及びそのすべ
ての構成要素を動作させるのに必要な電力を所望の電圧
値で供給するために、ライン電力を受取る。

統合表示操作卓１６は、前述のように、図形表示装置１
０、プログラム機能キーボード１２及びトラックボール
１４を含んでいる。

図形表示装置１０は、１秒当り３０フレームのリフレッ
シュ及び２対１の飛越しを有する標準の１９インチの５
１２ラインＲＧＳ色彩ＴＶモニタであり、ビデオ発生器
６から３本のビデオ同軸ケーブルを介してデータを受取
る。

プログラム機能キーボード１２は、図形表示制御装置８
を介して上位処理装置へ操作員の対話人力を供給する。

トラックボール１４は、図形カーソルを表示スクリーン
上に位置付けるために操作員によって使用される。

このトラックボール１４を動かすと、これに応答して、
カーソルは図形表示制御装置８の制御のもとに、色彩表
示上を移動する。

トラックボール１４及びプログラム機能キーボード１２
は、手動入力アダプタ３２を介して図形表示制御装置８
とインターフェースする。

第８図に示されるように、図形パッチ・パネル２４は３
８個の統合表示操作卓１６と１０個の図形表示制御装置
８とを相互接続するのに用いられ、その入力側には、予
備のものを含む各図形表示制御装置８（４個のビデオ発
生器６を含む）における各ビデオ発生器６からの４本の
出カケープル（３本のビデオ・ケーブル及び１本のディ
ジタル・ケーブル）を受取る１７６個の結合子が備えら
れる。

このパッチ・パネル２４の出力側には、３９個の統合表
示操作卓１６のための及び更に５個の操作卓１６を付加
してシステムの拡張を可能にするための１７６個の結合
子が備えられる。

内部的にみれば、パッチ・パネル２４は任意の統合表示
操作卓１６と任意の図形表示制御装置８のチャネルとの
相互接続のための短時間ＩＪ ＩＪ−ヌ、を与える。

ＩＢＭ３２７７表示装置１８は、電気的にはこの色彩図
形表示システムの一部ではないが、必要な相互接続及び
再構成を可能にするため、別の独立型英数字パッチ・パ
ネル２６が備えられる。

３２７７表示装置１８は同軸ケーブルを１本しか必要と
しないため、英数字パッチ・パネル２６は統合表示操作
卓１６に収容される３９個の３２７７表示装置及び別の
独立型３２７７表示装置２７に対する８４個の入力結合
子を有する。

図形表示制御装置８は、４個の色彩図形表示装置及び関
連する操作員用装置を支持するのに使用される信号及び
制御を与える自由設置型の装置であり、その動作中は操
作員の介入を必要としない。

プログラム可能な制御装置４：この制御装置４は、２の
補数の演算を使用する１６ビツトの汎用のプログラム記
憶式装置である。

高速で且つ高密度の固体論理を利用すれば、この装置は
図形表示制御装置８へ差込み式で接続され得る装置と考
えることができる。

第９図に示されるように、制御装置４は、８にバイト単
位で６４にバイトまで実装され得るモジュラ−型の高速
モノリシック・メモリ４８を有している。

統合表示操作卓１６からの手動入力に応答して制御装置
４によって実行される機能として、上位処理装置との直
接インターフェース、上位処理装置からの図形指令の受
取り及び翻訳、上位処理装置からの図形データの受取り
、変更及び配列、表示の更新、削除及び変更時における
リフレッシュバッファ２８とのインターフェース及びそ
の制御、統合表示操作卓１６からの手動入力の監視及び
転送、上位処理装置へ転送するための状況及び感知情報
の保持、並びに各表示装置のための図形カーソルの制御
などがある。

制御装置４は割込駆動され、そして１６ビツトの１１０
母線５０により、適切なアダプタを介して取付は装置と
交信する。

制御装置４内に組込まれる特別のアダプタはディスク・
ファイル・アダプタ、システム７３７０ローカル・チャ
ネル・アダプタ５２及び表示アダプタ３０である。

図形表示制御装置８は、ディスク・ファイル・アダプタ
を介して１１０母線５０とインターフェースする小型の
読取／書込ディスク・ファイル５４を有している。

制御装置４のモノリシック・メモリ４８が揮発性である
ため、初期プログラム・ロード時にメモリ４８ヘロード
されるべき制御プログラムはディスク・ファイル５４に
記憶される。

このディスク・ファイル５４には、動的ＤＴＶシステム
のオフ・ライン診断モードによる検査に使用される診断
プログラム及びテスト・パターンも記憶される。

プログラム可能な制御装置４は、図形表示制御装置８と
上位処理装置との間のコミュニケーションを可能にする
ために、システム／３７０ローカル・チャネル・アダプ
タ５２を含んでいる。

このアダプタ５２は、上位処理装置に対しては８ビツト
のインターフェースを与え、制御装置４に対しては１６
ビツトのインターフェースを与える。

図形表示制御装置８は、ブロック多重チャネルを介して
上位処理装置に結合することができ、そしてインターフ
ェースを介して１秒当り７００にバイトまでのバースト
・モードのデータ転送率を支持することができる。

表示アダプタ３０は、プログラム可能な制御装置４に独
立したビデオ発生器チャネルを４個まで取付けることを
可能にする。

このアダプタ３０は９個の装置即ち４個のリフレッシュ
・バッファ２８．４個のプログラム可能な記号記憶装置
５６及び１個の手動人力アダプタ３２とインターフェー
スする。

更に、アダプタ３０は保守パネル３４及び同期発生器か
ら制御信号を受取る。

第１０図に示されるインターフェースは次のような線か
ら戒っている。

（１）アドレス−９個すべての装置に接続される１３ビ
ツトのアドレス母線。

プログラム可能な制御装置４は、アドレンをロードし、
各々の読取り又は書込み動作後に０，１，２又は４の歩
進量を指定することができる。

（２）データ母線−９個すべての装置によって使用され
る１８ビツトの双方向性母線。

１８ビツトのうち１６ビツトがデータ用であり、２ビツ
トが、ペリティ・ビット用である。

（３）手動入力アダプタ選択−読取り又は書込み動作の
ために手動入力アダプタ３２を選択する。

（４）記号記憶選択−読取り又は書込み動作のためにチ
ャネル識別ビットによって示される記号記憶装置５６を
選択する。

（５） リフレッシュ・バッファ選択−読取り又は書
込み動作のためにチャネル識別ビットによって示される
リフレッシュ・バッファ２８を選択する。

（６）チャネル識別ビットＯ及び１−４個の記号記憶装
置５６又はリフレッシュ・バッファ２８のうちの１つを
指定する。

（７）読取リリクエヌトー選択された装置の指定された
アドレスにおいて読取り動作を開始させる。

選択された装置はデータ母線上にデータを置く。

（８）書込みリクエスト−選択された装置の指定された
アドレスにおいて書込み動作を開始させる。

選択された装置はデータ母線上のデータを使用する。

（９）状況リクエスト−装置がデータ母線上に状況情報
を置く。

（１０） 読取／書込完了−リクエストされたデータ
又は状況情報が装置によってデータ母線上に置かれてい
るか、又は書込まれるべきデータが装置に受取られてい
る。

住υ 表示禁止／解禁−もしＩ ｎであれば、成るリフ
レッシュ・バッファが選択された時に、その表示は禁止
される。

もし”０″であれば、表示は禁止されない。

０２）チャネル（ＣＨ）Ｎパリティ・エラー−リフレッ
シュ・バッファ２８の読取り中にパリティ・エラーが生
じたことを標示する。

これは状況リクエストによってリセットされる。

（１３）チャネル（ＣＨ）Ｎオン／オフ・ラインー診断
に対してチャネルがオン・ラインの状態にあるか又はオ
フ・ラインの状態にあるかを標示する保守パネル３４か
らの信号。

表示アダプタ３０は、チャネルがオン・ライン又はオフ
・ラインに移行する時には何時でもプログラム可能な制
御装置４に割込みをかける。

（１４）垂直再追跡−同期発生器からの信号で、プログ
ラム可能な制御装置４に１フレーム当り１回割込みをか
けるために表示アダプタ３０によって用いられる。

これは、手動入力アダプタ３２のポーリングを開始する
のに使用される。

次に、本発明に従うビデオ発生回路について更に詳細な
説明を行なう。

リフレッシュ・バッファ２８は、プログラム可能な制御
装置４から表示アダプタ３０を介してデータを受取り、
モしてＹアドレスによって指令されて、表示のためにこ
のデータを１フィールド当り１回中間バッファ３８へ読
出す。

記憶されているデータは、バックグランド及び動的デー
タとして構成されるベクトル及び記号の組合わせから成
っている。

リフレッシュ・バッファ２８は、合計で８に個の半ワー
ドを与える１個の制御モジュール及び２個の記憶モジュ
ールで構成される。

各半ワードは１６個のデータ・ビット及び２個のパリテ
ィ・ビットを有している。

このリフレッシュ・バッファ２８の主な機能は、可視表
示を与えるための符号化されたデータを記憶することで
ある。

プログラム可能な制御装置４によって不規則に受取られ
るデータは、Ｙ線によって指定される形で記憶される。

これは、線単位でのリフレッシュ・バッファ２８の読取
りを可能にする。

データは、間接アドレス指定と同様な方法で指定される
リフレッシュ・バッファ２８のスロットに記憶される（
スロット当り４個の半ワード）。

各スロットは、別のスロットのアドレスを含むポインタ
・フィールドを有しており、従って、一群のスロットを
連繋して１つのリストにまとめることができる。

第１１図は、このようなリストを示したものである。

このリストにおける第１スロツトはスロット４である。

このスロット４はスロット７をさし示し、スロット７は
スロット２をさし示し、以下同様にして、このリストの
最後のスロットであるスロット５に至る。

これはＥＯＴ（連繋終結）で示される特別の制御ビット
によって表わされる。

このようなリストは極めて有用な性質を有している。

即ち、既にリスト中にあるどのようなスロットにも影響
を及ぼすことなく、リストの頭部にスロットを付加する
ことができる。

第１２図においては、スロット１２がリストの頭部に付
加されている。

この場合、スロット４が以前にリストの頭であったこと
を知ることが必要なだけである。

プログラム可能な制御装置４は各Ｙ線上のバックグラン
ド・データ及び動的データのための独立したリストを使
用して、リフレッシュ・バッファ２８にあるデータをこ
のような連繋されたリストへ構成する。

これらのリストは、ポインタのテーブルであるインデッ
クスによってアクセスされる。

各ラスク線は関連する一対のインデックス半ワード（一
方はバックグランド・データのためのものであり、他方
は動的データのためのものである）を有する。

これらの半ワードは、表示スクリーン上のデータのＹア
ドレスに直接関係スるアドレスにおいて、リフレッシュ
・バッファ２８の固定記憶位置に記憶される。

第１１図のリストにスロット１２を付加する場合には、
インデックスをアクセスしてスロット４が以前にこのリ
ストの頭であったことを見出し、スロット１２のポイン
タ・フィールドにスロット番号４を書込み、そしてスロ
ット番号１２をインデックスに書込むことが必要である
。

かくすることにより、インデックスはリストの新しい頭
をさし示す。

スロット１２がリストに付加されて、このリストの頭に
なったのと同様に、リストの頭にあるスロットを除去す
ることもできる。

この場合、インデックスが読取られて、スロット１２を
アクセスするのに用いられる。

スロット１２のポインタはスロット番号４を含んでいる
。

このスロット番号４がインデックスにロードされると、
スロット１２は最早このリストには存在しない。

スロット１２は別のリストに連繋され得る。

プログラム可能な制御装置４は、空スロットを管理する
ためにこの機能を使用する。

最初、空スロットは空スロットのリストの頭をさし示す
次回空レジスタ（ＮＥＲ）・ポインタと呼ばれる特別の
ポインタと共に連繋される。

リフレッシュ・バッファ２８に置かれる上述のインデッ
クスとは異なり、このＮＥＲはプログラム可能な制御装
置４内に置かれる。

しかしながら、リフレッシュ・バッファ２８にＮＥＲを
置くこともできる。

データが１つのスロットを必要としている時には、この
スロットは空リストから取出されて、適切なＹ線のリス
トに連繋される。

データがクリアされると、スロットは空スロットへ再連
繋される。

表示のリフレッシュのために読出すため、所望のＹ線の
動的データに対するインデックス半ワードがアクセスさ
れて、そこからこのＹ線に対応するリストの最初のスロ
ットが入れられる。

このデータは、最初のスロットのポインタ・フィールド
が次のスロットのアクセスを可能にしている間に使用さ
れ得る。

最後のスロットはそのＥＯＴビットによって認識され、
そしてバックグランド・データに対して同様なプロセス
が繰返される。

その後、次のＹ線のためのデータが読取られる。

８に個の半ワードを含むメモリは、インデックス及びデ
ータ・スロットの２つのグループに分けられる。

インデックスは９６０個の半ワードで構成され、そのう
ち偶数番目のワードは動的データをさし示し、そして奇
数番目のワードはバックグランド・データをさし示す。

メモリの残りの部分は、各々４個の半ワードを有するデ
ータ・スロットへ構成される。

これらのデータ・スロットはダブル・ワード境界におい
て開始する。

リフレッシュ・バッファ２８は、表示アダプタ３０を介
してプログラム可能な制御装置４と交信する。

データ・ワードは表示アダプタ３０から共用の双方向性
半ワード母線を介してリフレッシュ・バッファ２８へ転
送される。

すべての更新及び診断動作は、表示アダプタ３０からの
一連の読取及び書込指◆によって遂行される。

プログラム可能な制御装置４は、任意の表示を禁止する
よう指令することもできる。

リフレッシュ・バッファ２８は、一旦選択されると、禁
止／解禁線を感知して、その状態に応じてリフレッシュ
を禁止したり解禁したりする。

この機能により、バックグランド・データの更新のため
に、リフレッシュ・バッファ２８の時間を１００％利用
することができる。

完全な表示更新は、最悪の場合でも４２ミリ秒よりも短
い時間で遂行され、平均すると３３ミリ秒よりも短い時
間で表示更新（１フレーム）を完了することができる。

更新中は、表示動作は禁止されるのが普通である。

第２図に示される表示アダプタ更新フォーマットはベク
トル・フォーマット、記号フォーマット、インデックス
・フォーマット及び空スロット・フォーマットより成る
。

カーソルは、プログラム可能な制御装置４によって位置
付けられる１つの特別の記号として発生され、そして操
作員はその独特の形及び色彩によってこれを識別する。

このような特別の記号を用いる代りに、２個のベクトル
を使用することもできる。

ベクトル・フォーマットは１ベクトル当り４個の半ワー
ドから成るスロットを必要とする。

記号フォーマットは、４個までの連続する記号の組につ
き４個の半ワードから成るスロットを必要とする。

また、単一記号は最後の３個の記号のためのスペース・
コードを有する同じ大きさのスロットを必要とする。

リフレッシュ・バッファ・データは、次に説明する第２
図のフォーマットの形で表示アダプタ３０から受取られ
て、リフレッシュ・バッファ２８に記憶される。

インデックス・フォーマットは次のような３個のフィー
ルドを含んでいる。

（１）ポインタ・フィールド−表示のリフレッシュのた
めに読取られるヘキ最初のデータ・スロットのアドレス
の上位の１１ビツト。

（２） Ｅ ＯＴフィールド−もし１”であれば、デー
タが無いことを示す。

（３）表示終結（ＥＯＤ）フィールド−もし１”であれ
ば、表示の最後の線に達したことを示す。

ベクトル・フォーマットは１１個のフィールドを含んで
いる。

（１）ポインタ・フィールド−表示のリフレッシュのた
めに読取られるべき次のデータ・スロットのアドレスの
上位の１１ビツト。

（２）水平線（ＨＬ）フィールド−もし”１”であれば
、水平線を示す。

（３）ベクトル／記号（Ｖ／Ｓ ）フィールド−１”が
ベクトルを示す。

（４）フラッシュ（ＦＬ）・フィールド−もし１”であ
れば、ベクトルはＩＨｚ周期で明滅する（０．５秒毎に
オン／オフが繰返される）。

（５） Ｅ ＯＴフィールド−もし１”であれば、表示
のためにＹアドレスによって指定されるデータ・スロッ
トをこのリストからこれ以上読取らなくてもよいことを
示す。

（６）勾配フィールド−もしＨＬ＝″Ｏ”であれば、勾
配は１６ビツトの逆勾配（△Ｘ／△Ｙ）であり、もしＨ
Ｌ＝”１′′であれば、線の長さを示す。

（７）Ｘフィールド−ベクトルのＸ開始位置又は水平線
の左端を示す。

（８）色彩フィールド−３ビツトで構成され、７色のう
ちの１つを指定する。

（９）シフト・フィールド−もし′Ｏ”であれば、勾配
は６ビツトの整数及び１０ビツトの小数として解読され
、′１”であれば、１０ビツトの整数及び６ビツトの小
数として解読される。

００）符号フィールド−もしＯ”であれば、ベクトルは
左から右へ進み、”１”であれば、右から左へ進む。

すべてのベクトルは上から下へ進む。（１１）△Ｙフィ
ールドーベクトルの開始Ｙ線及び終結Ｙ線間の距離を示
す。

記号フォーマットは１２個のフィールドを含んでいる。

（１）ポインタ・フィールド−ベクトル・フォーマット
と同じ。

（２）下位スペース・フィールド−次項参照。

（３）上位スペース／下位スペース・フィールド−上位
スペース及び下位スペース・フィールドは、スロットに
よって規定される記号の先縁間の間隔（０−３１のラス
ク要素）を決定する。

（４）Ｖ ／ Ｓフィールド−”０”が記号を示す。（
５）ＦＬフィールド−ベクトル・フォーマットと同じ。

（６）ＥＯＴフィールド−ベクトル・フォーマットと同
じ。

（７）Ｘフィール協−一最初の記号を含む１６Ｘ１６の
配列の左端のＸ位置を示す。

（８）色彩フィールド□ベクトル・フォーマットと同じ
。

（９） −（１２１記号フィールド（Ｓｔ−８４）−一
４己号を指定するのに用いられる８ビット符号を含む。

空スロット・フォーマットは２個のフィールドを含んで
いる。

（１）ポインタ・フィールド−空スロットのリストにお
ける次のスロットのアドレスの上位の１１ビツト。

（２） Ｅ ＯＴフィールド−もし′１”であれば、こ
のスロットが空スロットのリストにおける最後のスロッ
トであることを示す。

第１３図に示されるリフレッシュ・バッファ２８及び中
間バッファ３８間のインターフェースは、５本の制御線
及び１６本のデータ線２９より成っている。

これらの間での交信は、データ・リクエスト線によって
開始される。

データは、データ供給線及びデータ受取り線の制御のも
とに、要求／応答に基づいて転送される。

リクエスト続行線は、多重転送時に使用される。

別の制御線即ちワード・ワン供給線は、中間バッファ３
８及びリフレッシュ・バッファ２８が多重転送中にアド
レスの同期に基づいて動作するように制御する。

データは、１１ビツトのポインタ・フィールドが９ビツ
トのＹ線フィールドで置換えられる点を除いては、リフ
レッシュ・バッファ２８に記憶されていたのと同じフォ
ーマットで中間バッファ３８へ転送される。

次に、リフレッシュ・バッファ２８を初期設定し、デー
タを付加し、データを削除し、そしてバックグランド・
データ又は動的データを消去するために読取及び書込指
令が如何にして使用されるかを説明する。

初期設定： リフレッシュ・バッファ２８は、動作の前にまず初期設
定されねばならない。

これは２段階で遂行される。

最初に、ＥＯＴ＝“１”を有・する１つの半ワードをリ
フレッシュ・バッファ２８の各インデックス記憶位置に
書込むことによってインデックスが予めセットされる。

ただし、最後のインデックス記憶位置には、ＥＯＤ二″
０”を有する半ワードが書込まれる。

次いで、最後のスロットを除く各スロットの最初のワー
ドへ、ＥＯＴがＯ”で且つ次のスロットの最初の半ワー
ドのアドレスの上位１１ビツトを含む半ワードを書込む
ことにより、データ・スロットが連繋される。

最後のスロットには、ＥＯＴ＝”１”を含む半ワードが
書込まれ、そしてプログラム可能な制御装置４は、最初
のスロットのアドレスをそのＮＥＲポインタヘロードす
る。

かくして、リフレッシュ・バッファ２８の初期設定が完
了する。

初期設定は、すべての書込み指令に表示の禁止を指定さ
せることによって簡単にされる。

リフレッシュ・バッファ２８の適切な連繋を保持するた
め、リフレッシュ・バッファ２８はプログラム可能な制
御装置４が初期プログラム・ロードを行なう時に初期設
定されるだけでなく、表示全体が消去される時にも再初
期設定される。

データの付加： １つのベクトル又は４個までの記号の組を付加するため
、プログラム可能な制御装置４は次のようなステップに
従って動作する。

（１）データがアドレスされるべきＹ線のための要求に
応じて、バックグランド・インデックス・ワード又は動
的インデックス・ワードを読取る。

（２）もしＮＥＲにおけるＥＯＴビットが′Ｏ”であれ
ば、ＮＥＲによってさし示されるスロットの最初のワー
ドを読取る。

もしＥＯＴ＝″１”であれば、すべてのスロットは一杯
である。

（３）インデックス・ワードからのＥＯＴビット及びポ
インタ並びに上位処理装置からのデータを用いて、４個
の半ワードをアセンブルし且つステップ２のスロットを
書込ム。

（４）ＮＥＲからのポインタを用いて、ステップ１のイ
ンデックス・ワードへポインタ及びＥＯＴ＝″Ｏ”を書
込む。

（５）ステップ２において読取られた半ワードからのＥ
ＯＴビット及びポインタをＮＥＲへ書込む。

これによりデータの付加が完了する。

空スロットのリストの頭にあるスロットは選択されて、
ロードされており、かくしてＮＥＲはこのリストにおけ
る次のスロットをさし示す。

インデックスは新しく書込まれたスロットをさし示し、
一方、このスロットは以前に書込まれた任意のデータを
さし示す。

データの削除： データ項目を削除するため、プログラム可能な制御装置
４は次のようなステップで動作する。

（１）データ項目が削除されるべきＹ線のためのバック
グランド又は動的インデックス・ワードを読取る。

（２）インデックスからのポインタを用いて、データ・
スロットを読取る。

もしＥＯＴ二″１”であれば、制御装置４は上位処理装
置へ見つからなかったことを知らせた後、このルーチン
から出る。

（３）スロットの内容と削除されるべきデータとを比較
する。

（４ａ）もし一致すれば、スロットからのＥＯＴビット
及びポインタをインデックスに書込んだ後、ステップ７
へ進む。

（４ｂ）もし不一致であり且つスロットのＥＯＴが”ｌ
”であれば、上位処理装置へ見つからなかったことを知
らせた後、このルーチンから出る。

（４ｃ）もし不一致であり且つスロットのＥＯＴがＯ”
であれば、このスロットからのポインタを用いて次のス
ロットを読取る。

（５）スロットの内容と削除されるべきデータとを比較
する。

（６ａ）もし不一致であり且つＥＯＴ＝″′１”であれ
ば、見つからなかったことを知らせた後、ルーチンから
出る。

（６ｂ）もし不一致であり且つＥＯＴ−０”であれば、
スロットからのポインタを用いて次のスロットを読取っ
た後、ステップ５へ戻る。

（６Ｃ）もし一致すれば、一致したスロットからのＥＯ
Ｔビット及びポインタをこの一致したスロットをさし示
しているスロットへ書込む。

（７）ＮＥＲからのＥＯＴビット及びポインタを一致し
たスロットに書込む。

（８）ＥＯＴ＝０及び一致したスロットをさし示すポイ
ンタをＮＥＲにロードする。

これによりデータの削除が完了する。

データはリスト中に置かれて橋絡されているか、又は、
もしこのデータがリストにおける唯一の項目であったな
らば、インデックスのＥＯＴが１”にセットされている
。

データを含んでいたスロットは、空スロットのリストの
頭に付加されている。

動的データの消去： すべての動的データを消去するため、プログラム可能な
制御装置４は次のようなステップで動作する。

（１）最初の動的インデックス半ワードを読取る。

（２ａ）もしＥＯＴ＝″１”であれば、ステップ７へ進
む。

（２ｂ）もしＥＯＴ＝″０”であれば、インデックスの
ゾインタを用いてデータ・スロットの最初の半ワードを
読取る。

（３ａ）もしＥＯＴ＝” １”であればステップ４へ進
む。

（３ｂ）もしＥＯＴ＝″０”であれば、データ・スロッ
トのポインタを用いて次のデータ・スロットの最初の半
ワードを読取る。

（４）最後のデータ・スロットの最初の半ワードにＮＥ
Ｒを書込む。

（５）インデックスからのＥＯＴ＝″′０”及びポイン
タをＮＥＲヘロードする。

（６）ＥＯＴ＝”１”をインデックスに書込む。

（７ａ）もし最後の動的インデックスであれば、このル
ーチンから出る。

（７ａ）そうでなければ、次の動的インデックスを読取
る。

（８）ステップ２へ戻る。

これにより消去が完了する。

各動的インデックス半ワードのＥＯＴビットは１”にセ
ットされ、そして動的データのすべてのリストは空スロ
ットのリストへ連繋される。

もし上位処理装置からの指令が消去−付加であったなら
ば、次に新しいデータを付加することができる。

第３図に詳細の示されるリフレッシュ・バッファ２８は
８に個の半ワードを記憶し得るメモリ並びにアドレス及
び制御論理を含んでおり、そして表示アダプタ３０及び
中間バッファ３８とインターフェースする。

サービスに対する同時リクエストは、優先順位制御６０
によって解決される。

リフレッシュ・バッファ２８が表示アダプタ３０によっ
て選択され且つ優先順位制御６０が許可すると、制御論
理６２はメモリ・アドレス・レジスタ・マルチプレクサ
６４を介して、表示アダプタ３０のアドレス母線６８′
をメモリ・アドレス・レジスタ（ＭＡＲ）６６ヘゲート
し、そして要求に応じて読取リサイクル又は書込みサイ
クルを開始させる。

書込みサイクル時には、リフレッシュ・バッファ２８に
対する唯一のデータ源である表示アダプタ３０のデータ
母線６８がメモリ７０ヘロードされる。

読取リサイクル時には、アドレスされた記憶位置にある
データがメモリ・データ・レジスタ（ＭＤＲ）７２ヘロ
ードされ、次いでデータ・ゲート７３を介して、表示ア
ダプタ３０のデータ母線６Ｂヘゲートされる。

動作が完了すると、制御論理６２は読取／書込完了線を
セットし、表示アダプタ３０はそのリクエストを減勢し
、次いで制御論理６２は読取／書込完了信号を減勢する
。

この時、表示アダプタ３０はそのリフレッシュ・バッフ
ァ選択線をオフにするか又はアドレスを変更して別のメ
モリ動作をリクエストする。

中間バッファ３Ｂがデータをリクエストし且つ優先順位
制御６０がこれを許可すると、表示のためのリフレッシ
ュ・バッファ２８の読取り動作は、オフにされたところ
から続けられる。

説明の都合上、最初のＹ線が読取られようとしているも
のとする。

制御論理６２は、ＭＡＲマルチプレクサ６４を介してリ
フレッシュＹカウンタ６３の内容をＭＡＲ６６・＼ゲー
トし、そして読取リサイクルを開始させる。

インデックス・ワードがＭＤＲ７２にある時に、ＥＯＴ
／ＥＯＤ検出器７４によりＥＯＴビット及びＥＯＤビッ
トが検査される。

もしＥＯＴ＝“１”であれば、データは無く、リフレッ
シュＹカウンタ６３が歩進されて、同じ動作が繰返され
る。

最後のインデックス・ワードが読取られると、これは１
”のＥＯＤビットを有しているので、状況装置６１内で
状況ビットがセットされて、リフレッシュＹカウンタ６
３は次のフィールドのためにリセットされる。

ＥＯＴが′Ｏ”のインデックス・ワードが見つかると、
ＭＤＲ７２からのポインタ・フィールドがＭＡＲ６６の
上位の１１ビツトヘロードされ且つ′０”が下位の２ビ
ツトヘロードされる。

次いで、選択されたデータ・スロットの最初のワードが
読取られる。

このワードのポインタ・フィール及びＥＯＴビットは一
時アドレス・レジスタ（ＴＡＲ）７６’＼読込まれる。

選択ゲート７７はこのポインタをＹ線の番号で置換え、
そして中間バッファ３８へのデータ供給線がセットされ
る。

中間バッファ３Ｂは、データを取込んだ後にデータ受取
り線をセットする。

データ供給線は減勢される。

しかしながら、リフレッシュ−バッファ２８は待機せず
に、ＭＡＲＢ６を歩進し、２番目のワードを読取ってそ
れを中間バッファ３Ｂへ送る。

中間バッファ３８は、使用可能になるまでにこのワード
を受取ることができる。

これは４番目のワードまで続けられ、その後、最初のワ
ードのＥＯＴ（ＴＡＲ７６にある）が検査される。

もしこれが１”であれば、リフレッシュＹカウンタ６３
が歩進されて、次のインデックス・ワードが読取られる
。

一方、ＥＯＴがＯ”であれば、ＴＡＲ７６がＭＡＲ６６
ヘゲートされて、次のデータ・スロットが読取られる。

状況装置６１では２個の状況ビットが使用される。

既に説明したように、第１の状況ビットは表示終結時に
セットされ、そして垂直再追跡においてリセットされる
。

第２の状況ビットは、プログラム可能な制御装置４によ
る最も最近の選択からの表示禁止／解禁状況を表わす。

優先順位制御６０は、これらの状況ビットを調べて、サ
ービスをリクエストする。

優先順位は、表示が禁止される時及び表示終結から垂直
再追跡までの期間を除いては、中間バッファ３Ｂが最優
先順位を有するように決められる。

しかしながら、表示アダプタ３０がサービスを許可され
てしまっていると、リフレッシュ・バッファ選択線が減
勢されるまで、表示アダプタ３０は動作を続ける。

パリティは各記憶読取り毎にパリティ検査装置６７によ
って検査され、そしてパリティ・エラーは表示アダプタ
３０に知らされる。

プログラム可能な制御装置４はリフレッシュ・バッファ
２８の状況をリクエストすることができるが、この場合
は、エラー・ビット（メモリの各半分について１つ）及
び禁止／解禁ビットが状況ゲート６９を介してデータ母
線６８ヘゲートされる。

リフレッシュ・バッファ２８の別の例として、米国特許
第３９０６４８０号に開示されているような連繋された
待ち行列バッファを使用することもできる。

次に、中間バッファ３８の動作について説明する。

中間バッファ３８はベクトル発生器４２及び記号発生器
４０のための高速スクラッチパッド・メモリとして働き
、第４図に示されるように、３２個の２５６Ｘ１の高速
ランダム・アクセス・メモリ・モジュール８０．３２ビ
ツトの入力レジスタ７８、並びに適切な動作を行なうに
必要な読取り／書込みアドレス指定装置及び制御装置を
含んでいる。

メモリは活動領域及び事前ロード領域の２つの等しい領
域に分割される。

データは、事前ロード領域が一杯になるまで、Ｙ線によ
って順次にリフレッシュ・バッファ２８から３２ビツト
のアセツブ１ノ・・レジスタ８１、ドツト・オア回路８
３及び入力レジスタ７８を介して事前ロード領域に書込
まれる。

各ＴＶララス線がＰＲＡＳ４４中に発生される時に、そ
のラスク線に対するデータ・ワードが事前ロード領域か
ら線２００を介して適切な記号発生器４０又はベクトル
発生器４２へ読込まれる。

事前ロード領域からの読取りは、発生されているＹ線に
対するデータが完全に読取られてしまうまで、又は事前
ロード領域が空になるまで続けられる。

成る事前ロード記憶位置が一旦読取られてしまうと、こ
の記憶位置はリフレッシュ・バッファ２８からの更に別
のデータのために使用され得る。

事前ロード領域は１２８個の３２ビット記憶位置を含み
、また各ベクトル／記号群は６４ビット即ち２個の記憶
位置を必要とするので、１本の線当り多くて６４個のベ
クトル交差／４個の記号群が許容され得る。

活動領域は、任意の所与の線時間において表示されてい
るデータを含んでいる。

データは各線について読取られて、適切なベクトル発生
器４２又は記号発生器４０内ヘストロープされ、そこで
修正されて、線２０２を介して活動領域へ再書込みされ
る。

ベクトル発生器４２又は記号発生器４０がデータに対す
る終りを検出すると、これは再書込みされない。

活動領域の読取り及び書込みは同じアドレスから開始さ
れる。

読取リアドレスは、以前のＹ線に書込まれた最後のアド
レスと常に比較される。

比較の結果一致すると、これは、活動領域にあるすべて
のデータが読取られて、ベクトル発生器４２又は記号発
生器４０内ヘストロープされてしまったことを示す。

この時、事前ロード領域はＹ線比較のために検査され、
そして使用可能な任意のデータがこの領域から読取られ
る。

活動領域の通常動作： 活動領域は８進法で表わしたアドレスＯＯＯから１７７
までの記憶位置として規定される。

ベクトル／記号データは、０００のアドレスから始まっ
て歩進方向にロードされる。

第１４図は、活動領域のためのアドレス指定論理９２を
示したものであり、また第１５図は、種々の信号のタイ
ミング関係を示したものである。

水平ブランキング時には、書込みカウンタ８２の内容が
最終アドレス書込用レジスタ８４ヘストロープされる。

次いで、カウンタ８２は開始値（ｏｏｏ’＋ヘリセット
される。

ベクトル／記号読取り完了比較器８６が調べられ、もし
その結果が否定的なものであれば、メモリ８０をアドレ
スするためにベクトル／記号読取りカウンタ８８の内容
をアドレス・マルチプレクサ７９へ供給することにより
、読取リサイクルが開始される。

機能解読装置８７によって機能コードが調べられ、そし
てベクトル発生器４２又は記号発生器４０ヘデータがロ
ードされる。

サンプル及び読取リサイクルは、次に挙げる事象の１つ
が生じるまで繰返される。

（１）データ供給信号がリフレッシュ・バッファ２８か
ら受取られる。

この結果、進行中の読取リサイクルは終了される。

次いで、事前ロード領域の方へ制御が切替えられ、そし
てリフレッシュ・バッファ２８のデータが線２９．アセ
ンブリ・レジスタ８１．ドツト・オア回路８３及び入力
レジスタ７８を介して適切な事前ロード・アドレス指定
論理される。

（２）ベクトル発生器使用中信号がベクトル発生器４２
から受取られ、そして読取られつつあるワードがベクト
ル・ワードである時。

これにより、中間バッファ３Ｂは、ベクトル発生器４２
が使用可能になるまで、又は条件１若しくは４が生じる
まで待機する。

（３）記号発生器使用中信号が記号発生器４０から受取
られ、そして読取られつつあるワードが記号ワードであ
る時。

これにより、中間バッファ３８は、記号発生器４０が使
用可能になるまで、又は条件１若しくは４が生じるまで
待機する。

（４）書込みリクエストが記号発生器４０又はベクトル
発生器から受取られる。

この結果、記号データ又はベクトル・データが線２０２
及びドツト・オア回路８３を介して入力バッファ・レジ
スタ７８ヘロードされる。

進行中の読取リサイクルは終了され、そしてアドレスと
してベクトル／記号書込みカウンタ８２の内容を用いて
書込みサイクルが開始される。

次いで、このカウンタ８２は歩進される。

明滅動作： これは中間バッファ３８への入力部において遂行される
。

同期及びタイミング発生器は、０．５秒の間″′１”で
あり且つ０．５秒の間゛０”である明滅信号を作り出す
。

この明滅信号が１″の時には常に明滅制御論理９０が付
勢されて、リフレッシュ・バッファ２８からのデータ・
ワードをサンプルする。

明滅ビットが検出されると、書込みサイクルは無視され
、そしてこの明滅ビットに関連する記号ワード又はベク
トル・ワードは中間バッファ３８ヘロードされない。

明滅信号が０”の時には、明滅制御９０は減勢され、そ
してすべてのワードは中間バッファ３８ヘロードされる
。

事前ロード領域の正常動作： 事前ロード領域は８進法で表わしたアドレス２００から
３７７までの記憶位置として規定される。

第１６図は、事前ロード領域のための必要な読取り／書
込みアドレス制御論理９４を示したものである。

カウンタについては、ベクトル／記号次回Ｙ線レジスタ
９６並びに比較器９８．８６及び１０２を除いては、活
動領域に対するものと同じである。

書込みはリフレッシュ・バッファ２８によって開始され
、事前ロード領域の適切なアドレスへデータ・ワードが
ロードされる。

各セクタに書込まれる最初のワードのＹアドレスは、メ
モリ８０から線２００を介して適切な次回Ｙ線レジスタ
９６ヘロードされる。

活動領域が空になると、Ｙ線しジスタの内容は表示され
るべき次の線のＹアドレス（同期及びタイミング発生器
からくる）と比較される。

比較一致が検出されると、読取リサイクルが開始されて
、適切な発生器４０又は４２ヘデータがストローブされ
る。

読取りカウンタ８８が歩進され、そして別の読取りが開
始される。

次いで、このワードのＹアドレスが次回Ｙ線しジスタ９
６ヘロードされ、そして次のＹ線のＹアドレスと比較さ
れる。

この手順は、一致の生じないＹコードがロードされるま
で続けられる。

この時、読取りカウンタ８８は歩進されず、そして読取
り付勢線は、比較一致が再び検出されるまで減勢された
ままに保たれる。

事前ロード領域に対するアドレス・カウンタ８２及び８
Ｂは循環式である。

初期設定の時には、これらのカウンタはその最小値ヘセ
ットされる。

書込みカウンタ８２は、その最大値に達するまで、リフ
レッシュ・バッファ２８からの各々の書込み後に歩進さ
れる。

書込みカウンタ８２が最大値に達すると、その次の書込
みによってカウンタ８２はその最小値ヘリセットされる
。

読取りカウンタ８Ｂも同様に動作し、各読取り動作後に
歩進される。

かくして、書込みカウンタ８２は、常に読取りカウンタ
８８よりも先行しているか又はそれに等しい。

リフレッシュ・バッファ２８からの書込み動作は、事前
ロード領域が一杯になるまで続けられる。

この時、書込みカウンタ８２は読取りカウンタ８８より
もかなり先行しているので、これ以上書込みを行なうと
、まだ読取られていないデータの上へ書込むことになっ
てしまう。

この状態は、各書込みサイクルの終りにおいて、書込み
アドレス・カウンタ８２が歩進される時に功べられる。

書込みアドレス・カウンタ８２の内容は比較器１０２に
おいて読取リアドレス・カウンタ８８の内容と比較され
、そしてこれらが等しい時に検出装置１０３から、事前
ロード領域が一杯であることを示す信号が発生される。

少なくとも１回の読取り動作が完了するまでは、これ以
上書込み動作は開始されない。

読取り動作は、Ｙ比較回路網８２，８８及び１０２の制
御のもとに、事前ロード領域が空になるまで続けられる
。

事前ロード領域が空になるのは、読取りカウンタ８８が
書込みカウンタ８２に追いついた時である。

この状態は、各読取りサイクルの終りにおいて、読取り
カウンタが歩進される時に調べられる。

読取リアドレス・カウンタ８８は書込みアドレス・カウ
ンタ８２と比較され、そしてこれらが等しい時に事前ロ
ード領域が空であることを示す信号（ＥＭＰＴＹ）が発
生される。

少なくとも１回の書込動作が完了するまでは、これ以上
読取り動作は開始されない。

データ初期設定： 中間バッファ３８は各垂直ブランキング期間の間に、す
べてのカウンタ８２及び８８をそれらの初期値ヘセット
することによって初期設定される。

次いで、リフレッシュ・バッファ２８からの書込みが行
なわれて、中間バッファ３８のメモリ８０の事前ロード
領域は、最初にロードされるスクリーン最上部において
開始するすべてのデータで満たされる。

Ｙ線比較回路９８が付勢され、そしてスクリーンの最上
部において開始する任意のデータがメモリ８０の事前ロ
ード領域から読取られて、線２００を介して適切な記号
発生器４０又はベクトル発生器４２ヘストロープされる
。

特別の制御信号により、発生器４０又は４２はデータを
修正することを禁止され、そしてこのデータは受取られ
た時と同じ状態で線２０２を介して中間バッファ３８に
あるメモリ８０の活動領域・＼書戻される。

この動作は、メモリ８０の活動領域が一杯になるか（第
１４図の検出器８９によって検出される）、又はＹ比較
回路９８の出力が低レベルになって、その線アドレスに
対するデータがこれ以上存在しないことを示すまで続け
られる。

垂直ブランキング期間が終了すると、読取りカウンタ８
８が付勢されて１通常の動作が続行される。

記号発生器４０は、各々１６Ｘ１６のマトリクスによっ
て規定される２５６種類のプログラム可能な記号を発生
させ得る。

この大きさの字体又はこれよりも小さな字体は直接発生
され得るが、これよりも大きな字体は記号を組合わせる
ことによって発生することができる。

記号は４個を１群として発生される。

記号発生器４０は、１６Ｘ１６のマトリクスの左上端の
Ｘ及びＹアドレスに基づいて記号を位置決めし、一時に
１セグメントずつ記号をアクセスし、そしてこれるＰＲ
ＡＳ４４ヘロードする。

リフレッシュ・バッファ２８ヘロードされる記号ワード
はＸアドレス、黙示Ｙアドレス、色彩コード（３ビツト
）及び４個までの記号コードを含んでいる。

更に、明滅属性を指定するために、別のビットが付加さ
れる。

２．３又は４個の記号が１つのデータ・ワード中に含ま
れる場合には、色彩属性及び明滅属性はすべてに適用さ
れる。

第５図は記号発生器４０を詳細に示したものであり、ま
た第１７図は順次的な記号のためのタイミング関係を示
したものである。

データは、中間バッファ３８から読取られる時には、次
のような形になっている。

３２ビツト ４個の記号コード １０ビツト 最左端の記号の最左端のビットのＸ位置 ５ビツト スペーシング １ビツト 開始フィールド ４ビツト セグメント・コード ３ビツト 色彩 これらは記号コード・レジスタ１０４． Ｘ開始アドレ
ス・レジスタ１０６．スペーシング・レジスタ１０８、
開始フイニルド・レジスタ１００、セグメント・カウン
タ１１０及びセグメント・コード・レジスタ１１２、並
びに色彩レジスタ１１４へ各々ロードされ、そして最初
の記号コードが選択されて、レジスタ１０４から記号メ
モリ５６へ入力される。

レジスタ１０４とメモリ５６との間にあるブロックＭＵ
Ｘはマルチプレクサである。

（他のＭＵＸのブロックも同様）。

レジスタ１００ヘロードされた開始フィールドは、第２
１ａ図に示される同期及びタイミング発生器からの表示
フィールド信号と排他的オア回路１０１で排他的オアさ
れ、記号メモリ５６に対するアドレスの最下位のビット
を発生する。

レジスタ１０８ヘロードされたスペーシング・ビットは
、△×を発生するのに用いられる。

これは、順次的な記号のための記号間間隔を与えるため
に、各記号発生後にＸ増分加算器１０９へ送ら次いでＸ
書込みレジスタ１１６ヘロードされる。

Ｘ増分加算器１０９は、レジスタ１０６ヘロードされた
開始Ｘアドレスへ正しいＸ増分（スペーシング）を加算
することによって、２番目以降の連続する記号を適切な
Ｘアドレスに位置付ける。

記号コード・レジスタ１０４には、記号コードを４個ま
でロードすることができるが、もし記号コードが３個以
下であれば、ブランク検出器１０５によってスペース・
コードが検出される。

その結果、記号完了検出器１１１は、これ以上ＰＲＡＳ
サイクルを実行することなく次の文字ヘスキツプされる
。

レジスタ１１２ヘロードされたセグメント・コードは、
記号のどの線が記号発生器４０中の記号メモリ５６から
読取られるべきかを決定するもので、この記号メモリ５
６をアドレスするのに使用される。

セグメント・コードはカウンタ１１０へもロードされる
が、このカウンタ１１０はセグメント・コードの受取り
毎に歩進される。

即ち、各ラスク線毎に歩進される。

歩進されたセグメント・コードは、中間バッファ入力マ
ルチプレクサ・ゲ−Ｎ ０２及び線２０２を介して中間
バッファ３８へ書戻される。

レジスタ１００，１０４゜１０６、１０８及び１１４ヘ
ロードされた情報も、同様にマルチプレクサ・ゲート１
０２及び線２０２を介して中間バッファ３８へ再書込み
される。

しかしながら、記号の完了がセグメント・コードによっ
て示され且つこ杭を記号完了検出器１１１が検出すると
、これらの情報を含む記号ワードは中間バッファ３８へ
再書込みされない。

記号メモリ５６は、レジスタ１０４からの記号コード、
レジスタ１１２からのセグメント・コード及びレジスタ
１００からの開始フィールドによってアドレスされ、そ
の結果、メモリ５６内の特定の記号の特定のセグメント
がオア回路を介してシフト・レジスタ１０７へ供給され
る。

このシフト・レジスタ１０７のシフト動作を制御するシ
フト及びロード制御装置１１３は、特定の記号セグメン
トのＸアドレス（ＰＲＡＳ４４へ送られる）の下位の２
ビツトをＸ書込みレジスタ１１６から受取り、そのビッ
ト値に基づいて、シフト・レジスタ１０７内の記号セグ
メントがＰＲＡＳ４４のワード境界と整列するようにシ
フト・レジスタ１′０７をシフトさせる。

シフト・レジスタ１０７に接続されているフィードバッ
ク・ゲート１０３は、幾つかの記号セグメントの組合わ
せを同時にＰＲＡＳ４４へ書込むためのもので、その出
力は記号メモリ５６からの記号セグメントとオアされた
後に、シフト・レジスタ１０７・＼ロードされる。

記号セグメント完了検出器１１５は、シフト・レジスタ
１０７にある記号セグメントが線１８２及びマルチプレ
クサＭＵＸを介してＰＲＡＳ４４へ転送されてしまった
ことを検出し、それに基づいて記号完了検出器１１１及
び制御装置１１７へ制御信号を送る。

記号完了検出器１１１は、この制御信号と、ブランク検
出器１０５からの検出信号又はレジスタ１１２からの最
終のセグメント・コードとを受取った時に、記号の完了
を検出する。

制御装置１１７は記号セグメント完了検出器１１５から
の制御信号及びシフト／ロード制御装置１１３からの信
号を受取って、前述のＸ増分加算器１０９の動作を制御
する。

なお、第１７図中の“記号メモリの出力”における斜線
部分は、記号メモリ５６の出力が不確定の状態にあるこ
とを示している。

これは、記号メモリ５６のアクセス時間がアドレスに応
じて約５０乃至１７０ナノ秒の間で変化し得ることによ
るものであり、記号メモリ５６の出力は斜線部分の終り
において安定になる。

次に、ベクトル発生器４２について説明する。

ベクトル・データは、第２図に示されるようなフォーマ
ットで、上位処理装置によって転送される。

各ベクトルはそれ自身の開始点（ベクトルにおける最上
端の点として指定される）、Ｙ方向における長さく△Ｙ
）及び逆勾配（△Ｘ／△Ｙ、正負符号を有する）を有し
ている。

ベクトル発生器４２は、水平線セグメントの長さが△Ｘ
／ΔＹの値によって決定されるようなアルゴリズムを使
用する。

この値を開始Ｘアドレスに加算するか又はそこから減算
することにより、次の線セグメントのための開始点が得
られる。

第１８図は、この動作の様子を簡単に示したものである
。

開始Ｘ位置、△Ｘ／△Ｙの値及びΔＹの値は中間バッフ
ァ３８から線２００を介して受取られて、適切なレジス
タ１１８、１２０及び１２２へ各々ロードされる。

必要なすべてのデータを収集するためには２回の転送が
必要である。

最初の水平線セグメントのための開始Ｘ位置はＸルジス
タ１２４へ転送される。

△Ｘ／△Ｙは△Ｘルジスタ１２６ヘロードされる。

△Ｙの値は２ずつ減らされ、そしてもしゼロ検出器１２
Ｂによって△Ｙの値がＯになったことが検出されると、
そのフィールドの次の線セグメントを発生するに必要な
データとしてＸ位置の値±２△Ｘ／△Ｙ１△Ｘ／ΔＹ及
び△Ｙが線２０２を介して中間バッファ３８へ書戻され
る。

△Ｙが負になる時、ベクトルは完成され、そしてデータ
は最早書戻されない。

第１９図は座標Ｘ＝５０及びＹ＝５０から座標Ｘ−７０
及びＹ−４２に至るベクトルの一例を示したものである
。

実際のベクトルに最も近い近似を得るため、最初及び最
後の水平線セグメントは、加数として１／２△Ｘ／ΔＹ
を用いて計算される。

かくして、水平セグメントはＴＶＶＳＯ４おいては、ｘ
＝５０からｘ＝５１までプロットされ、線４９において
は、Ｘ＝５２からＸ−５３までプロットされ、線４８に
おいてはｘ＝５４からＸ＝５６までプロットされ、以下
同様にして図示の如くにプロットされる。

最後のセグメントはＸ＝６９からＸニア０までプロット
される。

第６図は、ベクトル発生器４２におけるデータの流れを
示したものである。

Ｘ、△Ｙ及び△Ｘ／ΔＹは中間バッファ３８から線２０
０を介してレジスタ１１８，１２２及び１２０へ各々ロ
ードされる。

ベクトル・フォーマット中の他の制御情報はレジスタ１
２３・＼ロードされる。

△Ｘ／△Ｙは１つのシフト制御ビットを有する１６ビツ
ト・ワードである。

このシフト制御ビットは、１６ビツトの△Ｘ／△Ｙが２
０ビツトのＸ値の上位１６個の有意ビット又は下位１６
個の有意ビットの何れに加算されるかを決定する。

△Ｘ／△Ｙの値を演算論理ユニット（ＡＬＵ）１３４及
び１３６中の正しい位置に整列させるため、このシフト
・ビットは、現在の水平セグメントが発生されるべき最
初又は最後の水平セグメントであることを検出する制御
装置１３２と協働して多重シフト論理１３０を制御する
。

シフト・ビットが”ｌ”であれば、ΔＸ／△ＹはＡＬＵ
１３６においてＸの上位の有意ビットに加算される（△
Ｘ／ΔＹの最有意ビットがＸの最有意ビットに加算され
る）。

もし発生されるべきセグメントが最初又は最後のセグメ
ントであれば、△Ｘ／ΔＹの値は１ビツトだけ右方向ヘ
シフトされる（△Ｘ／ΔＹの最有意ビットは。

ＡＬＵ１３６において、Ｘの最有意ビットの１桁下位の
ビットに加算される）。

ベクトルが、表示されているフィールドとは反対のフィ
ールドにおいて開始する時は、最初のセグメントを発生
するために、余分の計算が行なわれる。

Ｘルジスタ１２４には、中間バツファ３８から受取られ
たＸの値に１／２（△Ｘ／△Ｙ）＋１を加えた（正勾配
のベクトルに対しては減算される）値がロードされる。

第１９図は一例を示したものであって、もし線４９が発
生されるべきであれば、アドレス・レジスタ１１８には
最初５０がロードされる。

１／２・△Ｘ／△Ｙ＝１．２５ 従ッテ、ＸＩＬ／ジスタ１２４ニｄ５０＋１．２５＋１
→５２がロードされる。

コノように、値５２がＸルジスタ１２４にロードされ、
モして△Ｘ／△Ｙの上位１０個の有意ビット−１が△Ｘ
ルジスタ１２６にロードされる。

勾配が４５°以上のベクトルに対しては、△Ｘルジスタ
１２６はＯにリセットされ、かくして各ラスク線上に単
一の要素が書込まれる。

勾配が４５°よりも小さい正のベクトルの最初の要素に
対しては、Ｘアドレス・レジスタ１１８の内容から（１
／２）△Ｘ／△Ｙが減算される。

もし２０ビツトのＡＬＵ１３６において、Ｘアドレス・
レジスタ１１８の下位の１０有意ビツトと△Ｘ／△Ｙと
の和又は差が上位の１０有意ビツトへの桁上げ又はそこ
からの借り（ｂｏｒｒｏｗ）を生ぜしめれば、△Ｘは△
Ｘ／△Ｙに丁度等しい。

△Ｙは２ずつ減らされ、そしてその正負符号が検査され
る。

もしこれが負でなければ、Ｘアドレス・レジスタ１１８
のための新しい開始Ｘアドレスが決定されねばならない
。

勾配の正負符号に応じて、２△Ｘ／△ＹがＸアドレス・
レジスタ１１８にある値に加算されるか又はこれから減
算される。

コノ値ハ△Ｘ／△Ｙと共に、中間バッファ入力マルチプ
レクサ１２７及び線２０２を介して中間バッファ３８・
＼再ロードされる。

負の△Ｙは、ベクトルが完成したことを意味し、この状
態が検出器１２８によって検出されると、制御論理１４
０は中間バッファ３８・＼のデータの書戻しを禁止する
。

ＸＩレジスタ１２４の上位８個の有意ビットはＰＲＡＳ
４４にあるＰＲＡＳアドレス・レジスタ１４４（第７図
参照）及びＸ長制御装置１４２へ送られる。

△Ｘルジスタ１２６の値は、Ｘシフト制御装置１４６及
びＯ検出器１４８・＼送られる。

ＰＲＡＳ４４には、ベクトル・データの４ビツトを受取
る主ＰＲＡＳ及び副ＰＲＡＳが存在する。

主ＰＲＡＳ−＼の転送に対しては、転送される各ビット
は３２ビツトのデータを表わす。

かくして、主ＰＲＡＳ−＼の４ビツトの転送においては
、実際には１２８ビツトのデータが転送される。

副ＰＲＡＳに対しては、転送される各ビットは１ビツト
しか表わさない。

主ＰＲＡＳ及び副ＰＲＡＳの選択は、制御論理１４０に
よって行なわれる。

副ＰＲＡＳへの転送の場合、開始Ｘアドレスに対応する
ビット位置に１を有する４ビツト・ワードを与えるため
、Ｘｌの最下位の２ビツトがＸ長制御装置１４２を介し
て解読される。

△Ｘ１の値は、書込まれるべき１の数を決定する。

副ＰＲＡＳへの最初の書込みにおいては、どれ程多くの
ビットが書込まれようとしているかを決定するため、Δ
ＸｌはＸｌの最下位の２ビツトと比較される。

この数は、書込まれるビットの数を調べるために、△Ｘ
１から減算される。

然る後、ＰＲＡＳ４４に対して４ビツト・ワード（すべ
て１）の書込みが行なわれ、モして△Ｘ１の上位８ビツ
トは、０が検出されるまで逆歩進される。

次いで、なお書込まれようとしている１”の数を発生す
るため、△Ｘの最下位の２ビツトが解読される。

然る後、これらのビットのみが１にセットされた別の４
ビツトがＰＲＡＳ４４に書込まれ、かくしてベクトル発
生が完了する。

角度の小さなベクトルに対しては、主ＰＲＡＳへの転送
を行なうことによって、副ＰＲＡＳへの４ビツトの転送
の回数を減らすのが望ましい。

ベクトル発生中においては、３２ビツトのＸアドレスの
境界に達すると、△Ｘの上位５ビツトが検査される。

もしＯでなければ、これらの５ビツトのうちの最も下位
の２ビツトがＸシフト制御装置１４６へ送られ、Ｘの対
応するビットがＸ長制御装置１４２へ送られる。

動作は副ＰＲＡＳ転送動作と並行して行なわれる。

Ｘの上位５ビツトにおいてＯが検出されると、ベクトル
を完成させるために、制御論理１４０は転送モードを副
ＰＲＡＳ・＼の転送に切替える。

レジスタ１２３ヘロードされたＨＬビットが”ｌ”の時
、発生されるべきベクトルがダッシュ線（水平線）の時
には、このＨＬビット及びレジスタ１２２ヘロードされ
た△Ｙの値Ｏに応答して、ダッシュ制御装置１３８が動
作する。

この場合のベクトル発生器の動作は、上述の水平セグメ
ントの発生と大体同じであるが、水平のベクトルは１本
のＹ線にのみ生じるものであるから、次のＹ線上におけ
る被表示要素を発生させるために修正されたデータを中
間バッファへ書戻すことは不要である。

第７図に示されるように、ＰＲＡＳ４４は基本的には、
Ａ−Ｂ配置で動作する２個の単一線バッファ（メモリ）
１５０及び１５２より成っている。

一方ノバッファが読取られて表示されている時には、他
方のバッファには次の線のためのデータがロードされて
いる。

データは４ビツト・ワードの形で、ベクトル発生器４２
から線１８５を介して及び記号発生器４０から線１８２
を介してＰＲＡＳ４４ヘロードされる。

ＰＲＡＳ４４のメモリ１５０及び１５２は、１だけが書
込まれるように制御される。

これにより、データの累算が可能になる。かくして、デ
ータの交点の数がいくらであっても、これらは所与の一
点において生じ得るので、ベクトル又は記号の交差に関
する制限は全くない。

前にも説明したように、実際には２個のＰＲＡＳ即ち、
各ビットがラスタ線上における３２ビツトの連糸を表わ
す２０ビツト長の主ＰＲＡＳと、ラスタラスタ線の点か
ら点への像を表わす副ＰＲＡＳとがある。

主ＰＲＡＳはベクトル発生のためにのみ使用される。

次に、ＰＲＡＳ４４のリフレッシュ・サイクル動作につ
いて説明する。

このリフレッシュ・サイクルは読取リサイクル及びそれ
に続く書込みサイクルから成る。

次の線に対するデータがロードされ得るように、線バッ
ファ１５０及び１５２をすべてがＯの状態へ戻すため、
消去動作が行なわれる。

バッファ選択フリップ・フロップ１５４は、線バッファ
１５０及び１５２の何れがリフレッシュされるべきかを
選択する。

次いで、読取りアドレス・カウンタ１６４の内容を正し
い線バッファ１５０又は１５２ヘゲートするために、ア
ドレス・マルチプレクサ１６０及び１６２が付勢される
。

データ線は０を書込むようにセットされ、そして入力デ
ータ・マルチプレクサ１５６及び１５８は書込み付勢パ
ルスを与えるようにセットされる。

また、正しいバッファ１５０又は１５２からの読取りを
行なうために、出力マルチプレクサ１６６もセットされ
る。

第２０図はリフレッシュ・サイクルのタイミングを示し
たものである。

データは読取制御装置１７２の制御のもとに、並列−直
列（Ｐ／Ｓ ）変換器１６８へ読込まれ、次いで書込み
付勢パルスが発生される。

データ線は０に保持され、これによりすべてのビットが
リセットされる。

Ｐ／Ｓ変換器１６８の出力は、ベクトル及び記号ビデオ
を含んだ直列ディジタル・ビデオ・ストリームである。

主ＰＲＡＳ及び副ＰＲＡＳの出力は互いにオアされ、か
くして主ＰＲＡＳからの１が３２個の１”の直列ストリ
ームを発生する。

なお、第２０図の斜線の部分は、レジスタの伝播遅延の
相異及びメモリのアクセス時間の変化（アドレスに応じ
て異なる）に起因する不確定な状態を示している。

リフレツ？ユ状態にない線バッファ１５０又は１５２は
ヨード・サイクルのもとで動作する。

この動作状態にある時は１次のラスタ線上に表示される
べきデータが書込まれる。

入力データ・マルチプレクサ１５６及び１５８並びにア
ドレス・マルチプレクサ１６０及び１６２は、ベクトル
発生器４２及び記号発生器４０の何れか一方からのデー
タを選択するようにセットされる。

書込まれるべきデータは入力データ・マルチプレクサ１
７１を介して入力レジスタ１７０ヘストロープされ、且
つ書込まれるべきアドレスは入力アドレス・マルチプレ
クサ１４３を介して書込みアドレス・カウンタ１４４ヘ
ストロープされる。

”１”だけが書込まれようとしているのであるから、線
バッファへのデータ入力は１”にセットされる。

データ・マルチプレクサ１５６及び１５８は、線バッフ
ァの書込み付勢入力をセットするのに用いられるデータ
・レジスタの出力を選択する。

このようにして、データ・レジスタにおいて１”に対応
する記憶位置のみが、書込制御装置１７４の制御のもと
に書込み付勢信号を受取る。

データ・ワードにおける０は、以前に書込まれた１”を
消去しない。

動作が完了するまで入力レジスタ１７０へのロード動作
が続けられ且つ書込みカウンタ１４４は歩進される。

記号データ及びベクトル・データは常に左から右へロー
ドされるので、書込みアドレス・カウンタ１４４は歩進
のみを行なうものでよく、逆歩進は必要としない。

このような書込みサイクルのタイミング関係が第２０図
の下側の部分に示されている。

制御装置８から操作卓１６へのビデオ出力は。

３本のケーブルを介して供給される。

これらのケーブルはＴＶモニタ１０に対して赤、縁及び
青の原色信号を供給する。

色彩モニタが適切に同期され得るように、これらの１つ
には同期化情報も含まれる。

ビデオ波形はＥＬＡスタンダニドＲ８−１７０の仕様に
適合し得る。

これは３０Ｈｚのリフレッシュ、２対１の飛越しラスタ
を与える。

３．５８ＭＥ（ｚの色彩バーストは使用されない。

その理由は、色彩信号は赤、青及び縁のビデオ信号を表
わす３本の別々の線を介してモニタへ送られるものであ
り、符号化された色彩信号を用いる場合のように、合成
された形で単一の線を介して送られるものではないから
である。

別々の色彩信号の使用は、符号化された色彩信号を用い
る場合よりも帯域幅の広い色彩（７ＭＥ（ｚ まで）を
与える。

第２１ａ図は同期発生器の詳細を示したものであり、第
２１ｂ図はその結果上じるラスタを示したものである。

第２１ｂ図には、目に見えない空白領域を含んだラスタ
全体が示されている。

水平方向の数はラスク線当りのビット数を表わし、垂直
方向の数はラスタ線の数を表わす。

ラスタ線に対する基本クロック信号を発生するために、
１１．９７ ＭＨｚの基本発振器１７２が使用される。

このビット率は３８０カウンタ１７４によって割算され
、これから解読装置１７６によってブランキング信号、
同期信号、等化信号及び垂直同期信号が解読される。

これらはすべて線率の２倍（３１５００）である。

５２５で割算されるカウンタ１７８及び２で割算される
カウンタ１８０の出力は解読装置３０２で解読され、そ
して水平同期信号及びブランキング出力信号を供給する
ために、偶数表示フィールドに対しては偶数の信号を選
択し、また奇数表示フィールドに対しては奇数の信号を
選択するのに用いられる。

解読装置３０２はまた、適切な時間に等化パルス及ヒ垂
直同期パルスを選択して合成波形を発生するように動作
される。

以上の説明から明らかなように、本発明に従うビデオ発
生回路は、ラスタ・フィールドが発生される時に順次に
修正される表示データを符号化された形で循環式に記憶
させることにより、従来のものよりも更に効率良く表示
のためにアクセスされ得るように、図形表示データ及び
英数字表示データを記憶することができる。

ＰＲＡＳ４４は、ビデオ出力データの２本のラスタ線を
記憶するものとして説明されたが、より多くのラスタ線
を記憶するＰＲＡＳを使用し得るように、システムを修
正することは可能である。

また、リフレッシュ・バッファにおいてデータが分類さ
れ得るラスタ線の数を変更することもできる。

本発明に従うビデオ発生回路は、動的ＤＴＶシステムに
使用されるものとして説明されてきたが、これは“オン
・ザ・フライ”リフレッシュ技術を使用する他の表示シ
ステムへの本発明の応用を何ら妨げるものではない。

【図面の簡単な説明】

第１図は本発明に従うビデオ発生回路の簡単なブロック
図、第２図はリフレッシュ・バッファ２Ｂへ入力される
データ・ワードのフォーマットを示す図、第３図はリフ
レッシュ・バッファ２８の詳細なブロック図、第４図は
中間バッファ３８の詳細なブロック図、第５図は記号発
生器４０の詳細なブロック図、第６図はベクトル発生器
４２の詳細なブロック図、第７図はＰＲＡＳ４４の詳細
なブロック図、第８図は動的ＤＴＶシステムのブロック
図、第９図は図形表示制御装置８の詳細なブロック図、
第１０図は表示アダプタ・インターフェースの配線を示
す図、第１１図は最初のロード動作のためのリフレッシ
ュ・バッファにオケる連繋されたリストを示す図、第１
２図は２回目のロード動作のためのリフレッシュ・バッ
ファにおける連繋されたリストを示す図、第１３図はリ
フレッシュ・バッファと中間バッファとのインターフェ
ースを示す図、第１４図は中間バッファのためのアドレ
ス指定論理のブロック図、第１５図は中間バッファのた
めのタイミングを示す図、第１６図は事前ロード・アド
レス指定論理９４の詳細なブロック図、第１７図は順次
的な記号のためのタイミングを示す図、第１８図はベク
トル発生器４２の簡単なブロック図、第１９図はベクト
ル発生器４２の動作の一例を示す図、第２０図はＰＲＡ
Ｓ４４におけるリフレッシュ・サイクルのためのタイミ
ングの例を示す図、第２１ａ図は同期発生器のブロック
図、第２１ｂ図は結果として生ずるラスタを示す図であ
る。 ２・・・・・・切替装置、４・・・・・・プログラム可
能な制御装置、６・・・・・・ビデオ発生器、８・・・
・・・図形表示制御装置、１０・・・・・・色彩図形表
示装置、１２・・・・・・プログラム機能キーボード、
１４・・・・・・トラックボール。 １６・・・・・・統合表示操作卓、１Ｂ・・・・・・英
数字表示装置、２０・・・・・・英数字キーボード、２
２・・・・・・ライト・ペン、２４・・・・・・図形パ
ッチ・パネル、２６・・・・・・英数字パッチ・パネル
、２７・・・・・・英数字表示装置。 ２８・・・・・°リッツシュ・バッファ、３０・・・・
・・表示アダプ久３２・・・・・・手動入力アダプタ、
３４・・・・・・保守パネル、３６・・・・・・電力シ
ステム、３８・・・・・・中間バッファ、４０・・・・
・・記号発生器、４２・・・・・・ベクトル発生器、４
４・・・・・・部分ラスタ・アセンブリ記憶装置（ＰＲ
ＡＳ）、４６・・・・・・ビデオ出力駆動装置、４Ｂ・
・・・・・モノリシック・メモリ、５０・・・・・・１
１０母線、５２・・・・・・ローカル・チラネル・アダ
プタ、５４・・・・・・ディスク・ファイル。

Claims (1)

1. 【特許請求の範囲】 １ 上位処理装置から不規則に受取られた図形パターン
   を表わすデータ信号を順次的なビデオ信号へ変換するた
   めのビデオ発生回路にして、上記データ信号を受取って
   、ラスタ線毎に当該ラスタ線を開始ラスタ線とするデー
   タ信号を順序付けて記憶するリフレッシュ・バッファと
   、上記パターンの表示前に各表示フィールド毎に上記順
   序付けられたデータ信号を記憶して、該データ信号を線
   走査と同期して出力するために上記リフレッシュ・バッ
   ファの出力に接続された第１人力を有する中間バッファ
   と、 該中間バッファの出力に接続され、該中間バッファから
   の上記順序付けられたデータ信号を解読して、上記パタ
   ーンのうち走査されるべきラスタ線上にある成分を第１
   出力線へ発生する図形パターン発生器と、 該図形パターン発生器の上記第１出力線に接続され、上
   記パターンのうち走査されるべきラスタ線上にある成分
   を記憶するための部分ラスタ・アセンブリ記憶装置とよ
   り成り、 上記図形パターン発生器は次に走査されるべきラスタ線
   上における上記パターンの成分の水平座標を識別するた
   めに上記解読されたデータ信号を修正して、該修正され
   たデータ信号を上記中間バッファへ再書込みするために
   第２出力線を介して上記中間バッファの第２人力線へ供
   給し、上記パターンのどの成分も上記表示フィールドに
   おいて走査されるべき後続のラスタ線上にない時には上
   記第２出力線へ修正されたデータ信号を供給しないこと
   を特徴とするビデオ発生回路。