JPS5846621A - ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 - Google Patents
ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法Info
- Publication number
- JPS5846621A JPS5846621A JP56144693A JP14469381A JPS5846621A JP S5846621 A JPS5846621 A JP S5846621A JP 56144693 A JP56144693 A JP 56144693A JP 14469381 A JP14469381 A JP 14469381A JP S5846621 A JPS5846621 A JP S5846621A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- temperature
- lamps
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3242—Structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/382—Scanning of a beam
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はウェハー上のアモルファスシリコンもしくは多
結晶シリコンをエピタキシアル成長させる方法に関する
。
結晶シリコンをエピタキシアル成長させる方法に関する
。
上記方法については、既にいくつかの文献に紹介されて
いるとζろであるが、従来量も一般的な方法は、厚さ４
０００にのアモルフスシリコン（以下α−８４）の層を
、例えば６００℃の電気炉で約８０分間加熱する電気炉
法であるが、比較的長い時間の加熱なので、生産性の点
で実用的でない。ま企、温度を上げることによシ結晶成
畏速ｆは上昇するが、シリコンのウェハーＫ「反り」が
発生したシ、汚染されたり、したがって生産の歩留が悪
い等の欠点があり、最近ではレーザビームで短時間照射
する方法が研究されている。しかしながらこのレーザビ
ームによる方法の場合は、小さなビムスポットでα−３
（の層を走査する関係で、走査線と走査線との間に生ず
る境界区域に成長ムラが生じた沙、走査線の間隔を小さ
くすれば時間がか＼るう先に過剰加熱部分が生じたりす
る欠点が指摘されているうそのため、最も新しいＩＣ回
路方式と言われる「三次元積層型ＩＣ回路」の生産には
使用できないとされている。
いるとζろであるが、従来量も一般的な方法は、厚さ４
０００にのアモルフスシリコン（以下α−８４）の層を
、例えば６００℃の電気炉で約８０分間加熱する電気炉
法であるが、比較的長い時間の加熱なので、生産性の点
で実用的でない。ま企、温度を上げることによシ結晶成
畏速ｆは上昇するが、シリコンのウェハーＫ「反り」が
発生したシ、汚染されたり、したがって生産の歩留が悪
い等の欠点があり、最近ではレーザビームで短時間照射
する方法が研究されている。しかしながらこのレーザビ
ームによる方法の場合は、小さなビムスポットでα−３
（の層を走査する関係で、走査線と走査線との間に生ず
る境界区域に成長ムラが生じた沙、走査線の間隔を小さ
くすれば時間がか＼るう先に過剰加熱部分が生じたりす
る欠点が指摘されているうそのため、最も新しいＩＣ回
路方式と言われる「三次元積層型ＩＣ回路」の生産には
使用できないとされている。
本発明の目的はウェハー上のアモルファスシリコンもし
くは多結晶シリコンをエピタキシアル成長させる方法に
おいて、比較的短時間で、しかもウェハーを損傷させる
ことなくα−８４の全域を成長ムラなく実行する新規外
方法を提供するととＫあり、その特徴とするところは、 （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシアル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、かつ骸通路を挾む位
置の２つの平面内に配置し、 （ロ）シリコンの表面が１１００℃〜１４００℃の温度
に加熱されるよう、両方の平面内の管状ランプを少なく
とも４秒間以上点灯し、 （うシリコンの表面に面する方の平面内の管状ランプの
少なくとも１本を過入力点灯して、シリコンの表面の一
部を局部的に１４１０℃〜１４８０℃に昇温せしめ、 に）その後、過入力点灯されるべき管状ランプを隣接す
る順に切り替えてエピタキシアル成長されるべき全域を
１４１０℃〜１４８０℃に昇温させる、 工程を含むことにある。
くは多結晶シリコンをエピタキシアル成長させる方法に
おいて、比較的短時間で、しかもウェハーを損傷させる
ことなくα−８４の全域を成長ムラなく実行する新規外
方法を提供するととＫあり、その特徴とするところは、 （イ）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシアル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、かつ骸通路を挾む位
置の２つの平面内に配置し、 （ロ）シリコンの表面が１１００℃〜１４００℃の温度
に加熱されるよう、両方の平面内の管状ランプを少なく
とも４秒間以上点灯し、 （うシリコンの表面に面する方の平面内の管状ランプの
少なくとも１本を過入力点灯して、シリコンの表面の一
部を局部的に１４１０℃〜１４８０℃に昇温せしめ、 に）その後、過入力点灯されるべき管状ランプを隣接す
る順に切り替えてエピタキシアル成長されるべき全域を
１４１０℃〜１４８０℃に昇温させる、 工程を含むことにある。
以下、実施例を参照しながら本発明を説明する。
第１図は、本発明に使用する管状ランプの一例の説明図
であって、具体的には定格消費電力１訓のハロゲン白熱
電球である。図において、１はバルブ、２はシール部、
３は、シール部に埋設された金属箔、４及び５は、前記
箔から導出される外導線及び内導線であり、内導線５．
５間には、管−軸に沿って長さ約１６５１のフィラメン
ト６が張架されている。７け、フィラメントロを管軸に
支えるためのアンカーであり、パ〜し内には稀ガスと共
に徽量のハロゲンを含み、上記電球は小型長寿命の特性
を有するものとして知られている。
であって、具体的には定格消費電力１訓のハロゲン白熱
電球である。図において、１はバルブ、２はシール部、
３は、シール部に埋設された金属箔、４及び５は、前記
箔から導出される外導線及び内導線であり、内導線５．
５間には、管−軸に沿って長さ約１６５１のフィラメン
ト６が張架されている。７け、フィラメントロを管軸に
支えるためのアンカーであり、パ〜し内には稀ガスと共
に徽量のハロゲンを含み、上記電球は小型長寿命の特性
を有するものとして知られている。
第２図は、上記管状ランプ１００の複数を、管軸を平行
にして、エピタキシアル成長させるべきα−８（の層を
具えたウェハー８の蓮路上に対して平行な、かつ該通路
を挾む位置の２つの平面Ｓ１．８、内に配置し、上方及
び下方をミラー９で覆りた１、本発明方法を実施するた
めの加熱炉の一例の要部の説明図である。図において千
両Ｓ、とＳ、の間隔は６ａａである。
にして、エピタキシアル成長させるべきα−８（の層を
具えたウェハー８の蓮路上に対して平行な、かつ該通路
を挾む位置の２つの平面Ｓ１．８、内に配置し、上方及
び下方をミラー９で覆りた１、本発明方法を実施するた
めの加熱炉の一例の要部の説明図である。図において千
両Ｓ、とＳ、の間隔は６ａａである。
第３図は、エピタキシアル成長させるべきα−８（の層
を具えたウェハー８の一例の説明図であって、具体的に
は、ウェハーは単結晶シリコン（以下５−ｓｔ）、ｌＯ
は、例えば８（０，や８（、Ｎ、の如き絶縁層、１１は
α−８４の層であり、厚みは夫々約０５曽約０．２ｊ＋
ｍ、約１畔で、ウェハー８の直径は約１０−である。と
＼で、絶縁層１０には、第４図に拡大図飛した如く、重
数μ一種度の溝１２が、約５０〜５００ｇ＋＋ｓの間隔
で設けられてシリ、α−８（層１１とウェハー８とは溝
１２を介して接触している。したがって、α−８（の層
をエピタキシアル成長させた場合、５−８（の層が、絶
縁層１０を介して「積層」された亀のとなる。三次元積
層ＩＩＸＣ回路の製造に際しては適宜絶′縁層内にスル
ーホールを設は上下の５−Ｓｔ層を電気的に接続して、
三次元積層１１１１Ｃ回路の製作が可能となる。
を具えたウェハー８の一例の説明図であって、具体的に
は、ウェハーは単結晶シリコン（以下５−ｓｔ）、ｌＯ
は、例えば８（０，や８（、Ｎ、の如き絶縁層、１１は
α−８４の層であり、厚みは夫々約０５曽約０．２ｊ＋
ｍ、約１畔で、ウェハー８の直径は約１０−である。と
＼で、絶縁層１０には、第４図に拡大図飛した如く、重
数μ一種度の溝１２が、約５０〜５００ｇ＋＋ｓの間隔
で設けられてシリ、α−８（層１１とウェハー８とは溝
１２を介して接触している。したがって、α−８（の層
をエピタキシアル成長させた場合、５−８（の層が、絶
縁層１０を介して「積層」された亀のとなる。三次元積
層ＩＩＸＣ回路の製造に際しては適宜絶′縁層内にスル
ーホールを設は上下の５−Ｓｔ層を電気的に接続して、
三次元積層１１１１Ｃ回路の製作が可能となる。
さて、ウェハー８を加熱炉に挿入し、両方の平面内のラ
ンプ１００を点灯せしめると、ウェハー及びα−Ｓンの
層は３〜５秒程度で１１００℃〜１４００℃に略均−に
昇温するので、しばらくその温度で保持せしめ、後、他
方の千＠Ｓ、内の、ウェハーの一番端部のラシプ１００
６のみ過入力点灯し、順次隣接する右側のランプ（第２
図参照）を切替選択して過入力点灯すると、α−８１の
層は、所定時間の間だけ、右側から部分的に少しず＼１
４１０℃〜１４８０℃の温度になる。頂度、ゾーンメル
ティングやゾーンリファイニング操作のように部分部分
処理して行くものであって、１４１元〜１４８０℃に保
たれる所定時間は、ランプの消費電力、ランプ間の相互
距離、ランプとウェハーとの離間距離、切替選択速度に
よって種々の値が選べるが、上記ゾーンが少なくも０．
１ａｗ／秒以上で移動するよう順次切替選択する。この
選択速度は、実際には加熱炉が設計されれば実験的に決
めることができる。この場合、炉内雰囲気はアルゴンが
良く、成長の始点となる結晶核は、溝を介して接触して
いる５−８ｔがその役割を果している。
ンプ１００を点灯せしめると、ウェハー及びα−Ｓンの
層は３〜５秒程度で１１００℃〜１４００℃に略均−に
昇温するので、しばらくその温度で保持せしめ、後、他
方の千＠Ｓ、内の、ウェハーの一番端部のラシプ１００
６のみ過入力点灯し、順次隣接する右側のランプ（第２
図参照）を切替選択して過入力点灯すると、α−８１の
層は、所定時間の間だけ、右側から部分的に少しず＼１
４１０℃〜１４８０℃の温度になる。頂度、ゾーンメル
ティングやゾーンリファイニング操作のように部分部分
処理して行くものであって、１４１元〜１４８０℃に保
たれる所定時間は、ランプの消費電力、ランプ間の相互
距離、ランプとウェハーとの離間距離、切替選択速度に
よって種々の値が選べるが、上記ゾーンが少なくも０．
１ａｗ／秒以上で移動するよう順次切替選択する。この
選択速度は、実際には加熱炉が設計されれば実験的に決
めることができる。この場合、炉内雰囲気はアルゴンが
良く、成長の始点となる結晶核は、溝を介して接触して
いる５−８ｔがその役割を果している。
上記エピタキシアル成長は、シリコンの融点近傍で行う
のが良く、全域同時に、長時間、１４１０℃〜１４８０
℃に昇温すると、ウェハーが熔融したり、「反り」など
が生ずる欠点があるが、ゾーンリファイニングのような
方法で進行さ６．せると、ウェハーを損傷させず、「反
り」なども生ずると七なくα−８（の層の全域のエピタ
キシアル成長が完成し、しかも成長ムラもない。温度制
御の方は、ランプの消費電力、ランプ間の相互距離、ラ
ンプとウェハーの離間距峻郷で１１００℃〜１４８０℃
の範囲で比較的自由に選択でき、上記、１１００℃〜１
４００℃に一時的に保持したのは、全域を同時に、室温
から直接成長ａｍに昇温させるよりも昇温ムラによる成
長ムラ、ウニノ・−の変形が少ないものが得られるから
であシ、一種の「サーマルアシスト法」である。
のが良く、全域同時に、長時間、１４１０℃〜１４８０
℃に昇温すると、ウェハーが熔融したり、「反り」など
が生ずる欠点があるが、ゾーンリファイニングのような
方法で進行さ６．せると、ウェハーを損傷させず、「反
り」なども生ずると七なくα−８（の層の全域のエピタ
キシアル成長が完成し、しかも成長ムラもない。温度制
御の方は、ランプの消費電力、ランプ間の相互距離、ラ
ンプとウェハーの離間距峻郷で１１００℃〜１４８０℃
の範囲で比較的自由に選択でき、上記、１１００℃〜１
４００℃に一時的に保持したのは、全域を同時に、室温
から直接成長ａｍに昇温させるよりも昇温ムラによる成
長ムラ、ウニノ・−の変形が少ないものが得られるから
であシ、一種の「サーマルアシスト法」である。
前記の一時的保持時間は、少なくとも４秒以上あれは喪
い。そして、ゾーンの移動速度は、成長温度として、融
点近傍の１４１０℃〜１４８０℃を選ぶ関係で、０．１
ａｌ／秒以上の速度になるように過入力ランプ１００Ｓ
を隣接する順に切り替え選択するのが喪く、それよシ違
いと過剰加熱部分が生じたり、ウェハーを損傷するので
好ましくない。また、熔融表面が表面張力によシ盛りあ
がり、それがその壕＼冷却し、表面に凹凸が生ずる欠点
も現われてくる。たソし、あｔ９早いと、成長が不十分
な区埴が生ずることがあり、移動速度の上限は８信／秒
にした方が良い。
い。そして、ゾーンの移動速度は、成長温度として、融
点近傍の１４１０℃〜１４８０℃を選ぶ関係で、０．１
ａｌ／秒以上の速度になるように過入力ランプ１００Ｓ
を隣接する順に切り替え選択するのが喪く、それよシ違
いと過剰加熱部分が生じたり、ウェハーを損傷するので
好ましくない。また、熔融表面が表面張力によシ盛りあ
がり、それがその壕＼冷却し、表面に凹凸が生ずる欠点
も現われてくる。たソし、あｔ９早いと、成長が不十分
な区埴が生ずることがあり、移動速度の上限は８信／秒
にした方が良い。
ところで、本発明の方法においては、加熱源として、点
灯・消灯、定格点灯・過入力点灯いづれの切り替え作業
に応じて殆んど瞬時に全放射光が追随して変化する管状
ランプを利用するものであるから、温間の制御が容易に
実行できること、ランプであるので加熱源が劣化しても
交換や保守も容易、ウェハーの汚染もなく、「反り」郷
の変形防止にも極めて有利である。前記実施例では、）
・ロゲン白熱電球を示したが、キセノンロングアークラ
ンプの如き放電灯を利用しても、同じ利点を有する。
灯・消灯、定格点灯・過入力点灯いづれの切り替え作業
に応じて殆んど瞬時に全放射光が追随して変化する管状
ランプを利用するものであるから、温間の制御が容易に
実行できること、ランプであるので加熱源が劣化しても
交換や保守も容易、ウェハーの汚染もなく、「反り」郷
の変形防止にも極めて有利である。前記実施例では、）
・ロゲン白熱電球を示したが、キセノンロングアークラ
ンプの如き放電灯を利用しても、同じ利点を有する。
本発明は以上の説明からも理解できるように、ウェハー
上のアモルファスシリコン４Ｌ＜は多Ｍ晶シリコンをエ
ピタキシアル成長させる方法ニオいて、 （−（）複数の管状ランプを管軸を平行もしくはほぼ平
行にして、エピタキシアル成長させるべきシリ゛コンの
通路に対して平行もしくはほぼ平行な、かつ該通路を挾
む位置の２つの平面内に配着し、 （ロ）シリコンの表面が１１００℃〜１４００℃の温度
に加熱きれるよう、両方の平面内の管状ランプを少なく
とも４秒間以上点灯し、 ｔ＋シリコンの表面に面する方の平面内の管状ランプの
少々〈と４１本を過入力点灯して、シリコンの表面の一
部を局部的に１４１０℃〜１４８０℃に昇温せしめ、 に）その後、過入力点灯されるべき管状ランプを隣接す
る順に切り替えてエピタキシアル成長されるべき全域を
１４１０℃〜１４８０℃に昇温させる、 ことによって、比較的短時間で、しかもウニノ・−上の
α−８４の全域を、成長ムラなく、シかもウェハーを損
傷させることなくエピタキシアル成長させる亀のであり
、反９、汚染もない成長方法が提供できる。
上のアモルファスシリコン４Ｌ＜は多Ｍ晶シリコンをエ
ピタキシアル成長させる方法ニオいて、 （−（）複数の管状ランプを管軸を平行もしくはほぼ平
行にして、エピタキシアル成長させるべきシリ゛コンの
通路に対して平行もしくはほぼ平行な、かつ該通路を挾
む位置の２つの平面内に配着し、 （ロ）シリコンの表面が１１００℃〜１４００℃の温度
に加熱きれるよう、両方の平面内の管状ランプを少なく
とも４秒間以上点灯し、 ｔ＋シリコンの表面に面する方の平面内の管状ランプの
少々〈と４１本を過入力点灯して、シリコンの表面の一
部を局部的に１４１０℃〜１４８０℃に昇温せしめ、 に）その後、過入力点灯されるべき管状ランプを隣接す
る順に切り替えてエピタキシアル成長されるべき全域を
１４１０℃〜１４８０℃に昇温させる、 ことによって、比較的短時間で、しかもウニノ・−上の
α−８４の全域を、成長ムラなく、シかもウェハーを損
傷させることなくエピタキシアル成長させる亀のであり
、反９、汚染もない成長方法が提供できる。
第１図は、本発明に使用する管状ランプの一例の説明図
、第２図は、本発明を実行するための加熱炉の一例の！
部の説明図、第３図はウニノ・−の説明図、第４図は、
ウニノ・−の拡大説明図である。 図において、１００は管状ランプ、８はウニノ１−１９
はさラー、１０は絶縁層、１１はα−８（の層、１２は
溝を夫々示す。 特許出願人
、第２図は、本発明を実行するための加熱炉の一例の！
部の説明図、第３図はウニノ・−の説明図、第４図は、
ウニノ・−の拡大説明図である。 図において、１００は管状ランプ、８はウニノ１−１９
はさラー、１０は絶縁層、１１はα−８（の層、１２は
溝を夫々示す。 特許出願人
Claims (1)
- 【特許請求の範囲】 ウェハー上のアモルファスシリコン４Ｌ＜Ｈ多結晶Ｖ’
）コンをエピタキシアル成長させる方法において、 （（）複数の管状ランプを管軸を平行もしくはほぼ平行
にして、エピタキシアル成長させるべきシリコンの通路
に対して平行もしくはほぼ平行な、かつ該通路を挾む位
置の２つの平面内に配置し、 （ロ）シリコンの表面が１１００℃〜１４００℃の温度
に加熱されるよう、両方の平面内の管状ランプを少なく
とも４秒間以上点灯し、 （うシリコンの表面に面する方の平面内の管状ランプの
少なくとも１本を過入力点灯して、シリコンの表面の一
部を局部的に１４１０℃〜１４８０℃に昇温せしめ、 に）その後、過入力点灯されるべき管状ランプを隣接す
る順に切９替えてエピタキシアル成長されるべき全壊を
１４１０℃〜１４８０℃に昇温させる、 １糧を含むことをｓ像とする、ウェハー上のアモルファ
スシリコンもしくは多結晶シリコンをエピタキシアル成
長させる方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144693A JPS5943810B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144693A JPS5943810B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846621A true JPS5846621A (ja) | 1983-03-18 |
| JPS5943810B2 JPS5943810B2 (ja) | 1984-10-24 |
Family
ID=15368068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144693A Expired JPS5943810B2 (ja) | 1981-09-16 | 1981-09-16 | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943810B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220229002A1 (en) * | 2019-05-20 | 2022-07-21 | Mitsubishi Heavy Industries Machinery Systems, Ltd. | Tire electrical resistance measurement device and electrical resistance probe |
-
1981
- 1981-09-16 JP JP56144693A patent/JPS5943810B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5943810B2 (ja) | 1984-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61196515A (ja) | 帯域溶融型半導体製造装置 | |
| JPS5939711A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS58223320A (ja) | 不純物拡散方法 | |
| TW201009901A (en) | Filament lamp and light irradiation heat treatment device | |
| JPS5943809B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5846621A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS59211221A (ja) | イオン注入した半導体の熱処理方法 | |
| JPS5943808B2 (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| US4578144A (en) | Method for forming a single crystal silicon layer | |
| KR20190095096A (ko) | 열처리 방법 | |
| JPS5846623A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| KR100569118B1 (ko) | 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법 | |
| JPS5846620A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS58147024A (ja) | ラテラルエピタキシヤル成長法 | |
| JPS5846625A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5846622A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS5846624A (ja) | ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法 | |
| JPS59178718A (ja) | 半導体基体の処理装置 | |
| JPS6088423A (ja) | ウエハ−のエピタキシヤル成長法 | |
| CN110943153B (zh) | 一种改善led焊线电极可辨识度的处理方法 | |
| JP2022050070A (ja) | シリコンウェーハの製造方法 | |
| JP2003059855A (ja) | 光照射式加熱処理装置 | |
| KR20170103642A (ko) | 웨이퍼를 위한 열 처리 방법 | |
| KR20010051407A (ko) | 에피택셜층을 가진 반도체웨이퍼의 제조방법 | |
| JPH03114220A (ja) | 半導体装置の製造方法 |