JPS5846712A - 掃引信号発生器 - Google Patents
掃引信号発生器Info
- Publication number
- JPS5846712A JPS5846712A JP56144514A JP14451481A JPS5846712A JP S5846712 A JPS5846712 A JP S5846712A JP 56144514 A JP56144514 A JP 56144514A JP 14451481 A JP14451481 A JP 14451481A JP S5846712 A JPS5846712 A JP S5846712A
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- voltage
- amplifier
- circuit
- input gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Testing Relating To Insulation (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はオシロスコープ等に有用な掃引信号発生器に関
するものであり、掃引開始点における掃引信号の電圧値
を一定にすることを目的−とする。
するものであり、掃引開始点における掃引信号の電圧値
を一定にすることを目的−とする。
第１図は、従来のタイミングコンデンサとホールドオフ
コンデンサを共用するタイプの掃引信号発生器の回路図
である。図中１は入力ゲート回路で、コンデンサＣ１を
介して印加される入力信号ｅｌｉによりスイッチング用
のトランジスタＱ１をオン・オフさせる。４は定電流源
であり、定電流源４はトランジスタＱ１またはコンデン
サＣ２に電流ＮＯを供給する。２はインピーダンス変換
器で、出力端子５から見たコンデンサＣ２のインピーダ
ンスを低インピーダンスに変換し、掃引信号を次段に伝
達しやすくする。３は掃引信号のレベルが定められた値
に達すると動作するスイッチング回路よりなる入力ゲー
ト制御回路で、入力ゲート回路１を反転させ、入力信号
ｅ１ による入力ゲート回路１の動作を一時停止させる
。
コンデンサを共用するタイプの掃引信号発生器の回路図
である。図中１は入力ゲート回路で、コンデンサＣ１を
介して印加される入力信号ｅｌｉによりスイッチング用
のトランジスタＱ１をオン・オフさせる。４は定電流源
であり、定電流源４はトランジスタＱ１またはコンデン
サＣ２に電流ＮＯを供給する。２はインピーダンス変換
器で、出力端子５から見たコンデンサＣ２のインピーダ
ンスを低インピーダンスに変換し、掃引信号を次段に伝
達しやすくする。３は掃引信号のレベルが定められた値
に達すると動作するスイッチング回路よりなる入力ゲー
ト制御回路で、入力ゲート回路１を反転させ、入力信号
ｅ１ による入力ゲート回路１の動作を一時停止させる
。
９はホールＦｔフ回路を構成するトランジスタであり、
掃引終了点においτ、コンデンサＣ２に蓄積されている
電荷が掃引開始点のレベルにまで放電される量大力信号
ｅｉ を遮断するように入力ゲート制御回！各３を制
御する。
掃引終了点においτ、コンデンサＣ２に蓄積されている
電荷が掃引開始点のレベルにまで放電される量大力信号
ｅｉ を遮断するように入力ゲート制御回！各３を制
御する。
次に、この動作を説明する。トランジスタＱ１ノコレク
タレベルが掃引開始点にあるとき、第２図ａに示すよう
に第１番目の入力トリガパルスが印加されると入力ゲー
ト回路１が反転し、コンデンサＣ２への充電がはじまり
掃引が開始される。
タレベルが掃引開始点にあるとき、第２図ａに示すよう
に第１番目の入力トリガパルスが印加されると入力ゲー
ト回路１が反転し、コンデンサＣ２への充電がはじまり
掃引が開始される。
ここで、掃引終了時においてはトランジスタＱ１が導通
状態になりコンデンサＣ２に充電された電荷を放電させ
る。このときトランジスタ中のベース−電位は、第２図
２に示すように負の方向に変化１抵抗Ｒ４を通してコン
デンサＣ２は放電を続けるため徐々に正方向に電圧がも
どる。トランジスタＱ２の反転動作時におけるトランジ
スタ９のベース電圧を、第２図Ｃに示すようにｖｌとす
ると、電圧ｖ１を毬えた時点より入力ゲート回路１はト
リガパルス待受状態に、なるが、トランジスタ中のベー
ス電位は抵抗Ｒ４で定まるベース電流に達するまで上昇
する。
状態になりコンデンサＣ２に充電された電荷を放電させ
る。このときトランジスタ中のベース−電位は、第２図
２に示すように負の方向に変化１抵抗Ｒ４を通してコン
デンサＣ２は放電を続けるため徐々に正方向に電圧がも
どる。トランジスタＱ２の反転動作時におけるトランジ
スタ９のベース電圧を、第２図Ｃに示すようにｖｌとす
ると、電圧ｖ１を毬えた時点より入力ゲート回路１はト
リガパルス待受状態に、なるが、トランジスタ中のベー
ス電位は抵抗Ｒ４で定まるベース電流に達するまで上昇
する。
ここでトランジスタＱ２Ωベース電位がｖ１トする時刻
Ｔ＋、Ｔ３について考えると、Ｔｔは入力ゲート回路１
が待受状態になった近傍で第１番目のトリガパルスが入
力ゲート回路、１に加わり掃引が開始される。このとき
トランジスタＱ１は非導通状態になり、定電流源４によ
る電流ＩｏがコンデンサＣ２に加わりトランジスタＱ２
のペース電流に重量される。
Ｔ＋、Ｔ３について考えると、Ｔｔは入力ゲート回路１
が待受状態になった近傍で第１番目のトリガパルスが入
力ゲート回路、１に加わり掃引が開始される。このとき
トランジスタＱ１は非導通状態になり、定電流源４によ
る電流ＩｏがコンデンサＣ２に加わりトランジスタＱ２
のペース電流に重量される。
しかしながらトランジスタφのペース電位ハｖ１ニ達し
たばかりでコンデンサ０２の放電は完全に行な゛われて
いない。このため掃引開始点における掃引信号のレベル
は第２図すで示すように電圧中０１の変動が起る。
たばかりでコンデンサ０２の放電は完全に行な゛われて
いない。このため掃引開始点における掃引信号のレベル
は第２図すで示すように電圧中０１の変動が起る。
時刻Ｔ’ｓにおいてはトリガパルスがコンデンサＣ２の
放電完了後に加わり掃引力５開始されるため、電流ＩＯ
によるトランジスタＱ２１７）ベース電圧変動量は微少
である。電圧中０２はその場合の変動値を示す。
放電完了後に加わり掃引力５開始されるため、電流ＩＯ
によるトランジスタＱ２１７）ベース電圧変動量は微少
である。電圧中０２はその場合の変動値を示す。
このようにホールド解除後に印加されるトリガパルスの
タイミングにより掃引開始点が変化するため、第３図に
示すよう１にブラウン管（ＣＲＴ ）。
タイミングにより掃引開始点が変化するため、第３図に
示すよう１にブラウン管（ＣＲＴ ）。
面上では２重の波形が１測される。
また抵抗Ｒ４の調整により第２図Ｃに示す電圧ｖ１をト
ランジスタ中の線形領域のペース電流に定めるとコンデ
ンサＣ２の放電に時間を要しブランキング期間が長くな
るばかりか温度に対し不安定になるという欠点があった
。
ランジスタ中の線形領域のペース電流に定めるとコンデ
ンサＣ２の放電に時間を要しブランキング期間が長くな
るばかりか温度に対し不安定になるという欠点があった
。
本発明はこのような欠点を除去するものであり、掃引開
始点における電圧値の変動を減少させ、′安定した掃引
信号を発生する掃引信号発生器を燐供するものである。
始点における電圧値の変動を減少させ、′安定した掃引
信号を発生する掃引信号発生器を燐供するものである。
以下本発明の一実施例である掃引信号発生器を第４図、
第６図を用いて説明する。第４図は本発明の一実施例で
ある掃引信号発生器の回路図、第６図は同各部入出力の
タイミングチャートである。
第６図を用いて説明する。第４図は本発明の一実施例で
ある掃引信号発生器の回路図、第６図は同各部入出力の
タイミングチャートである。
ここでＵｌはトランジスタまたは他の能動素子から成る
増幅器、他は第１図と同様に構成されているため、第１
図と同一の符号は同一のものを示すもので′説明を省略
する。Ｒｆ は帰還抵抗である。帰還抵抗Ｒｆ、可変抵
抗＆で決まる電流Ｉｆ、Ｉｆは電流ＩＯに対し十分大で
ある。第６図すは増幅器Ｕ１の出力電圧を示すもので、
同図中時刻Ｔ６は掃引終了点、時刻Ｔ７はホールドオフ
終了点である。電圧ｖ４は入力ゲート制御回路３を反転
させるのに必要な電圧値、電圧ｖ５はホールドオフ終了
点の電圧値、電圧ｖ６は掃引期間中の電圧値を示す。次
にこの動作を説明する。
増幅器、他は第１図と同様に構成されているため、第１
図と同一の符号は同一のものを示すもので′説明を省略
する。Ｒｆ は帰還抵抗である。帰還抵抗Ｒｆ、可変抵
抗＆で決まる電流Ｉｆ、Ｉｆは電流ＩＯに対し十分大で
ある。第６図すは増幅器Ｕ１の出力電圧を示すもので、
同図中時刻Ｔ６は掃引終了点、時刻Ｔ７はホールドオフ
終了点である。電圧ｖ４は入力ゲート制御回路３を反転
させるのに必要な電圧値、電圧ｖ５はホールドオフ終了
点の電圧値、電圧ｖ６は掃引期間中の電圧値を示す。次
にこの動作を説明する。
帰還抵抗Ｒｆ１可変抵抗＆を、時刻Ｔ７以後に増幅器Ｕ
１の出力電圧が電圧ｖ４を毬えない線形領域になるよう
設定する。このとき増幅器■１の入力インピーダンスは
仮想接地状態により微少の値を示もこれより入力ゲート
回路１に第１番目の入力トリガパルスが加わり掃引が開
始される。増幅器Ｕ１は、入力に電流Ｉｎが加わるため
、第６図１に示すように電圧中０３になる。出力電圧値
は電流Ｉｏにより−ＩｏＲｆだけ変化する。
１の出力電圧が電圧ｖ４を毬えない線形領域になるよう
設定する。このとき増幅器■１の入力インピーダンスは
仮想接地状態により微少の値を示もこれより入力ゲート
回路１に第１番目の入力トリガパルスが加わり掃引が開
始される。増幅器Ｕ１は、入力に電流Ｉｎが加わるため
、第６図１に示すように電圧中０３になる。出力電圧値
は電流Ｉｏにより−ＩｏＲｆだけ変化する。
掃引終了点においてはトランジスタＱ１が導通状態にな
りコンデンサ’ｃ２に充電された電荷が帰還抵抗Ｒ７１
可変抵抗−を通して放電される。ここで帰還抵抗Ｒ７，
可変抵抗＆はコンデンサＱの放電時定数Ｔｏ に対し次
式で定まる。
りコンデンサ’ｃ２に充電された電荷が帰還抵抗Ｒ７１
可変抵抗−を通して放電される。ここで帰還抵抗Ｒ７，
可変抵抗＆はコンデンサＱの放電時定数Ｔｏ に対し次
式で定まる。
このため、帰還抵抗Ｒハ可変抵抗勤によりコンデンサＣ
２の放電期間を最適値に設定することかで−きる。
２の放電期間を最適値に設定することかで−きる。
ホールドオフ終了時においては増幅器ｕ１の反転レベル
が第６図ａに示す電圧Ｖｓになる。これは増幅器Ｕ１の
動作点をホールドオフ終了後に線形動１作領域に設定し
ているためである。増幅器Ｕ１の反転時においてその出
力電圧がｖ４を越えると入力ゲート回路１は入カゲート
バルスを待受ける状態になる。このとき掃引が開始され
た場合、掃引信号電圧レベルは第６図ａに示すように電
圧中０４で示され電圧中０５との関係は次式のようにな
る。
が第６図ａに示す電圧Ｖｓになる。これは増幅器Ｕ１の
動作点をホールドオフ終了後に線形動１作領域に設定し
ているためである。増幅器Ｕ１の反転時においてその出
力電圧がｖ４を越えると入力ゲート回路１は入カゲート
バルスを待受ける状態になる。このとき掃引が開始され
た場合、掃引信号電圧レベルは第６図ａに示すように電
圧中０４で示され電圧中０５との関係は次式のようにな
る。
Ｖａ −Ｖｓ
Ａ（１）
（ム：増幅器Ｕ１の増幅度）
上記の（１）式において増幅器υ１の増幅度ムが十分大
きければ、６４ζ０３となりホールドオフ終了直後に掃
引が開始された場合の掃引信号電圧値と、増幅器■１の
反転動作が終了した後に掃引が開始された場合の掃引信
号電圧値が等しくなるため、第３図に示したように二重
トリガの現象が表われることはない。
きければ、６４ζ０３となりホールドオフ終了直後に掃
引が開始された場合の掃引信号電圧値と、増幅器■１の
反転動作が終了した後に掃引が開始された場合の掃引信
号電圧値が等しくなるため、第３図に示したように二重
トリガの現象が表われることはない。
また、このように構成することによりコンデン掃引速度
の変更に伴う電流Ｉｏの変化に対しても掃引開始点にお
ける掃引信号電圧値の変化を押えることができる。
の変更に伴う電流Ｉｏの変化に対しても掃引開始点にお
ける掃引信号電圧値の変化を押えることができる。
以上のように本発明によれば、掃引信号の掃引＼（
開始点における電圧値の変化を軽減でき、安定な掃引信
号を発生することができる。
号を発生することができる。
第１図は従来の掃引信号発生器の回路図、第２図は同器
の各部入出力波−４第３図は同器を備えたオシロスコー
プのブラウン管上の観測波形を示す波形図、第４図は本
発明の一実施例である掃引信号発生器の回路図、第６図
は同各部入出力波形のタイミングチャートである。 １・・・・・・入力ゲート回路、２・・・・・・インピ
ーダンス変換器、３・・・・・・入力ゲート制御回路、
４・・・・・・定電流源、６・・・・・・出力端子、Ｒ
１，Ｒ２，Ｒｓ、 Ｒ４，Ｒ５，ＲＡ。 Ｒ７・・・・・・抵抗、 Ｒａ・・・・・・可変抵抗、
Ｒ１・・・・・・帰還抵抗、０１．０２・・・・・・
コンデンサ、Ｑｌ・・・・・・スイッチング用のトラン
ジスタ、Ｑ２・・・・・・トランジスタ、ＣＲＩ、ＣＲ
２・・・・・・ダイオード、ｔｈ・・・・・・増幅器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
の各部入出力波−４第３図は同器を備えたオシロスコー
プのブラウン管上の観測波形を示す波形図、第４図は本
発明の一実施例である掃引信号発生器の回路図、第６図
は同各部入出力波形のタイミングチャートである。 １・・・・・・入力ゲート回路、２・・・・・・インピ
ーダンス変換器、３・・・・・・入力ゲート制御回路、
４・・・・・・定電流源、６・・・・・・出力端子、Ｒ
１，Ｒ２，Ｒｓ、 Ｒ４，Ｒ５，ＲＡ。 Ｒ７・・・・・・抵抗、 Ｒａ・・・・・・可変抵抗、
Ｒ１・・・・・・帰還抵抗、０１．０２・・・・・・
コンデンサ、Ｑｌ・・・・・・スイッチング用のトラン
ジスタ、Ｑ２・・・・・・トランジスタ、ＣＲＩ、ＣＲ
２・・・・・・ダイオード、ｔｈ・・・・・・増幅器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- トリガ信号が入力される入力ゲート回路と、前記入力ゲ
ート回路の出力によりオン・オレすネスイッチング回路
と、前記スイッチング回路に接続された定電流源と、前
記入力ゲート回路を制御する入力ゲート制御回−路と、
前記入力ゲート制御回路に接続され、前記入力ゲート制
御回路を制御すゐ帰還増幅器と、前記スイッチング回路
の出力側に一端が接続され、他端が前記帰還増幅器の入
力側に接読された積分用コンデンサとを備え、前記帰還
増幅器の入力端子に抵抗を介して負の電圧を印加してな
る掃引信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144514A JPS5846712A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144514A JPS5846712A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846712A true JPS5846712A (ja) | 1983-03-18 |
| JPH0130328B2 JPH0130328B2 (ja) | 1989-06-19 |
Family
ID=15364117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144514A Granted JPS5846712A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846712A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059162U (ja) * | 1983-09-30 | 1985-04-24 | 株式会社ケンウッド | オシロスコ−プ等における掃引回路 |
-
1981
- 1981-09-11 JP JP56144514A patent/JPS5846712A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059162U (ja) * | 1983-09-30 | 1985-04-24 | 株式会社ケンウッド | オシロスコ−プ等における掃引回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0130328B2 (ja) | 1989-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607238A (en) | Monolithic integrated RC-oscillator | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPH0233408Y2 (ja) | ||
| US6265854B1 (en) | DC/DC converter with battery low indicator | |
| US3970899A (en) | Integrated circuit linear time delay extender for static relays | |
| JPH0130328B2 (ja) | ||
| JPS587725Y2 (ja) | パルス遅延回路 | |
| JPS641797Y2 (ja) | ||
| US4538572A (en) | Electronically controlled ignition system for an internal combustion engine | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPS6022574Y2 (ja) | ソレノイド駆動回路 | |
| JP4592181B2 (ja) | 垂直ランプ波発生回路 | |
| JPH0526825Y2 (ja) | ||
| JPH09121142A (ja) | 発振回路 | |
| JP2748385B2 (ja) | 同期発振回路 | |
| US6734676B2 (en) | Method and timing circuit for generating a switching or control signal | |
| SU1416974A1 (ru) | Развертывающий преобразователь | |
| JPH0582775B2 (ja) | ||
| JPH0326673Y2 (ja) | ||
| JPS6131425B2 (ja) | ||
| JP3172479B2 (ja) | ステッピングモータ用パルス発生回路 | |
| SU741467A1 (ru) | Реле времени | |
| JPS5944806B2 (ja) | 発振回路 | |
| JPS5816274Y2 (ja) | キヨシジヨウハハツセイカイロ | |
| SU1441463A1 (ru) | Одновибратор |