JPS6131425B2 - - Google Patents
Info
- Publication number
- JPS6131425B2 JPS6131425B2 JP14451181A JP14451181A JPS6131425B2 JP S6131425 B2 JPS6131425 B2 JP S6131425B2 JP 14451181 A JP14451181 A JP 14451181A JP 14451181 A JP14451181 A JP 14451181A JP S6131425 B2 JPS6131425 B2 JP S6131425B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- base
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
- G01R13/22—Circuits therefor
- G01R13/24—Time-base deflection circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明はオシロスコープなどに有用な掃引信号
発生器に関するものであり、温度特性の改善を目
的とする。
発生器に関するものであり、温度特性の改善を目
的とする。
従来の掃引信号発生器を第１図を用いて説明す
る。
る。
第１図は従来の掃引信号発生器の回路図であ
る。
る。
図中５はシユミツト回路よりなる入力ゲート回
路、Q1，Q2は、入力ゲート回路５を構成するト
ランジスタ、R1〜R6，ＲT，R9は抵抗、C1，ＣT
はコンデンサ、１はスイツチ回路、２はスイツチ
回路１を介して入力ゲート回路５に接続されたイ
ンピーダンス変換器、３はホールドオフ回路、４
はシユミツト回路等で構成されるゲート制御回
路、６はバイアス設定回路、Q3はバイアス設定
回路６を構成するコレクタ接地型のトランジス
タ、R7，R8，R11，R12は抵抗、R10は半固定型の
ボリウム、８はトリガ信号の入力端子、９は出力
端子である。上記構成において、例えば、オシロ
スコープの観測信号に対応したトリガ信号ａが入
力端子８を介して入力ゲート回路５に入力される
と、入力ゲート回路５は掃引開始点及び終了点で
動作し、その動作によりスイツチ回路１は抵抗Ｒ
T，コンデンサＣTにより定まる時定数に関係する
掃引信号電圧Ｃを発生する。このようにして発生
した掃引信号電圧Ｃはインピーダンス変換器２に
送出され、インピーダンス変換器２でインピーダ
ンス変換された後、ホールドオフ回路３に抵抗
R7を介して供給される。ホールドオフ回路３
は、掃引終了点を検出すると共に、掃引信号電圧
Ｃが次の掃引開始レベルに達するまで、入力ゲー
ト回路５がトリガ信号に影響されないようにす
る。ホールドオフ回路３の出力はゲート制御回路
４と抵抗R12を介して、トランジスタQ3のエミツ
タに送出される。トランジスタQ3は、前記ホー
ルドオフ回路３のホールドオフ電圧に、抵抗R11
とボリウムR10の分割比により定まるベース電圧
条件により決まるトランジスタQ3のエミツタ電
圧を加えて、入力ゲート回路５に供給し、トラン
ジスタQ1のバイアスレベルを制御するようにな
つている。しかしながら上記回路構成では、入力
ゲート回路５の部品の特性のばらつき或いは、ト
ランジスタQ1〜Q3の温度特性により前記トラン
ジスタQ3の最適バイアス点が変動するため、ボ
リウムR10を再調整し、掃引発生器の動作が周囲
温度の変化により乱されないようにしなければな
らないという欠点があつた。本発明は、上記のよ
うな欠点を除去するとともに、周囲温度の変化に
対し安定な掃引発生器を提供しようとするもので
ある。
路、Q1，Q2は、入力ゲート回路５を構成するト
ランジスタ、R1〜R6，ＲT，R9は抵抗、C1，ＣT
はコンデンサ、１はスイツチ回路、２はスイツチ
回路１を介して入力ゲート回路５に接続されたイ
ンピーダンス変換器、３はホールドオフ回路、４
はシユミツト回路等で構成されるゲート制御回
路、６はバイアス設定回路、Q3はバイアス設定
回路６を構成するコレクタ接地型のトランジス
タ、R7，R8，R11，R12は抵抗、R10は半固定型の
ボリウム、８はトリガ信号の入力端子、９は出力
端子である。上記構成において、例えば、オシロ
スコープの観測信号に対応したトリガ信号ａが入
力端子８を介して入力ゲート回路５に入力される
と、入力ゲート回路５は掃引開始点及び終了点で
動作し、その動作によりスイツチ回路１は抵抗Ｒ
T，コンデンサＣTにより定まる時定数に関係する
掃引信号電圧Ｃを発生する。このようにして発生
した掃引信号電圧Ｃはインピーダンス変換器２に
送出され、インピーダンス変換器２でインピーダ
ンス変換された後、ホールドオフ回路３に抵抗
R7を介して供給される。ホールドオフ回路３
は、掃引終了点を検出すると共に、掃引信号電圧
Ｃが次の掃引開始レベルに達するまで、入力ゲー
ト回路５がトリガ信号に影響されないようにす
る。ホールドオフ回路３の出力はゲート制御回路
４と抵抗R12を介して、トランジスタQ3のエミツ
タに送出される。トランジスタQ3は、前記ホー
ルドオフ回路３のホールドオフ電圧に、抵抗R11
とボリウムR10の分割比により定まるベース電圧
条件により決まるトランジスタQ3のエミツタ電
圧を加えて、入力ゲート回路５に供給し、トラン
ジスタQ1のバイアスレベルを制御するようにな
つている。しかしながら上記回路構成では、入力
ゲート回路５の部品の特性のばらつき或いは、ト
ランジスタQ1〜Q3の温度特性により前記トラン
ジスタQ3の最適バイアス点が変動するため、ボ
リウムR10を再調整し、掃引発生器の動作が周囲
温度の変化により乱されないようにしなければな
らないという欠点があつた。本発明は、上記のよ
うな欠点を除去するとともに、周囲温度の変化に
対し安定な掃引発生器を提供しようとするもので
ある。
以下、本発明の一実施例を第２図、第３図を用
いて説明する。
いて説明する。
第２図は本発明の一実施例である掃引発振器の
要部を示す回路図、第３図は同器各部の入出力波
形を示す波形図である。第２図で第１図と同一の
ものは同一符号にて示す。ここに、Q4は、反転
レベル設定回路７を構成するトランジスタ、R′10
はボリウムR10に代える固定の抵抗である。第３
図のａ〜ｄは各部の入力波形を示す。
要部を示す回路図、第３図は同器各部の入出力波
形を示す波形図である。第２図で第１図と同一の
ものは同一符号にて示す。ここに、Q4は、反転
レベル設定回路７を構成するトランジスタ、R′10
はボリウムR10に代える固定の抵抗である。第３
図のａ〜ｄは各部の入力波形を示す。
ａはコンデンサC1に印加される入力信号出力
信号、ｃはスイツチング回路１の出力信号、ｄは
コンデンサC1の出力信号、ｂは第１図に示す従
来の掃引信号発生器のコンデンサC1の出力信号
である。
信号、ｃはスイツチング回路１の出力信号、ｄは
コンデンサC1の出力信号、ｂは第１図に示す従
来の掃引信号発生器のコンデンサC1の出力信号
である。
ここで、V1，V1は入力ゲート回路５の第１の
反転レベルを示し、V2は同第２の反転レベルを
示している。
反転レベルを示し、V2は同第２の反転レベルを
示している。
次にこの動作を説明する。トリガパルス待受期
間においては、トランジスタQ1，Q2はそれぞれ
導通、非導通である。このときトランジスタQ2
のベース電圧はトランジスタQ4のエミツタ電圧
でクランプされる。トランジスタQ4のベース電
圧は電源電圧ＶC，抵抗R10，R11で決まりクラン
プレベルは、このベース電圧からトランジスタ
Q4のベースエミツタ間電圧を引いた値になる。
一方ゲート制御回路４は導通状態になり、トラン
ジスタQ3のエミツタ電位がトランジスタQ4のエ
ミツタ電位とほぼ等しい値でクランプされる。従
つてトランジスタQ1のベース電位はトランジス
タQ2のベース電位より抵抗R9の両端に生ずる電
圧降下分だけ高くなり、前記トランジスタQ1，
Q2は前記と同様の状態を保つ。
間においては、トランジスタQ1，Q2はそれぞれ
導通、非導通である。このときトランジスタQ2
のベース電圧はトランジスタQ4のエミツタ電圧
でクランプされる。トランジスタQ4のベース電
圧は電源電圧ＶC，抵抗R10，R11で決まりクラン
プレベルは、このベース電圧からトランジスタ
Q4のベースエミツタ間電圧を引いた値になる。
一方ゲート制御回路４は導通状態になり、トラン
ジスタQ3のエミツタ電位がトランジスタQ4のエ
ミツタ電位とほぼ等しい値でクランプされる。従
つてトランジスタQ1のベース電位はトランジス
タQ2のベース電位より抵抗R9の両端に生ずる電
圧降下分だけ高くなり、前記トランジスタQ1，
Q2は前記と同様の状態を保つ。
このとき、第１の反転レベルV′1はトランジス
タQ2のベース電位に等しくバイアス電圧ｅg′は
抵抗R9の両端に生ずる電圧降下に等しい。
タQ2のベース電位に等しくバイアス電圧ｅg′は
抵抗R9の両端に生ずる電圧降下に等しい。
次に、トリガパルス待受期間においてトランジ
スタQ1のベースに印加されるトリガパルスによ
りトランジスタQ1のベース電位が、第３図に示
すように第１の反転レベルV1′以下になるとトラ
ンジスタQ1，Q2の状態が反転し、それぞれ非導
通、導通になる。これより第３図に示すように掃
引期間に入る。このときトランジスタQ2のベー
ス電圧はトランジスタQ1のベース電圧を越える
ためトランジスタQ4のベースエミツタ間は逆バ
イアスとなる。
スタQ1のベースに印加されるトリガパルスによ
りトランジスタQ1のベース電位が、第３図に示
すように第１の反転レベルV1′以下になるとトラ
ンジスタQ1，Q2の状態が反転し、それぞれ非導
通、導通になる。これより第３図に示すように掃
引期間に入る。このときトランジスタQ2のベー
ス電圧はトランジスタQ1のベース電圧を越える
ためトランジスタQ4のベースエミツタ間は逆バ
イアスとなる。
次にホールドオフ回路３に加てる、抵抗R7，
R8によつて分割された掃引信号が一定レベルに
達すると、前記ホールドオフ回路３はゲート制御
回路４を動作させる。これがホールド期間であ
り、コンデンサＣTに充電された電荷の放電が終
了するまでの期間である。このとき、ゲート制御
回路４は非導通状態になりトランジスタQ1のベ
ース電圧は第２の反転レベルV2を越えるため、
トランジスタQ1，Q2は反転し、それぞれ導通、
非導通となる。
R8によつて分割された掃引信号が一定レベルに
達すると、前記ホールドオフ回路３はゲート制御
回路４を動作させる。これがホールド期間であ
り、コンデンサＣTに充電された電荷の放電が終
了するまでの期間である。このとき、ゲート制御
回路４は非導通状態になりトランジスタQ1のベ
ース電圧は第２の反転レベルV2を越えるため、
トランジスタQ1，Q2は反転し、それぞれ導通、
非導通となる。
このホールド期間中、トランジスタQ1のベー
ス電圧は、たとえトリガパルスが印加されても、
第１の反転レベルV1′を越えることはない。また
このとき、トランジスタQ3のエミツタ電圧は抵
抗R1，R9により正方向に変化するため、トラン
ジスタQ3のベースエミツタ間電圧は逆バイアス
となる。
ス電圧は、たとえトリガパルスが印加されても、
第１の反転レベルV1′を越えることはない。また
このとき、トランジスタQ3のエミツタ電圧は抵
抗R1，R9により正方向に変化するため、トラン
ジスタQ3のベースエミツタ間電圧は逆バイアス
となる。
コンデンサＣTの放電が終了するとホールドオ
フ回路３はゲート制御回路４を導通状態にさせ
る。このようにトランジスタQ1，Q2は上記のよ
うにトリガパルス待受期間の状態に戻る。
フ回路３はゲート制御回路４を導通状態にさせ
る。このようにトランジスタQ1，Q2は上記のよ
うにトリガパルス待受期間の状態に戻る。
次に、第１図に示す従来の掃引信号発生器のト
ランジスタQ1のバイアス電圧ｅgの温度特性と、
本実施例のバイアス電圧ｅg′の温度特性とを求め
比較する。
ランジスタQ1のバイアス電圧ｅgの温度特性と、
本実施例のバイアス電圧ｅg′の温度特性とを求め
比較する。
まず最初にバイアス電圧ｅgの温度特性Δｅｇ／Δｔ
を 求める。
を 求める。
第２の反転レベルV2はトランジスタQ1が非導
通状態から導通状態に反転するときのベース電圧
を表わし、また一般にトランジスタQ2のベース
電圧に対し約01V低い値に等しいことが知られて
いる。トランジスタQ1は非導通であるから、ト
ランジスタQ2のベース電圧値Vb2は抵抗R2，R3，
R4で決まり、次式で表わされる。
通状態から導通状態に反転するときのベース電圧
を表わし、また一般にトランジスタQ2のベース
電圧に対し約01V低い値に等しいことが知られて
いる。トランジスタQ1は非導通であるから、ト
ランジスタQ2のベース電圧値Vb2は抵抗R2，R3，
R4で決まり、次式で表わされる。
Vb2＝Ｒ４ＶＣ／Ｒ２＋Ｒ３＋Ｒ４（ＶC：電源電圧
） 従つて、第２の反転レベルV2は以下の式で示さ
れる。
） 従つて、第２の反転レベルV2は以下の式で示さ
れる。
V2〓Vb2−0.1 ………………(1)
一方、第１の反転レベルV1は、トランジスタQ1
が導通状態から非導通状態に反転するときのベー
ス電圧を表わす。ここでトランジスタQ1のコレ
クタ側から見た対接地インピーダンスをＲ，トラ
ンジスタQ1のコレクタからトランジスタQ2のベ
ースに供給される電圧の減衰比をαとすると、こ
れらは各々次式で示される。
が導通状態から非導通状態に反転するときのベー
ス電圧を表わす。ここでトランジスタQ1のコレ
クタ側から見た対接地インピーダンスをＲ，トラ
ンジスタQ1のコレクタからトランジスタQ2のベ
ースに供給される電圧の減衰比をαとすると、こ
れらは各々次式で示される。
Ｒ＝Ｒ２（Ｒ３＋Ｒ４）／Ｒ２＋Ｒ３＋Ｒ４
α＝Ｒ４／Ｒ３＋Ｒ４
第１の反転レベルV1は、トランジスタQ1および
Q2のベース電圧がほぼ等しい値に達したときの
トランジスタQ1のベース電圧で示される。トラ
ンジスタQ1が導通状態にあるとき、コレクタ電
圧ＶC１は ＶC１＝Ｖｂ１−ＶＢＥ１／Ｒ５Ｒ （ここで、ＶBE１：導通時におけるトラン
ジスタQ1のベースエミツ
タ間電圧 Vb1：トランジスタQ1のベース電
圧） このときのトランジスタQ2のベース電圧Vb2は Vb2＝V2−Ｖｂ１−ＶＢＥ１／Ｒ５αＲ Vb2〓Vb1−0.1のとき、V1＝Vb2であるから Vb1−0.1＝V2−Ｖｂ１−ＶＢＥ１／Ｒ５αＲ 従つて V1＝Ｒ５／Ｒ５＋αＲ（V2＋αＲ／Ｒ５ＶBE１）＋
0.1 ………(2) トリガパルス待受時間においては、第１の反転レ
ベルV1に対しバイアス電圧ｅgがトランジスタQ3
によつて与えられる。
Q2のベース電圧がほぼ等しい値に達したときの
トランジスタQ1のベース電圧で示される。トラ
ンジスタQ1が導通状態にあるとき、コレクタ電
圧ＶC１は ＶC１＝Ｖｂ１−ＶＢＥ１／Ｒ５Ｒ （ここで、ＶBE１：導通時におけるトラン
ジスタQ1のベースエミツ
タ間電圧 Vb1：トランジスタQ1のベース電
圧） このときのトランジスタQ2のベース電圧Vb2は Vb2＝V2−Ｖｂ１−ＶＢＥ１／Ｒ５αＲ Vb2〓Vb1−0.1のとき、V1＝Vb2であるから Vb1−0.1＝V2−Ｖｂ１−ＶＢＥ１／Ｒ５αＲ 従つて V1＝Ｒ５／Ｒ５＋αＲ（V2＋αＲ／Ｒ５ＶBE１）＋
0.1 ………(2) トリガパルス待受時間においては、第１の反転レ
ベルV1に対しバイアス電圧ｅgがトランジスタQ3
によつて与えられる。
トランジスタQ3のエミツタ電圧Ve3は抵抗R10，
R11で定まり、次式で示される。
R11で定まり、次式で示される。
Ve3＝Ｒ１１／Ｒ１０＋Ｒ１１ＶC−ＶBE３
（ＶBE３：トランジスタQ3のベースエミツタ
間電圧） 従つて、バイアス電圧ｅgは第１の反転レベルV1
およびトランジスタQ1のベース電圧の差である
から、 ｅg＝Ｒ９／Ｒ１＋Ｒ９（ＶC−Ve3）＋Ve3−V1 …(3) となる。したがつて、ベースエミツタ電圧ＶBE
１，ＶBE３の温度特性をΔＶＢＥ１／Δｔ，ΔＶＢＥ３
／Δｔとし、 バイアス電圧ｅgの温度特性をΔｅｇ／Δｔとすると、 Δｅｇ／Δｔは次式のようになる。
間電圧） 従つて、バイアス電圧ｅgは第１の反転レベルV1
およびトランジスタQ1のベース電圧の差である
から、 ｅg＝Ｒ９／Ｒ１＋Ｒ９（ＶC−Ve3）＋Ve3−V1 …(3) となる。したがつて、ベースエミツタ電圧ＶBE
１，ＶBE３の温度特性をΔＶＢＥ１／Δｔ，ΔＶＢＥ３
／Δｔとし、 バイアス電圧ｅgの温度特性をΔｅｇ／Δｔとすると、 Δｅｇ／Δｔは次式のようになる。
Δｅｇ／Δｔ＝−Ｒ９／Ｒ１＋Ｒ９・ΔＶＢＥ３／Δｔ
−αＲ／Ｒ５＋αＲ・ΔＶＢＥ１／Δｔ ……(7)
次に、本実施例におけるバイアス電圧ｅg′の温
度特性Δｅｇ′／Δｔを求める。
度特性Δｅｇ′／Δｔを求める。
第１図に示すような従来の回路構成において第
１の反転レベルV1は、トランジスタQ1およびQ2
のベース電圧がほぼ一致したときのトランジスタ
Q1のベース電位で求めることが出来たが本回路
における第１の反転レベルはトランジスタQ4の
追加によりトランジスタQ2のベース電位がトラ
ンジスタQ4により固定されるため、以下の式で
示す値になる。
１の反転レベルV1は、トランジスタQ1およびQ2
のベース電圧がほぼ一致したときのトランジスタ
Q1のベース電位で求めることが出来たが本回路
における第１の反転レベルはトランジスタQ4の
追加によりトランジスタQ2のベース電位がトラ
ンジスタQ4により固定されるため、以下の式で
示す値になる。
V1′＝Ｒ１１／Ｒ１０′＋Ｒ１１ＶC−ＶBE４……(4)
（ＶBE４トランジスタQ4のベース・エミツタ間電
圧） また、バイアス電圧ｅg′はトランジスタQ3の
エツタ電位がR10′，R11で固定されるため以下の
式により求めることができる。トリガパルス待受
状態において、トランジスタQ3のエミツタ電位
Ve3は Ve3＝Ｒ１１／Ｒ１０′＋Ｒ１１ＶC−ＶBE３ よつて、トランジスタQ1のベース電位は Vb1＝Ｒ９／Ｒ１＋Ｒ９（ＶC−Ve3）＋Ve3 バイアス電圧ｅg′はベース電圧Vb1および第１
の反転レベルV1′との差であるから、 ｅg′＝Vb1−V1′＝Ｒ９／Ｒ１＋Ｒ９（ＶC−Ve3） ＋Ve3−Ｒ１１／Ｒ１０′＋Ｒ１１ＶC＋ＶBE４ ＝Ｒ９／Ｒ１＋Ｒ９ＶC（１−Ｒ１１／Ｒ１０′＋
Ｒ１１） ＋Ｒ９／Ｒ１＋Ｒ９ＶBE３＋ＶBE４−ＶBE３ （ここで、ＶBE３〓ＶBE４） ∴ｅg′＝Ｒ９／Ｒ１＋Ｒ９（ＶC−Ｒ１１／Ｒ１０′
＋Ｒ１１ＶC＋ＶBE ３ ） ……(5) こうして、トランジスタQ4を付加することに
よつてバイアス電圧ｅg′は抵抗R1，R9，R10′，
R11，ベースエミツタ間電圧ＶBE３につて決まる
ため、入力ゲート回路５の各素子のばらつきによ
るバイアス電圧ｅgの調整を省略することができ
る。
圧） また、バイアス電圧ｅg′はトランジスタQ3の
エツタ電位がR10′，R11で固定されるため以下の
式により求めることができる。トリガパルス待受
状態において、トランジスタQ3のエミツタ電位
Ve3は Ve3＝Ｒ１１／Ｒ１０′＋Ｒ１１ＶC−ＶBE３ よつて、トランジスタQ1のベース電位は Vb1＝Ｒ９／Ｒ１＋Ｒ９（ＶC−Ve3）＋Ve3 バイアス電圧ｅg′はベース電圧Vb1および第１
の反転レベルV1′との差であるから、 ｅg′＝Vb1−V1′＝Ｒ９／Ｒ１＋Ｒ９（ＶC−Ve3） ＋Ve3−Ｒ１１／Ｒ１０′＋Ｒ１１ＶC＋ＶBE４ ＝Ｒ９／Ｒ１＋Ｒ９ＶC（１−Ｒ１１／Ｒ１０′＋
Ｒ１１） ＋Ｒ９／Ｒ１＋Ｒ９ＶBE３＋ＶBE４−ＶBE３ （ここで、ＶBE３〓ＶBE４） ∴ｅg′＝Ｒ９／Ｒ１＋Ｒ９（ＶC−Ｒ１１／Ｒ１０′
＋Ｒ１１ＶC＋ＶBE ３ ） ……(5) こうして、トランジスタQ4を付加することに
よつてバイアス電圧ｅg′は抵抗R1，R9，R10′，
R11，ベースエミツタ間電圧ＶBE３につて決まる
ため、入力ゲート回路５の各素子のばらつきによ
るバイアス電圧ｅgの調整を省略することができ
る。
さらに、温度特性は、前記(3)式、(5)式により抵
抗の温度係数をゼロとし、バイアス電圧ｅg′の温
度特性をΔｅｇ′／Δｔとすると、Δｅｇ′／Δｔは次
のように Δｅｇ′／Δｔ＝−Ｒ９／Ｒ１＋Ｒ９ΔＶＢＥ３／
Δｔ……(6) このように、上記(6)式、第(7)式から明らかなよ
うに本実施例によれば、トランジスタQ1の温度
特性の影響を受けないようにすることができる。
抗の温度係数をゼロとし、バイアス電圧ｅg′の温
度特性をΔｅｇ′／Δｔとすると、Δｅｇ′／Δｔは次
のように Δｅｇ′／Δｔ＝−Ｒ９／Ｒ１＋Ｒ９ΔＶＢＥ３／
Δｔ……(6) このように、上記(6)式、第(7)式から明らかなよ
うに本実施例によれば、トランジスタQ1の温度
特性の影響を受けないようにすることができる。
以上のように本発明によれば、入力ゲート回路
のバイアスを無調整にすることができ、さらに周
囲温度の変化に対してバイアス値の変動を減少さ
せることができる。
のバイアスを無調整にすることができ、さらに周
囲温度の変化に対してバイアス値の変動を減少さ
せることができる。
第１図は従来の掃引信号発生器の回路図、第２
図は本発明の一実施例である掃引信号発生器の要
部回路図、第３図は、同各部の入出力信号のタイ
ミングチヤート図である。 １……スイツチ回路、２……インピーダンス変
換器、３……ホールドオフ回路、４……ゲート制
御回路、５……入力ゲート回路、６……バイアス
設定回路、７……反転レベル設定回路、８……入
力端子、９……出力端子。
図は本発明の一実施例である掃引信号発生器の要
部回路図、第３図は、同各部の入出力信号のタイ
ミングチヤート図である。 １……スイツチ回路、２……インピーダンス変
換器、３……ホールドオフ回路、４……ゲート制
御回路、５……入力ゲート回路、６……バイアス
設定回路、７……反転レベル設定回路、８……入
力端子、９……出力端子。
Claims (1)
- １ 掃引信号回路と、前記掃引信号回路に掃引開
始を行なわせるための第１の反転レベルと掃引終
了を行なわせるための第２の反転レベルを有する
入力ゲート回路と、前記入力ゲート回路のバイア
スを設定するバイアス設定回路と、前記掃引信号
回路からの掃引信号が所定レベルに達したときか
ら一定時間経過するまでの間、前記バイアス設定
回路により前記入力ゲート回路のバイアス値を前
記第２の反転レベル以上に保持するホールドオフ
回路と、前記入力ゲート回路の前記第１の反転レ
ベルを規定するとともに前記一定時間経過後、次
のトリガパルスが前記入力ゲート回路に印加され
るまでの間、前記バイアス設定回路のバイアス設
定値を基準に、前記入力ゲート回路の前記第１の
反転レベルを制御する反転レベル設定回路とを備
えてなる掃引信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144511A JPS5845570A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56144511A JPS5845570A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5845570A JPS5845570A (ja) | 1983-03-16 |
| JPS6131425B2 true JPS6131425B2 (ja) | 1986-07-19 |
Family
ID=15364055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56144511A Granted JPS5845570A (ja) | 1981-09-11 | 1981-09-11 | 掃引信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5845570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249656A (ja) * | 1988-05-31 | 1990-02-20 | Castellini Spa | 医療用椅子 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5035659A (en) * | 1990-07-13 | 1991-07-30 | Molex Incorporated | Compliant terminal pin |
-
1981
- 1981-09-11 JP JP56144511A patent/JPS5845570A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0249656A (ja) * | 1988-05-31 | 1990-02-20 | Castellini Spa | 医療用椅子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5845570A (ja) | 1983-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0815339A (ja) | 電圧−周波数変換回路 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPS5922433A (ja) | 温度補償用回路 | |
| US4178558A (en) | DC Level clamping circuit | |
| JPS6131425B2 (ja) | ||
| US3109107A (en) | Sweep generation by constant current capacitive discharge through transistor | |
| US3879669A (en) | Adjustable trigger level control circuit | |
| US5412350A (en) | Low frequency oscillator using capacitive charging/discharging | |
| JP3581260B2 (ja) | パルス発生回路 | |
| EP0574979B1 (en) | Sawtooth oscillator | |
| US3996531A (en) | Oscillator circuit whose frequency is voltage controllable which contains a comparator | |
| JPS58111417A (ja) | 振幅制御装置 | |
| JPH0160672B2 (ja) | ||
| JPH0451091B2 (ja) | ||
| US3937986A (en) | Linear waveform generator | |
| US4546270A (en) | Sample and hold droop compensation circuit | |
| JPH0448812A (ja) | ランプ波形発生回路 | |
| US3989998A (en) | Wide range pulse generator | |
| JPH0419502Y2 (ja) | ||
| JPS5953726B2 (ja) | 鋸歯状波発生装置 | |
| JP2772957B2 (ja) | レベル切り換え回路 | |
| JPS645384Y2 (ja) | ||
| KR940006089Y1 (ko) | 톱니파 발생회로 | |
| JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 | |
| JPS6036905Y2 (ja) | 積分波形発生回路 |